JPH0435517A - Surface acoustic wave convolver - Google Patents

Surface acoustic wave convolver

Info

Publication number
JPH0435517A
JPH0435517A JP2142749A JP14274990A JPH0435517A JP H0435517 A JPH0435517 A JP H0435517A JP 2142749 A JP2142749 A JP 2142749A JP 14274990 A JP14274990 A JP 14274990A JP H0435517 A JPH0435517 A JP H0435517A
Authority
JP
Japan
Prior art keywords
substrate
epitaxial layer
layer
piezoelectric film
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2142749A
Other languages
Japanese (ja)
Inventor
Shiyuuichi Sanke
三家 秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP2142749A priority Critical patent/JPH0435517A/en
Priority to US07/704,328 priority patent/US5091669A/en
Priority to GB9111482A priority patent/GB2245444B/en
Priority to DE4117966A priority patent/DE4117966A1/en
Publication of JPH0435517A publication Critical patent/JPH0435517A/en
Pending legal-status Critical Current

Links

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、圧電膜と半導体で構成されるモノリシック弾
性表面波コンボルバ(以下、SAWコンボルバと略称す
る)の改良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement of a monolithic surface acoustic wave convolver (hereinafter abbreviated as SAW convolver) composed of a piezoelectric film and a semiconductor.

[発明の概要コ 本発明は、圧電膜/絶縁体/低濃度S1工ピタキシヤル
層/高濃度St基板の構造を有するSAWコンボルバに
おいて、前記低濃度Sjエピタキシャル層のかわりにG
aAsエピタキシャル層を用い、それにより、コンボリ
ューション効率(以下、FTと略記する)を低下させる
ことな(、しかも前述した従来構造よりも濃度特性を向
上することができ、さらにエピタキシャル層の厚さの制
御を、従来構造のように厳密にする必要がないようにし
たものである。
[Summary of the Invention] The present invention provides a SAW convolver having a structure of piezoelectric film/insulator/low concentration S1 epitaxial layer/high concentration St substrate.
By using an aAs epitaxial layer, it is possible to improve the concentration characteristics compared to the conventional structure described above without reducing the convolution efficiency (hereinafter abbreviated as FT), and to reduce the thickness of the epitaxial layer. This eliminates the need for strict control as in conventional structures.

[従来の技術] 第9図および第10図は、2つの異なった従来のモノリ
シックSAWコンボルバの構造を示す断面図であって、
図中、lは高濃度半導体基板、2は絶縁体、3は圧電膜
、4はゲート電極、5は入力トランスデューサの櫛形電
極、6は裏面電極、7は入力端子、8は出力端子、9は
高濃度半導体基板、10は低濃度半導体エピタキシャル
層を表す。
[Prior Art] FIGS. 9 and 10 are cross-sectional views showing the structures of two different conventional monolithic SAW convolvers,
In the figure, l is a highly concentrated semiconductor substrate, 2 is an insulator, 3 is a piezoelectric film, 4 is a gate electrode, 5 is a comb-shaped electrode of an input transducer, 6 is a back electrode, 7 is an input terminal, 8 is an output terminal, and 9 is a A high concentration semiconductor substrate, 10 represents a low concentration semiconductor epitaxial layer.

即ち、第9図では、圧電膜/絶縁体/半導体構造であり
、第】0図では、圧電膜/絶縁体/低濃度半導体エピタ
キシャル層/高濃度半導体基板構造であることが特徴で
ある。なお、第1O図の構造において、半導体エピタキ
シャル層10と高濃度半導体基板は同じ材質であり、半
導体基板とエピタキシャル層の格子定数は等しく、いわ
ゆるホモ接合を形成している。
That is, FIG. 9 is characterized by a piezoelectric film/insulator/semiconductor structure, and FIG. 0 is characterized by a piezoelectric film/insulator/low concentration semiconductor epitaxial layer/high concentration semiconductor substrate structure. In the structure shown in FIG. 1O, the semiconductor epitaxial layer 10 and the high concentration semiconductor substrate are made of the same material, and the semiconductor substrate and the epitaxial layer have the same lattice constant, forming a so-called homojunction.

第9図と第10を比較すると、第10図の構造の方がコ
ンボリューション効率FTが高い値となることか知られ
ており、実用的には第10図の構造が用いられているの
が現状である。なお、第9図の構造のコンボルバの緒特
性に関する詳細は、次の参考文献[1コ〜[2]に述べ
られている。
Comparing Figures 9 and 10, it is known that the structure in Figure 10 has a higher convolution efficiency FT, and the structure in Figure 10 is actually used. This is the current situation. The details regarding the convolver characteristics of the structure shown in FIG. 9 are described in the following references [1-2].

文献[1コ 80丁、Khuri−Yakub  and  G、S
、Kin。
Literature [80 pieces per piece, Khuri-Yakub and G, S
, Kin.

A Detailed Theory of the 
Monolithic ZincOxide on 5
ilicon ConvolverIEEE Tran
s、5onics Ultrason、、vol、5U
−24,No、1゜January 1977、pp、
34−43文献[2コ JJ、Elliott、et al。
A Detailed Theory of the
Monolithic Zinc Oxide on 5
ilicon ConvolverIEEE Tran
s, 5onics Ultrason,, vol, 5U
-24, No. 1゜January 1977, pp.
34-43 References [2 JJ, Elliott, et al.

A Wideband SAW Convolver 
utilizing Sezawawaves 1n 
the +1etal−ZnD−5iO,−5icon
figuration Appl、Phys、Lett、32.May 197
8.pp、515−516また、第10図の構造のコン
ボルバの緒特性に関する詳細は、次の参考文献[3〕〜
[4コに述べられている。
A Wideband SAW Convolver
utilizing Sezawa waves 1n
the +1etal-ZnD-5iO,-5icon
figuration Appl, Phys, Lett, 32. May 197
8. pp, 515-516 For details regarding the convolver characteristics of the structure shown in Figure 10, please refer to the following references [3]-
[Mentioned in #4.

文献[3コ S、Minagawa 、et al。Literature [3 books] S. Minagawa, et al.

Efficient ZnO−5iO,−5i Sez
awa wavecnvolver 。
Efficient ZnO-5iO,-5i Sez
awa wavecnvolver.

IEEE  丁rans、5onics  IJltr
ason、、vol、5IJ−32゜No、5.Sep
tember 1985.pp、670−674文献[
4] 特開昭63−62281号公報(特願昭61−2074
57号) なお、第10図と構造は似ているが、同図のように低濃
度エピタキシャル層/高濃度半導体基板ではなく、逆に
高濃度エピタキシャル層/低濃度半導体基板を用いた構
造(ただし、エピタキシャル層と基板は同じ材質)もあ
る、その構造の例については、次の参考文献[5]に参
照されたい。
IEEE Dingrans, 5onics IJltr
ason,, vol, 5IJ-32°No, 5. Sep
tember 1985. pp, 670-674 References [
4] Japanese Patent Application Laid-Open No. 63-62281 (Patent Application No. 61-2074)
57) The structure is similar to that in Figure 10, but instead of the low concentration epitaxial layer/high concentration semiconductor substrate as shown in the figure, the structure uses a high concentration epitaxial layer/low concentration semiconductor substrate (however, the structure uses a high concentration epitaxial layer/low concentration semiconductor substrate) For an example of such a structure, please refer to the following reference [5].

文献[5コ 黒田、他 r Z n O/ G a A s構造の弾性表面波の
伝搬特性の解析」日本学術振興会第131委員会、弾性
波デバイス 小委員会研究会資料、昭和58年1月26日しかし、文
献[5〕の構造では、第9図の構造と同様にコンボリュ
ーション効率FTが小さく、コンボルバの構造としては
実用的ではないという欠点がある。
Literature [5 Kuroda, et al. Analysis of the propagation characteristics of surface acoustic waves in ZnO/GaAs structures,” Japan Society for the Promotion of Science 131st Committee, Materials of the Acoustic Wave Device Subcommittee Study Group, 1988 1 However, the structure of document [5] has the disadvantage that, like the structure of FIG. 9, the convolution efficiency FT is small and it is not practical as a convolver structure.

つまり、従来構造としては、コンボリューション効率F
Tが高いという特長において、第10図の構造が実用化
されているのが現状である。特に第10図の構造で、圧
電膜としてZnO1半導体としてSlを用いた場合に高
いFTが得られることが知られてお番ハ実際的には、Z
n○/Sin。
In other words, in the conventional structure, the convolution efficiency F
At present, the structure shown in FIG. 10 is in practical use because of its high T. In particular, it is known that a high FT can be obtained when using Sl as the ZnO1 semiconductor for the piezoelectric film in the structure shown in FIG.
n○/Sin.

/ n −S iエピタキシャル層/n”−34基板の
構造が実用化されている。これに関しては前述した文献
[3]と文献[4]に詳細に示されている。
/n-S i epitaxial layer/n"-34 substrate structure has been put into practical use. This is detailed in the above-mentioned documents [3] and [4].

[発明が解決しようとする課題] しかし、第10図に示した従来の構造においても欠点が
ある。それは、素子のFTを十分に高くし、かつ温度特
性を良好とするためには、エピタキシャル層の厚さLを
最大空乏幅Wmaxに対し、Wmax(L≦Wmax+
2μm程度にする必要があることである。これは、Si
の場合、エピタキシャル層の厚さLをり、<数μmにす
る必要があることを示している(この点についても文献
[4]に詳細に説明されている)。
[Problems to be Solved by the Invention] However, the conventional structure shown in FIG. 10 also has drawbacks. In order to make the FT of the device sufficiently high and the temperature characteristics good, the thickness L of the epitaxial layer must be set to the maximum depletion width Wmax by Wmax(L≦Wmax+
The thickness needs to be about 2 μm. This is Si
In this case, it is shown that the thickness L of the epitaxial layer needs to be less than several μm (this point is also explained in detail in document [4]).

実際上、高濃度Si基板上で低濃度Siエピタキシャル
層を数μm以下で形成する場合、高濃度基板側からエピ
タキシャル層への不純物の拡散があるために、不純物密
度分布やエピタキシャル1(以下、エビ層と略称する)
の厚さLの再現性を確保することは容易なことではない
、その結果、素子特性のバラツキが大きくなり、素子製
造の歩留りを低下させる原因となり得る。つまり、従来
構造において、最もFTの高い第10図の構造において
も、FTを大きくし、かつ温度特性を向上させるには、
歩留りが低下する場合があるという欠点がある。
In practice, when forming a low-concentration Si epitaxial layer with a thickness of several μm or less on a high-concentration Si substrate, impurity diffusion occurs from the high-concentration substrate side to the epitaxial layer. layer)
It is not easy to ensure the reproducibility of the thickness L, and as a result, variations in device characteristics increase, which may cause a decrease in device manufacturing yield. In other words, in the conventional structure, even in the structure shown in FIG. 10, which has the highest FT, in order to increase the FT and improve the temperature characteristics,
There is a drawback that the yield may decrease.

[発明の目的] 本発明の目的は、コンボリューション効率が高く、温度
特性も良好であり、かつ製造の歩留りも高い弾性表面波
コンボルバを提供することにある。
[Object of the Invention] An object of the present invention is to provide a surface acoustic wave convolver that has high convolution efficiency, good temperature characteristics, and high manufacturing yield.

[課題を解決するための手段] 本発明は、上記目的を達成するため、従来のモノリシッ
クSAWフンボルバ構造におけるSiエビ層をGaAs
工と層にすることにより、上述した問題点の解決を図っ
たものである。
[Means for Solving the Problems] In order to achieve the above object, the present invention replaces the Si layer in the conventional monolithic SAW structure with GaAs.
The above-mentioned problems are solved by layering the structure.

[作用コ 上記SAWコンボルバ構造のエビ層に用いたGaAsは
、その移動度が81の移動度の数倍以上大きく、そのた
めにエビ層中の損失を従来構造より小さくすることがで
き、その結果としてコンボリューション効率FTの向上
と、温度特性の向上が可能となる。
[Effects] The mobility of GaAs used in the shrimp layer of the above SAW convolver structure is several times higher than that of 81, and therefore the loss in the shrimp layer can be made smaller than that of the conventional structure. It is possible to improve the convolution efficiency FT and the temperature characteristics.

[実施例] 第1図は、本発明の一実施例によるSAWコンボルバの
構造を示す断面図である。
[Embodiment] FIG. 1 is a sectional view showing the structure of a SAW convolver according to an embodiment of the present invention.

同図において、11は高濃度Si基板、】2はGaAs
エビ層、2は絶縁体、3は圧電膜、4はゲート電極、5
は入力トランスデューサの櫛形電極、6は裏面電極、7
は入力端子、8は出力端子である。
In the figure, 11 is a high concentration Si substrate, ]2 is a GaAs substrate.
Shrimp layer, 2 is an insulator, 3 is a piezoelectric film, 4 is a gate electrode, 5
is the comb-shaped electrode of the input transducer, 6 is the back electrode, and 7 is the comb-shaped electrode of the input transducer.
is an input terminal, and 8 is an output terminal.

上記構造は、第10図の従来構造と似ているが、第】0
図ではζ高濃度半導体基板9と低濃度半導体エビ層10
が同じ材質で形成されているのに対し、第1図の構造で
は、高濃度半導体(Si)基板11と半導体(GaAs
)エビ層12が興なる材質で形成されており、その点が
根本的に異なる点である。
The above structure is similar to the conventional structure shown in Fig. 10, but
In the figure, a high concentration semiconductor substrate 9 and a low concentration semiconductor layer 10 are shown.
are made of the same material, whereas in the structure shown in FIG.
) The shrimp layer 12 is made of a different material, which is a fundamentally different point.

この場合、前述したように、第10図の従来構造では、
エビ層と基板の格子定数が等しく、ホモ接合が形成され
るのに対し、第1図の構造では、エビ層と基板の材質が
違うので、格子定数が興なっており、ヘテロ接合が形成
されることになる。
In this case, as mentioned above, in the conventional structure shown in FIG.
The lattice constants of the shrimp layer and the substrate are the same, and a homojunction is formed, whereas in the structure shown in Figure 1, the materials of the shrimp layer and the substrate are different, so the lattice constants are different, and a heterojunction is formed. That will happen.

つまり、第1図の構造では、基板として高濃度St基板
を用い、エビ層としてGaAsエビ層を用いている。
That is, in the structure shown in FIG. 1, a high concentration St substrate is used as the substrate, and a GaAs shrimp layer is used as the shrimp layer.

81基板上にGaAsエビ層を形成する技術については
、近年、確立されつつあるMOCVDや光CVD、ある
いはMBEなどの技術、およびそれらを組合せた技術に
よって可能である。
The technology for forming the GaAs layer on the 81 substrate is possible using techniques such as MOCVD, optical CVD, or MBE, which have been established in recent years, and techniques that combine these techniques.

第2図〜第6図のグラフに、従来構造(第10図参照)
の場合の特性と、本発明による第1図の構造の場合の特
性とを比較した例を示す。ただし、次の構造の場合であ
る。
The graphs in Figures 2 to 6 show the conventional structure (see Figure 10).
An example of comparing the characteristics in the case of the structure shown in FIG. 1 according to the present invention with the characteristics in the case of the structure shown in FIG. However, this applies to the following structure.

従来構造: ゲート電極・・・・・・・・・A1 圧電膜・・・・・・・・・Zn○(5μm)絶縁体・・
・・・・・・・S10.(0,1μm)エビ層−n −
S i  (N d = 5 X 10°’an−’)
基板−−−−n −S i  (N d = l X 
I O”am−”)本発明の構造: ゲート電極・・・・・・・・・A1 圧電膜・・・・・・・・・Zn○(5μm)絶縁体・・
・・・・・・・SjO,(0,1μm)エビ層−n−G
aAs  (Nd=5x 10”am−’)基板−−−
−−−−−−n” −S i  (N d = 1 x
 10”an−”)ここで、Ndは各半導体層の不純物
(ドナー)密度である。また、5μm、0.1μmとい
う数値は、各層の厚さである。
Conventional structure: Gate electrode...A1 Piezoelectric film...Zn○ (5μm) insulator...
......S10. (0.1μm) Shrimp layer-n-
S i (N d = 5 x 10°'an-')
Substrate---n-S i (N d = l
I O"am-") Structure of the present invention: Gate electrode...A1 Piezoelectric film...Zn○ (5 μm) Insulator...
・・・・・・SjO, (0,1 μm) Shrimp layer-n-G
aAs (Nd=5x 10"am-') substrate ---
−−−−−−n” −S i (N d = 1 x
10"an-") Here, Nd is the impurity (donor) density of each semiconductor layer. Moreover, the numerical values 5 μm and 0.1 μm are the thicknesses of each layer.

なお、第2図〜第6図のグラフは、入力信号の周波数が
215MHzの場合の特性をシュミレーションで求めた
結果である。シュミレーションのための計算式は、次の
2つの参考文献を参照されたい。
The graphs in FIGS. 2 to 6 are the results of simulations of characteristics when the frequency of the input signal is 215 MHz. For calculation formulas for simulation, please refer to the following two references:

文献[6コ S、Mitsutsuka et al。Literature [6 books] S., Mitsutsuka et al.

“Propagation 1oss of 5urf
ace acoustic wavesOn a mo
nolithic metal−insulator−
semiconduc−tor  5tructure Journal of Appl、Phys、、vol
、65.No、2.January1989、pp、6
51−661゜ 文献[7] S、Minagawa、 et al。
“Propagation 1oss of 5urf
ace acoustic waves On a mo
nolithic metal-insulator-
Semiconductor 5structure Journal of Appl, Phys,, vol.
, 65. No, 2. January 1989, pp, 6
51-661° Reference [7] S, Minagawa, et al.

Efficent  monolithic  ZnO
/Si  Sezawa  WaveConvolve
r”、1982 Ultrasonics Symp、
Proc、、IEEECat、、 # 82C)(18
23−41982,pp、447−451゜第2図〜第
3図のグラフはコンボリューション効率FTのバイアス
特性を比較したものである。
Efficient monolithic ZnO
/Si Sezawa Wave Convolve
r”, 1982 Ultrasonics Symp,
Proc, IEEE Cat, #82C) (18
23-41982, pp. 447-451 The graphs in FIGS. 2 and 3 compare the bias characteristics of convolution efficiency FT.

同図には、参考のために、C−■特性(ゲート電極と接
地間の容量Cと、ゲートに印加されたゲートバイアスの
関係)も示しである。また、同図では、エビ層の厚さL
としてWmax+1μmの場合を示しである。ここで、
Wmaxは最大空乏層幅であり、Nd=5X10”ロー
゛の時の数値は、室温では、次の値となる。
The same figure also shows the C-■ characteristic (relationship between the capacitance C between the gate electrode and the ground and the gate bias applied to the gate) for reference. In addition, in the same figure, the thickness of the shrimp layer L
The case where Wmax+1 μm is shown. here,
Wmax is the maximum depletion layer width, and the value when Nd=5×10” is the following value at room temperature.

第2図−第3図のグラフを対比してみると1本発明の構
造の場合の方がFTの最大値F 711aXが少し大き
くなっているだけでなく、FTが大きな値となるバイア
スの範囲が広いことがわかる。また、本発明の構造の場
合には、バイアスが多少ずれても、FTが良好な値を維
持することを示しており、この点においても、本発明は
従来構造より有利である。
Comparing the graphs in Figures 2 and 3, we find that in the case of the structure of the present invention, not only is the maximum value of FT F711aX slightly larger, but also the range of bias where FT becomes a larger value. It can be seen that the area is wide. Further, in the case of the structure of the present invention, it has been shown that the FT maintains a good value even if the bias is slightly deviated, and the present invention is advantageous over the conventional structure in this respect as well.

第4図のグラフは、エビ層の厚さLと、F 711aX
の関係を示したものである。横軸はL −Wtaaxで
ある。同グラフをみると、従来構造では、エビ層の厚さ
Lが厚くなるとF 7111aXが急に小さくなるのに
対し、本発明の構造では、F 711aXのL依存性が
小さく、エビ層の厚さLが5μm程度増加しても、F丁
WaXは4dBm程小さくなるにすぎない(ゲート長が
40+m+の時)、このことは、本発明のようにエビ層
としてn−GaAsを用いると、エビ層の厚さLに多少
のバラツキがあっても、F ymaXに大差がなく、し
たがって、その点で製造時の歩留りを向上させることが
できることを示している。
The graph in Figure 4 shows the thickness L of the shrimp layer and F 711aX
This shows the relationship between The horizontal axis is L-Wtaax. Looking at the same graph, in the conventional structure, F 7111aX suddenly decreases as the thickness L of the shrimp layer increases, whereas in the structure of the present invention, the dependence of F 711aX on L is small, and the thickness of the shrimp layer increases. Even if L increases by about 5 μm, F-thin WaX will only decrease by about 4 dBm (when the gate length is 40+m+). Even if there is some variation in the thickness L, there is no significant difference in F ymaX, which indicates that the yield during manufacturing can be improved in this respect.

次に第5図−第6図のグラフは、 F7maxの温度依
存性を比較したものである。同グラフをみると、明らか
に本発明の構造の方がF 711aXの温度変化が小さ
く、したがって温度特性が従来構造よりも良好であるこ
とがわかる。特に従来構造では、エビ層の厚さLが少し
大きくなっても温度特性が大きく劣化するのに対し、本
発明の構造では、温度特性のし依存性が従来構造よりも
かなり小さいことがわかる。この点も本発明では、エビ
層の厚さLに多少のバラツキがあっても、温度特性のバ
ラツキが少ないことを示し、歩留り向上に有効であるこ
とを示している。
Next, the graphs in FIGS. 5 and 6 compare the temperature dependence of F7max. Looking at the same graph, it can be seen that the structure of the present invention has a smaller temperature change in F 711aX, and therefore has better temperature characteristics than the conventional structure. In particular, it can be seen that in the conventional structure, the temperature characteristics deteriorate significantly even if the thickness L of the shrimp layer increases a little, whereas in the structure of the present invention, the dependence of the temperature characteristics is considerably smaller than in the conventional structure. This point also shows that in the present invention, even if there is some variation in the thickness L of the shrimp layer, there is little variation in temperature characteristics, and it is effective in improving the yield.

以上の第2図〜第6図のグラフに示されているように、
本発明によれば、コンボリューション効率FTが高く、
温度特性も良好であり、かつ製造の歩留りを向上させる
ことが可能なSAWコンボルバを得ることができる。
As shown in the graphs in Figures 2 to 6 above,
According to the present invention, the convolution efficiency FT is high;
It is possible to obtain a SAW convolver that has good temperature characteristics and can improve manufacturing yield.

なお、第2図〜第6図のグラフでは、n形GaAsとD
形S1基板を仮定しているが、本発明を実施する場合は
、そのようにn形の半導体であることが有利である。そ
れは、GaAsの場合・$1よりもキャリアの移動度が
大きいのは、正孔ではなく、電子であるからである。数
値例を挙げると、電子の移動度をμe、正孔の移動度を
μhとすると、 380CIII/VS  ILxahsノ上記数値例の
ように、電子を多数キャリアとした方が移動度が大きい
ので、エビ層中での損失が小さい0本発明でn形G a
 A sとn形Siを用いることが有利であるのは、以
上の理由からである。
In addition, in the graphs of FIGS. 2 to 6, n-type GaAs and D
Although an S1 type substrate is assumed, such an n-type semiconductor is advantageous when implementing the present invention. This is because in the case of GaAs, carrier mobility is higher than $1 because it is not holes but electrons. To give a numerical example, if the mobility of electrons is μe and the mobility of holes is μh, 380CIII/VS ILxahs As in the numerical example above, the mobility is higher when electrons are the majority carrier, so shrimp In the present invention, n-type Ga
It is for the above reasons that it is advantageous to use As and n-type Si.

第2図〜第6−のグラフは、圧電膜としてZnOを用い
た場合の例であるが、圧電膜としては、AINを用いる
ことも可能である。また絶縁膜として、Sio、を用い
る他に、SiNやAl、O。
Although the graphs in FIGS. 2 to 6 are examples in which ZnO is used as the piezoelectric film, it is also possible to use AIN as the piezoelectric film. In addition to using Sio as the insulating film, SiN, Al, and O are also used.

を用いることも可能である。それらの絶縁膜はスパッタ
法やCVD法等で形成することが可能である。また、G
aAs/Si基板を陽極酸化することにより、Q a 
A s表面にGaAsエビ層膜を形成して絶縁体とする
ことも可能である。
It is also possible to use These insulating films can be formed by sputtering, CVD, or the like. Also, G
By anodizing the aAs/Si substrate, Q a
It is also possible to form an insulator by forming a GaAs layer on the As surface.

以上は、第1図の構造の場合について述べたものである
が、原理的には、第7図に示すように、第1図の構造で
の絶縁体2を省いた構造とすることも可能である。第1
図の構造での絶縁体は、半導体のMOS特性を安定化す
るために設けているものであり、コンボルバとしの基本
的な動作としては、半導体中に空乏層が安定して形成さ
れれば、基本的には絶縁体の有無はコンボリューション
効率FTにほとんど影響を与えない、したがって、圧電
膜3が十分な絶縁性を有していれば、第7図に示すよう
に、絶縁体が無い構造とすることも可能である。
The above has been described for the structure shown in Figure 1, but in principle it is also possible to have a structure in which the insulator 2 in the structure shown in Figure 1 is omitted, as shown in Figure 7. It is. 1st
The insulator in the structure shown in the figure is provided to stabilize the MOS characteristics of the semiconductor, and the basic operation of the convolver is that if a depletion layer is stably formed in the semiconductor, Basically, the presence or absence of an insulator has little effect on the convolution efficiency FT. Therefore, if the piezoelectric film 3 has sufficient insulating properties, a structure without an insulator as shown in FIG. It is also possible to do this.

なお、第1図および11!71!+に示した本発明の構
造において、GaAsエビ層の結晶性を高めるために、
G a A s /高濃度Siの界面に歪超格子を設け
た構造にしてもよい、第8図に、第1図の構造に歪超格
子層13を設けた構造を示す、この歪超格子層13は極
く薄い層であるから、コンボルバの特性には、はとんど
影響を与えない、しかし、前述したように、G a A
 sエピ層の結晶性が向上するため、素子特性の安定性
が増すことと、歩留りの向上に寄与することが期待でき
る。なお、歪超格子は、第7図の構造に応用できること
は勿論である。
In addition, Figure 1 and 11!71! In the structure of the present invention shown in +, in order to improve the crystallinity of the GaAs shrimp layer,
A structure in which a strained superlattice is provided at the GaAs/high concentration Si interface may be used. FIG. 8 shows a structure in which a strained superlattice layer 13 is provided in the structure of FIG. Since the layer 13 is an extremely thin layer, it hardly affects the characteristics of the convolver. However, as mentioned above, G a A
Since the crystallinity of the s-epi layer is improved, it is expected that the stability of device characteristics will increase and that it will contribute to an improvement in yield. It goes without saying that the strained superlattice can be applied to the structure shown in FIG.

[発明の効果] 以上に述べたように、本発明によれば、従来構造のモノ
リシックSAWコンボルバと比較して、良好なコンボリ
ューション効率を有し、かつ温度特性も良好であり、さ
らに製造の歩留り高いSAWコンボルバを得ることがで
きる。
[Effects of the Invention] As described above, the present invention has better convolution efficiency and better temperature characteristics than a monolithic SAW convolver with a conventional structure, and also has improved manufacturing yield. A high SAW convolver can be obtained.

また、本発明によるSAWコンボルバの応用としては、
SAWコンボルバを用いる装置全般に応用できる。具体
的には、スペクトル拡散通信機、相関器、レーダー、画
像処理、フーリエ交換器などに広く応用することができ
る。
Further, as an application of the SAW convolver according to the present invention,
It can be applied to all devices using SAW convolvers. Specifically, it can be widely applied to spread spectrum communication devices, correlators, radars, image processing, Fourier exchanges, etc.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すモノリシックSAWコ
ンボルバの断面図、第21!lは従来構造のコンボリュ
ーション効率のバイアス特性を示すグラフ、第3図は本
発明構造のコンボリューション効率のバイアス特性を示
すグラフ、第4図はエビ層の層厚とコンボリューション
効率の最大値の関係を示すグラフ、第5図は従来構造と
本発明のコンボリューション効率の最大値の温度特性の
比較を示すグラフ、第6図は従来構造と本発明構造(エ
ピタキシャル層は第5図と異なる)のコンボリューショ
ン効率の最大値の温度特性を示すグラフ、第7図は本発
明の他の実施例を示すモノリシックSAWコンボルバの
断面図、第8図は他の実施例を示すモノリシックSAW
コンボルバの断面図、第9図および第10図は従来のS
AWコンボルバ構造を示す断面図である。 】・・・・・・・・・半導体基板、2・・・・・・・・
・絶縁体、3・・・・・・・・・圧電膜、4・・・・・
・・・・ゲート電極、5・・・・・・・・・櫛形電極、
6・・・・・・・・・裏面電極、7・・・・・・・・・
入力端子、8・・・・・・・・・出力端子、9・・・・
・・・・・高濃度半導体基板、10・・・・・・・・・
低濃度半導体エピタキシャル層、11・・・・・・・・
・高濃度81基板、12・・・・・・・・・GaAsエ
ピタキシャル層、13・・・・・・・・・歪超格子。
FIG. 1 is a cross-sectional view of a monolithic SAW convolver showing one embodiment of the present invention, No. 21! l is a graph showing the bias characteristics of the convolution efficiency of the conventional structure, Fig. 3 is a graph showing the bias characteristics of the convolution efficiency of the structure of the present invention, and Fig. 4 is a graph showing the relationship between the thickness of the shrimp layer and the maximum value of the convolution efficiency. Graph showing the relationship. Figure 5 is a graph showing a comparison of the temperature characteristics of the maximum convolution efficiency of the conventional structure and the present invention. Figure 6 is the conventional structure and the present invention structure (the epitaxial layer is different from Figure 5). FIG. 7 is a cross-sectional view of a monolithic SAW convolver showing another embodiment of the present invention, and FIG. 8 is a graph showing the temperature characteristics of the maximum convolution efficiency of the present invention.
The cross-sectional views of the convolver, Figures 9 and 10, show the conventional S
FIG. 3 is a cross-sectional view showing an AW convolver structure. ]...Semiconductor substrate, 2...
・Insulator, 3...Piezoelectric film, 4...
...Gate electrode, 5...Comb-shaped electrode,
6・・・・・・・・・Back electrode, 7・・・・・・・・・
Input terminal, 8... Output terminal, 9...
...High concentration semiconductor substrate, 10...
Low concentration semiconductor epitaxial layer, 11...
・Highly doped 81 substrate, 12...GaAs epitaxial layer, 13...strained superlattice.

Claims (4)

【特許請求の範囲】[Claims] (1)高濃度Si基板と、前記基板上に形成されたGa
Asエピタキシャル層と、前記エピタキシャル層上に形
成された絶縁体と、前記絶縁体上に形成された圧電膜と
、前記圧電膜に接して形成された入力トランスデューサ
および出力ゲートとを含むことを特徴とする弾性表面波
コンボルバ。
(1) High concentration Si substrate and Ga formed on the substrate
It is characterized by comprising an As epitaxial layer, an insulator formed on the epitaxial layer, a piezoelectric film formed on the insulator, and an input transducer and an output gate formed in contact with the piezoelectric film. surface acoustic wave convolver.
(2)高濃度Si基板と、前記基板上に形成されたGa
Asエピタキシャル層と、前記エピタキシャル層上に形
成された圧電膜と、前記圧電膜に接して形成された入力
トランスデューサおよび出力ゲートとを含むことを特徴
とする弾性表面波コンボルバ。
(2) High concentration Si substrate and Ga formed on the substrate
A surface acoustic wave convolver comprising an As epitaxial layer, a piezoelectric film formed on the epitaxial layer, and an input transducer and an output gate formed in contact with the piezoelectric film.
(3)高濃度Si基板と、前記基板上に形成されたGa
Asエピタキシャル層と、前記エピタキシャル層上に形
成された絶縁体と、前記絶縁体上に形成された圧電膜と
、前記圧電膜に接して形成された入力トランスデューサ
および出力ゲートとを含み、前記高濃度Si基板とGa
Asエピタキシャル層の界面に歪超格子が介装されてい
ることを特徴とする弾性表面波コンボルバ。
(3) High concentration Si substrate and Ga formed on the substrate
The high concentration layer includes an As epitaxial layer, an insulator formed on the epitaxial layer, a piezoelectric film formed on the insulator, and an input transducer and an output gate formed in contact with the piezoelectric film. Si substrate and Ga
A surface acoustic wave convolver characterized in that a strained superlattice is interposed at the interface of an As epitaxial layer.
(4)前記GaAsエピタキシャル層および高濃度Si
基板がいずれもn形半導体である第1請求項〜第3請求
項のいずれかに記載の弾性表面波コンボルバ。
(4) The GaAs epitaxial layer and high concentration Si
The surface acoustic wave convolver according to any one of claims 1 to 3, wherein both substrates are n-type semiconductors.
JP2142749A 1990-05-31 1990-05-31 Surface acoustic wave convolver Pending JPH0435517A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2142749A JPH0435517A (en) 1990-05-31 1990-05-31 Surface acoustic wave convolver
US07/704,328 US5091669A (en) 1990-05-31 1991-05-23 Surface acoustic wave convolver
GB9111482A GB2245444B (en) 1990-05-31 1991-05-29 Surface acoustic wave convolver
DE4117966A DE4117966A1 (en) 1990-05-31 1991-05-31 SAW convolver OBERFLAECHENWELLEN

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2142749A JPH0435517A (en) 1990-05-31 1990-05-31 Surface acoustic wave convolver

Publications (1)

Publication Number Publication Date
JPH0435517A true JPH0435517A (en) 1992-02-06

Family

ID=15322689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2142749A Pending JPH0435517A (en) 1990-05-31 1990-05-31 Surface acoustic wave convolver

Country Status (1)

Country Link
JP (1) JPH0435517A (en)

Similar Documents

Publication Publication Date Title
US7112860B2 (en) Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US8035111B2 (en) Integrated nitride and silicon carbide-based devices
CN100373632C (en) Group III nitride based high electron mobility transistor with barrier/spacer layer
US4665374A (en) Monolithic programmable signal processor using PI-FET taps
Osipov et al. Local 2DEG density control in heterostructures of piezoelectric materials and its application in GaN HEMT fabrication technology
US4757226A (en) Surface acoustic wave convolver
JPH10284762A (en) Laminated structure and amplifier for amplifying surface acoustic waves
US4124828A (en) Surface wave device for treating signals
JPH0446484B2 (en)
JP2757848B2 (en) Field effect type semiconductor device
US5514626A (en) Method for reducing heterostructure acoustic charge transport device saw drive power requirements
US5091669A (en) Surface acoustic wave convolver
JPH0435517A (en) Surface acoustic wave convolver
JPH0442604A (en) surface acoustic wave convolver
US5030930A (en) Surface-acoustic-wave convolver
CN1228206A (en) Surface Acoustic Wave Functional Devices
JPH04120911A (en) Surface acoustic wave convolver
GB2256104A (en) Surface acoustic wave element
JPS6214105B2 (en)
Kuze et al. Very highly efficient surface acoustic wave convolver using GaSb/InSb/AlGaAsSb heterostructures grown on LiNbO/sub 3/substrates
JP3164150B2 (en) Method for manufacturing field effect transistor
JPH02186820A (en) Surface acoustic wave convolver
JP3055244B2 (en) Semiconductor device and manufacturing method thereof
Merritt et al. A 3.35 microsecond HACT transversal filter
Le Brun et al. Monolithic Microwave Amplifier using a Two-Dimensional Electron Gas FET a Comparison with GaAs