JPH0435517A - 弾性表面波コンボルバ - Google Patents
弾性表面波コンボルバInfo
- Publication number
- JPH0435517A JPH0435517A JP2142749A JP14274990A JPH0435517A JP H0435517 A JPH0435517 A JP H0435517A JP 2142749 A JP2142749 A JP 2142749A JP 14274990 A JP14274990 A JP 14274990A JP H0435517 A JPH0435517 A JP H0435517A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- epitaxial layer
- layer
- piezoelectric film
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、圧電膜と半導体で構成されるモノリシック弾
性表面波コンボルバ（以下、ＳＡＷコンボルバと略称す
る）の改良に関するものである。
性表面波コンボルバ（以下、ＳＡＷコンボルバと略称す
る）の改良に関するものである。
［発明の概要コ
本発明は、圧電膜／絶縁体／低濃度Ｓ１工ピタキシヤル
層／高濃度Ｓｔ基板の構造を有するＳＡＷコンボルバに
おいて、前記低濃度Ｓｊエピタキシャル層のかわりにＧ
ａＡｓエピタキシャル層を用い、それにより、コンボリ
ューション効率（以下、ＦＴと略記する）を低下させる
ことな（、しかも前述した従来構造よりも濃度特性を向
上することができ、さらにエピタキシャル層の厚さの制
御を、従来構造のように厳密にする必要がないようにし
たものである。
層／高濃度Ｓｔ基板の構造を有するＳＡＷコンボルバに
おいて、前記低濃度Ｓｊエピタキシャル層のかわりにＧ
ａＡｓエピタキシャル層を用い、それにより、コンボリ
ューション効率（以下、ＦＴと略記する）を低下させる
ことな（、しかも前述した従来構造よりも濃度特性を向
上することができ、さらにエピタキシャル層の厚さの制
御を、従来構造のように厳密にする必要がないようにし
たものである。
［従来の技術］
第９図および第１０図は、２つの異なった従来のモノリ
シックＳＡＷコンボルバの構造を示す断面図であって、
図中、ｌは高濃度半導体基板、２は絶縁体、３は圧電膜
、４はゲート電極、５は入力トランスデューサの櫛形電
極、６は裏面電極、７は入力端子、８は出力端子、９は
高濃度半導体基板、１０は低濃度半導体エピタキシャル
層を表す。
シックＳＡＷコンボルバの構造を示す断面図であって、
図中、ｌは高濃度半導体基板、２は絶縁体、３は圧電膜
、４はゲート電極、５は入力トランスデューサの櫛形電
極、６は裏面電極、７は入力端子、８は出力端子、９は
高濃度半導体基板、１０は低濃度半導体エピタキシャル
層を表す。
即ち、第９図では、圧電膜／絶縁体／半導体構造であり
、第】０図では、圧電膜／絶縁体／低濃度半導体エピタ
キシャル層／高濃度半導体基板構造であることが特徴で
ある。なお、第１Ｏ図の構造において、半導体エピタキ
シャル層１０と高濃度半導体基板は同じ材質であり、半
導体基板とエピタキシャル層の格子定数は等しく、いわ
ゆるホモ接合を形成している。
、第】０図では、圧電膜／絶縁体／低濃度半導体エピタ
キシャル層／高濃度半導体基板構造であることが特徴で
ある。なお、第１Ｏ図の構造において、半導体エピタキ
シャル層１０と高濃度半導体基板は同じ材質であり、半
導体基板とエピタキシャル層の格子定数は等しく、いわ
ゆるホモ接合を形成している。
第９図と第１０を比較すると、第１０図の構造の方がコ
ンボリューション効率ＦＴが高い値となることか知られ
ており、実用的には第１０図の構造が用いられているの
が現状である。なお、第９図の構造のコンボルバの緒特
性に関する詳細は、次の参考文献［１コ〜［２］に述べ
られている。
ンボリューション効率ＦＴが高い値となることか知られ
ており、実用的には第１０図の構造が用いられているの
が現状である。なお、第９図の構造のコンボルバの緒特
性に関する詳細は、次の参考文献［１コ〜［２］に述べ
られている。
文献［１コ
８０丁、Ｋｈｕｒｉ−Ｙａｋｕｂ ａｎｄ Ｇ、Ｓ
、Ｋｉｎ。
、Ｋｉｎ。
Ａ Ｄｅｔａｉｌｅｄ Ｔｈｅｏｒｙ ｏｆ ｔｈｅ
Ｍｏｎｏｌｉｔｈｉｃ ＺｉｎｃＯｘｉｄｅ ｏｎ ５
ｉｌｉｃｏｎ ＣｏｎｖｏｌｖｅｒＩＥＥＥ Ｔｒａｎ
ｓ、５ｏｎｉｃｓ Ｕｌｔｒａｓｏｎ、、ｖｏｌ、５Ｕ
−２４，Ｎｏ、１゜Ｊａｎｕａｒｙ １９７７、ｐｐ、
３４−４３文献［２コ ＪＪ、Ｅｌｌｉｏｔｔ、ｅｔ ａｌ。
Ｍｏｎｏｌｉｔｈｉｃ ＺｉｎｃＯｘｉｄｅ ｏｎ ５
ｉｌｉｃｏｎ ＣｏｎｖｏｌｖｅｒＩＥＥＥ Ｔｒａｎ
ｓ、５ｏｎｉｃｓ Ｕｌｔｒａｓｏｎ、、ｖｏｌ、５Ｕ
−２４，Ｎｏ、１゜Ｊａｎｕａｒｙ １９７７、ｐｐ、
３４−４３文献［２コ ＪＪ、Ｅｌｌｉｏｔｔ、ｅｔ ａｌ。
Ａ Ｗｉｄｅｂａｎｄ ＳＡＷ Ｃｏｎｖｏｌｖｅｒ
ｕｔｉｌｉｚｉｎｇ Ｓｅｚａｗａｗａｖｅｓ １ｎ
ｔｈｅ ＋１ｅｔａｌ−ＺｎＤ−５ｉＯ，−５ｉｃｏｎ
ｆｉｇｕｒａｔｉｏｎ Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、３２．Ｍａｙ １９７
８．ｐｐ、５１５−５１６また、第１０図の構造のコン
ボルバの緒特性に関する詳細は、次の参考文献［３〕〜
［４コに述べられている。
ｕｔｉｌｉｚｉｎｇ Ｓｅｚａｗａｗａｖｅｓ １ｎ
ｔｈｅ ＋１ｅｔａｌ−ＺｎＤ−５ｉＯ，−５ｉｃｏｎ
ｆｉｇｕｒａｔｉｏｎ Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、３２．Ｍａｙ １９７
８．ｐｐ、５１５−５１６また、第１０図の構造のコン
ボルバの緒特性に関する詳細は、次の参考文献［３〕〜
［４コに述べられている。
文献［３コ
Ｓ、Ｍｉｎａｇａｗａ 、ｅｔ ａｌ。
Ｅｆｆｉｃｉｅｎｔ ＺｎＯ−５ｉＯ，−５ｉ Ｓｅｚ
ａｗａ ｗａｖｅｃｎｖｏｌｖｅｒ 。
ａｗａ ｗａｖｅｃｎｖｏｌｖｅｒ 。
ＩＥＥＥ 丁ｒａｎｓ、５ｏｎｉｃｓ ＩＪｌｔｒ
ａｓｏｎ、、ｖｏｌ、５ＩＪ−３２゜Ｎｏ、５．Ｓｅｐ
ｔｅｍｂｅｒ １９８５．ｐｐ、６７０−６７４文献［
４］ 特開昭６３−６２２８１号公報（特願昭６１−２０７４
５７号） なお、第１０図と構造は似ているが、同図のように低濃
度エピタキシャル層／高濃度半導体基板ではなく、逆に
高濃度エピタキシャル層／低濃度半導体基板を用いた構
造（ただし、エピタキシャル層と基板は同じ材質）もあ
る、その構造の例については、次の参考文献［５］に参
照されたい。
ａｓｏｎ、、ｖｏｌ、５ＩＪ−３２゜Ｎｏ、５．Ｓｅｐ
ｔｅｍｂｅｒ １９８５．ｐｐ、６７０−６７４文献［
４］ 特開昭６３−６２２８１号公報（特願昭６１−２０７４
５７号） なお、第１０図と構造は似ているが、同図のように低濃
度エピタキシャル層／高濃度半導体基板ではなく、逆に
高濃度エピタキシャル層／低濃度半導体基板を用いた構
造（ただし、エピタキシャル層と基板は同じ材質）もあ
る、その構造の例については、次の参考文献［５］に参
照されたい。
文献［５コ
黒田、他
ｒ Ｚ ｎ Ｏ／ Ｇ ａ Ａ ｓ構造の弾性表面波の
伝搬特性の解析」日本学術振興会第１３１委員会、弾性
波デバイス 小委員会研究会資料、昭和５８年１月２６日しかし、文
献［５〕の構造では、第９図の構造と同様にコンボリュ
ーション効率ＦＴが小さく、コンボルバの構造としては
実用的ではないという欠点がある。
伝搬特性の解析」日本学術振興会第１３１委員会、弾性
波デバイス 小委員会研究会資料、昭和５８年１月２６日しかし、文
献［５〕の構造では、第９図の構造と同様にコンボリュ
ーション効率ＦＴが小さく、コンボルバの構造としては
実用的ではないという欠点がある。
つまり、従来構造としては、コンボリューション効率Ｆ
Ｔが高いという特長において、第１０図の構造が実用化
されているのが現状である。特に第１０図の構造で、圧
電膜としてＺｎＯ１半導体としてＳｌを用いた場合に高
いＦＴが得られることが知られてお番ハ実際的には、Ｚ
ｎ○／Ｓｉｎ。
Ｔが高いという特長において、第１０図の構造が実用化
されているのが現状である。特に第１０図の構造で、圧
電膜としてＺｎＯ１半導体としてＳｌを用いた場合に高
いＦＴが得られることが知られてお番ハ実際的には、Ｚ
ｎ○／Ｓｉｎ。
／ ｎ −Ｓ ｉエピタキシャル層／ｎ”−３４基板の
構造が実用化されている。これに関しては前述した文献
［３］と文献［４］に詳細に示されている。
構造が実用化されている。これに関しては前述した文献
［３］と文献［４］に詳細に示されている。
［発明が解決しようとする課題］
しかし、第１０図に示した従来の構造においても欠点が
ある。それは、素子のＦＴを十分に高くし、かつ温度特
性を良好とするためには、エピタキシャル層の厚さＬを
最大空乏幅Ｗｍａｘに対し、Ｗｍａｘ（Ｌ≦Ｗｍａｘ＋
２μｍ程度にする必要があることである。これは、Ｓｉ
の場合、エピタキシャル層の厚さＬをり、＜数μｍにす
る必要があることを示している（この点についても文献
［４］に詳細に説明されている）。
ある。それは、素子のＦＴを十分に高くし、かつ温度特
性を良好とするためには、エピタキシャル層の厚さＬを
最大空乏幅Ｗｍａｘに対し、Ｗｍａｘ（Ｌ≦Ｗｍａｘ＋
２μｍ程度にする必要があることである。これは、Ｓｉ
の場合、エピタキシャル層の厚さＬをり、＜数μｍにす
る必要があることを示している（この点についても文献
［４］に詳細に説明されている）。
実際上、高濃度Ｓｉ基板上で低濃度Ｓｉエピタキシャル
層を数μｍ以下で形成する場合、高濃度基板側からエピ
タキシャル層への不純物の拡散があるために、不純物密
度分布やエピタキシャル１（以下、エビ層と略称する）
の厚さＬの再現性を確保することは容易なことではない
、その結果、素子特性のバラツキが大きくなり、素子製
造の歩留りを低下させる原因となり得る。つまり、従来
構造において、最もＦＴの高い第１０図の構造において
も、ＦＴを大きくし、かつ温度特性を向上させるには、
歩留りが低下する場合があるという欠点がある。
層を数μｍ以下で形成する場合、高濃度基板側からエピ
タキシャル層への不純物の拡散があるために、不純物密
度分布やエピタキシャル１（以下、エビ層と略称する）
の厚さＬの再現性を確保することは容易なことではない
、その結果、素子特性のバラツキが大きくなり、素子製
造の歩留りを低下させる原因となり得る。つまり、従来
構造において、最もＦＴの高い第１０図の構造において
も、ＦＴを大きくし、かつ温度特性を向上させるには、
歩留りが低下する場合があるという欠点がある。
［発明の目的］
本発明の目的は、コンボリューション効率が高く、温度
特性も良好であり、かつ製造の歩留りも高い弾性表面波
コンボルバを提供することにある。
特性も良好であり、かつ製造の歩留りも高い弾性表面波
コンボルバを提供することにある。
［課題を解決するための手段］
本発明は、上記目的を達成するため、従来のモノリシッ
クＳＡＷフンボルバ構造におけるＳｉエビ層をＧａＡｓ
工と層にすることにより、上述した問題点の解決を図っ
たものである。
クＳＡＷフンボルバ構造におけるＳｉエビ層をＧａＡｓ
工と層にすることにより、上述した問題点の解決を図っ
たものである。
［作用コ
上記ＳＡＷコンボルバ構造のエビ層に用いたＧａＡｓは
、その移動度が８１の移動度の数倍以上大きく、そのた
めにエビ層中の損失を従来構造より小さくすることがで
き、その結果としてコンボリューション効率ＦＴの向上
と、温度特性の向上が可能となる。
、その移動度が８１の移動度の数倍以上大きく、そのた
めにエビ層中の損失を従来構造より小さくすることがで
き、その結果としてコンボリューション効率ＦＴの向上
と、温度特性の向上が可能となる。
［実施例］
第１図は、本発明の一実施例によるＳＡＷコンボルバの
構造を示す断面図である。
構造を示す断面図である。
同図において、１１は高濃度Ｓｉ基板、】２はＧａＡｓ
エビ層、２は絶縁体、３は圧電膜、４はゲート電極、５
は入力トランスデューサの櫛形電極、６は裏面電極、７
は入力端子、８は出力端子である。
エビ層、２は絶縁体、３は圧電膜、４はゲート電極、５
は入力トランスデューサの櫛形電極、６は裏面電極、７
は入力端子、８は出力端子である。
上記構造は、第１０図の従来構造と似ているが、第】０
図ではζ高濃度半導体基板９と低濃度半導体エビ層１０
が同じ材質で形成されているのに対し、第１図の構造で
は、高濃度半導体（Ｓｉ）基板１１と半導体（ＧａＡｓ
）エビ層１２が興なる材質で形成されており、その点が
根本的に異なる点である。
図ではζ高濃度半導体基板９と低濃度半導体エビ層１０
が同じ材質で形成されているのに対し、第１図の構造で
は、高濃度半導体（Ｓｉ）基板１１と半導体（ＧａＡｓ
）エビ層１２が興なる材質で形成されており、その点が
根本的に異なる点である。
この場合、前述したように、第１０図の従来構造では、
エビ層と基板の格子定数が等しく、ホモ接合が形成され
るのに対し、第１図の構造では、エビ層と基板の材質が
違うので、格子定数が興なっており、ヘテロ接合が形成
されることになる。
エビ層と基板の格子定数が等しく、ホモ接合が形成され
るのに対し、第１図の構造では、エビ層と基板の材質が
違うので、格子定数が興なっており、ヘテロ接合が形成
されることになる。
つまり、第１図の構造では、基板として高濃度Ｓｔ基板
を用い、エビ層としてＧａＡｓエビ層を用いている。
を用い、エビ層としてＧａＡｓエビ層を用いている。
８１基板上にＧａＡｓエビ層を形成する技術については
、近年、確立されつつあるＭＯＣＶＤや光ＣＶＤ、ある
いはＭＢＥなどの技術、およびそれらを組合せた技術に
よって可能である。
、近年、確立されつつあるＭＯＣＶＤや光ＣＶＤ、ある
いはＭＢＥなどの技術、およびそれらを組合せた技術に
よって可能である。
第２図〜第６図のグラフに、従来構造（第１０図参照）
の場合の特性と、本発明による第１図の構造の場合の特
性とを比較した例を示す。ただし、次の構造の場合であ
る。
の場合の特性と、本発明による第１図の構造の場合の特
性とを比較した例を示す。ただし、次の構造の場合であ
る。
従来構造：
ゲート電極・・・・・・・・・Ａ１
圧電膜・・・・・・・・・Ｚｎ○（５μｍ）絶縁体・・
・・・・・・・Ｓ１０．（０，１μｍ）エビ層−ｎ −
Ｓ ｉ （Ｎ ｄ ＝ ５ Ｘ １０°’ａｎ−’）
基板−−−−ｎ −Ｓ ｉ （Ｎ ｄ ＝ ｌ Ｘ
Ｉ Ｏ”ａｍ−”）本発明の構造： ゲート電極・・・・・・・・・Ａ１ 圧電膜・・・・・・・・・Ｚｎ○（５μｍ）絶縁体・・
・・・・・・・ＳｊＯ，（０，１μｍ）エビ層−ｎ−Ｇ
ａＡｓ （Ｎｄ＝５ｘ １０”ａｍ−’）基板−−−
−−−−−−ｎ” −Ｓ ｉ （Ｎ ｄ ＝ １ ｘ
１０”ａｎ−”）ここで、Ｎｄは各半導体層の不純物
（ドナー）密度である。また、５μｍ、０．１μｍとい
う数値は、各層の厚さである。
・・・・・・・Ｓ１０．（０，１μｍ）エビ層−ｎ −
Ｓ ｉ （Ｎ ｄ ＝ ５ Ｘ １０°’ａｎ−’）
基板−−−−ｎ −Ｓ ｉ （Ｎ ｄ ＝ ｌ Ｘ
Ｉ Ｏ”ａｍ−”）本発明の構造： ゲート電極・・・・・・・・・Ａ１ 圧電膜・・・・・・・・・Ｚｎ○（５μｍ）絶縁体・・
・・・・・・・ＳｊＯ，（０，１μｍ）エビ層−ｎ−Ｇ
ａＡｓ （Ｎｄ＝５ｘ １０”ａｍ−’）基板−−−
−−−−−−ｎ” −Ｓ ｉ （Ｎ ｄ ＝ １ ｘ
１０”ａｎ−”）ここで、Ｎｄは各半導体層の不純物
（ドナー）密度である。また、５μｍ、０．１μｍとい
う数値は、各層の厚さである。
なお、第２図〜第６図のグラフは、入力信号の周波数が
２１５ＭＨｚの場合の特性をシュミレーションで求めた
結果である。シュミレーションのための計算式は、次の
２つの参考文献を参照されたい。
２１５ＭＨｚの場合の特性をシュミレーションで求めた
結果である。シュミレーションのための計算式は、次の
２つの参考文献を参照されたい。
文献［６コ
Ｓ、Ｍｉｔｓｕｔｓｕｋａ ｅｔ ａｌ。
“Ｐｒｏｐａｇａｔｉｏｎ １ｏｓｓ ｏｆ ５ｕｒｆ
ａｃｅ ａｃｏｕｓｔｉｃ ｗａｖｅｓＯｎ ａ ｍｏ
ｎｏｌｉｔｈｉｃ ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−
ｓｅｍｉｃｏｎｄｕｃ−ｔｏｒ ５ｔｒｕｃｔｕｒｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ、Ｐｈｙｓ、、ｖｏｌ
、６５．Ｎｏ、２．Ｊａｎｕａｒｙ１９８９、ｐｐ、６
５１−６６１゜ 文献［７］ Ｓ、Ｍｉｎａｇａｗａ、 ｅｔ ａｌ。
ａｃｅ ａｃｏｕｓｔｉｃ ｗａｖｅｓＯｎ ａ ｍｏ
ｎｏｌｉｔｈｉｃ ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−
ｓｅｍｉｃｏｎｄｕｃ−ｔｏｒ ５ｔｒｕｃｔｕｒｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ、Ｐｈｙｓ、、ｖｏｌ
、６５．Ｎｏ、２．Ｊａｎｕａｒｙ１９８９、ｐｐ、６
５１−６６１゜ 文献［７］ Ｓ、Ｍｉｎａｇａｗａ、 ｅｔ ａｌ。
Ｅｆｆｉｃｅｎｔ ｍｏｎｏｌｉｔｈｉｃ ＺｎＯ
／Ｓｉ Ｓｅｚａｗａ ＷａｖｅＣｏｎｖｏｌｖｅ
ｒ”、１９８２ Ｕｌｔｒａｓｏｎｉｃｓ Ｓｙｍｐ、
Ｐｒｏｃ、、ＩＥＥＥＣａｔ、、 ＃ ８２Ｃ）（１８
２３−４１９８２，ｐｐ、４４７−４５１゜第２図〜第
３図のグラフはコンボリューション効率ＦＴのバイアス
特性を比較したものである。
／Ｓｉ Ｓｅｚａｗａ ＷａｖｅＣｏｎｖｏｌｖｅ
ｒ”、１９８２ Ｕｌｔｒａｓｏｎｉｃｓ Ｓｙｍｐ、
Ｐｒｏｃ、、ＩＥＥＥＣａｔ、、 ＃ ８２Ｃ）（１８
２３−４１９８２，ｐｐ、４４７−４５１゜第２図〜第
３図のグラフはコンボリューション効率ＦＴのバイアス
特性を比較したものである。
同図には、参考のために、Ｃ−■特性（ゲート電極と接
地間の容量Ｃと、ゲートに印加されたゲートバイアスの
関係）も示しである。また、同図では、エビ層の厚さＬ
としてＷｍａｘ＋１μｍの場合を示しである。ここで、
Ｗｍａｘは最大空乏層幅であり、Ｎｄ＝５Ｘ１０”ロー
゛の時の数値は、室温では、次の値となる。
地間の容量Ｃと、ゲートに印加されたゲートバイアスの
関係）も示しである。また、同図では、エビ層の厚さＬ
としてＷｍａｘ＋１μｍの場合を示しである。ここで、
Ｗｍａｘは最大空乏層幅であり、Ｎｄ＝５Ｘ１０”ロー
゛の時の数値は、室温では、次の値となる。
第２図−第３図のグラフを対比してみると１本発明の構
造の場合の方がＦＴの最大値Ｆ ７１１ａＸが少し大き
くなっているだけでなく、ＦＴが大きな値となるバイア
スの範囲が広いことがわかる。また、本発明の構造の場
合には、バイアスが多少ずれても、ＦＴが良好な値を維
持することを示しており、この点においても、本発明は
従来構造より有利である。
造の場合の方がＦＴの最大値Ｆ ７１１ａＸが少し大き
くなっているだけでなく、ＦＴが大きな値となるバイア
スの範囲が広いことがわかる。また、本発明の構造の場
合には、バイアスが多少ずれても、ＦＴが良好な値を維
持することを示しており、この点においても、本発明は
従来構造より有利である。
第４図のグラフは、エビ層の厚さＬと、Ｆ ７１１ａＸ
の関係を示したものである。横軸はＬ −Ｗｔａａｘで
ある。同グラフをみると、従来構造では、エビ層の厚さ
Ｌが厚くなるとＦ ７１１１ａＸが急に小さくなるのに
対し、本発明の構造では、Ｆ ７１１ａＸのＬ依存性が
小さく、エビ層の厚さＬが５μｍ程度増加しても、Ｆ丁
ＷａＸは４ｄＢｍ程小さくなるにすぎない（ゲート長が
４０＋ｍ＋の時）、このことは、本発明のようにエビ層
としてｎ−ＧａＡｓを用いると、エビ層の厚さＬに多少
のバラツキがあっても、Ｆ ｙｍａＸに大差がなく、し
たがって、その点で製造時の歩留りを向上させることが
できることを示している。
の関係を示したものである。横軸はＬ −Ｗｔａａｘで
ある。同グラフをみると、従来構造では、エビ層の厚さ
Ｌが厚くなるとＦ ７１１１ａＸが急に小さくなるのに
対し、本発明の構造では、Ｆ ７１１ａＸのＬ依存性が
小さく、エビ層の厚さＬが５μｍ程度増加しても、Ｆ丁
ＷａＸは４ｄＢｍ程小さくなるにすぎない（ゲート長が
４０＋ｍ＋の時）、このことは、本発明のようにエビ層
としてｎ−ＧａＡｓを用いると、エビ層の厚さＬに多少
のバラツキがあっても、Ｆ ｙｍａＸに大差がなく、し
たがって、その点で製造時の歩留りを向上させることが
できることを示している。
次に第５図−第６図のグラフは、 Ｆ７ｍａｘの温度依
存性を比較したものである。同グラフをみると、明らか
に本発明の構造の方がＦ ７１１ａＸの温度変化が小さ
く、したがって温度特性が従来構造よりも良好であるこ
とがわかる。特に従来構造では、エビ層の厚さＬが少し
大きくなっても温度特性が大きく劣化するのに対し、本
発明の構造では、温度特性のし依存性が従来構造よりも
かなり小さいことがわかる。この点も本発明では、エビ
層の厚さＬに多少のバラツキがあっても、温度特性のバ
ラツキが少ないことを示し、歩留り向上に有効であるこ
とを示している。
存性を比較したものである。同グラフをみると、明らか
に本発明の構造の方がＦ ７１１ａＸの温度変化が小さ
く、したがって温度特性が従来構造よりも良好であるこ
とがわかる。特に従来構造では、エビ層の厚さＬが少し
大きくなっても温度特性が大きく劣化するのに対し、本
発明の構造では、温度特性のし依存性が従来構造よりも
かなり小さいことがわかる。この点も本発明では、エビ
層の厚さＬに多少のバラツキがあっても、温度特性のバ
ラツキが少ないことを示し、歩留り向上に有効であるこ
とを示している。
以上の第２図〜第６図のグラフに示されているように、
本発明によれば、コンボリューション効率ＦＴが高く、
温度特性も良好であり、かつ製造の歩留りを向上させる
ことが可能なＳＡＷコンボルバを得ることができる。
本発明によれば、コンボリューション効率ＦＴが高く、
温度特性も良好であり、かつ製造の歩留りを向上させる
ことが可能なＳＡＷコンボルバを得ることができる。
なお、第２図〜第６図のグラフでは、ｎ形ＧａＡｓとＤ
形Ｓ１基板を仮定しているが、本発明を実施する場合は
、そのようにｎ形の半導体であることが有利である。そ
れは、ＧａＡｓの場合・＄１よりもキャリアの移動度が
大きいのは、正孔ではなく、電子であるからである。数
値例を挙げると、電子の移動度をμｅ、正孔の移動度を
μｈとすると、 ３８０ＣＩＩＩ／ＶＳ ＩＬｘａｈｓノ上記数値例の
ように、電子を多数キャリアとした方が移動度が大きい
ので、エビ層中での損失が小さい０本発明でｎ形Ｇ ａ
Ａ ｓとｎ形Ｓｉを用いることが有利であるのは、以
上の理由からである。
形Ｓ１基板を仮定しているが、本発明を実施する場合は
、そのようにｎ形の半導体であることが有利である。そ
れは、ＧａＡｓの場合・＄１よりもキャリアの移動度が
大きいのは、正孔ではなく、電子であるからである。数
値例を挙げると、電子の移動度をμｅ、正孔の移動度を
μｈとすると、 ３８０ＣＩＩＩ／ＶＳ ＩＬｘａｈｓノ上記数値例の
ように、電子を多数キャリアとした方が移動度が大きい
ので、エビ層中での損失が小さい０本発明でｎ形Ｇ ａ
Ａ ｓとｎ形Ｓｉを用いることが有利であるのは、以
上の理由からである。
第２図〜第６−のグラフは、圧電膜としてＺｎＯを用い
た場合の例であるが、圧電膜としては、ＡＩＮを用いる
ことも可能である。また絶縁膜として、Ｓｉｏ、を用い
る他に、ＳｉＮやＡｌ、Ｏ。
た場合の例であるが、圧電膜としては、ＡＩＮを用いる
ことも可能である。また絶縁膜として、Ｓｉｏ、を用い
る他に、ＳｉＮやＡｌ、Ｏ。
を用いることも可能である。それらの絶縁膜はスパッタ
法やＣＶＤ法等で形成することが可能である。また、Ｇ
ａＡｓ／Ｓｉ基板を陽極酸化することにより、Ｑ ａ
Ａ ｓ表面にＧａＡｓエビ層膜を形成して絶縁体とする
ことも可能である。
法やＣＶＤ法等で形成することが可能である。また、Ｇ
ａＡｓ／Ｓｉ基板を陽極酸化することにより、Ｑ ａ
Ａ ｓ表面にＧａＡｓエビ層膜を形成して絶縁体とする
ことも可能である。
以上は、第１図の構造の場合について述べたものである
が、原理的には、第７図に示すように、第１図の構造で
の絶縁体２を省いた構造とすることも可能である。第１
図の構造での絶縁体は、半導体のＭＯＳ特性を安定化す
るために設けているものであり、コンボルバとしの基本
的な動作としては、半導体中に空乏層が安定して形成さ
れれば、基本的には絶縁体の有無はコンボリューション
効率ＦＴにほとんど影響を与えない、したがって、圧電
膜３が十分な絶縁性を有していれば、第７図に示すよう
に、絶縁体が無い構造とすることも可能である。
が、原理的には、第７図に示すように、第１図の構造で
の絶縁体２を省いた構造とすることも可能である。第１
図の構造での絶縁体は、半導体のＭＯＳ特性を安定化す
るために設けているものであり、コンボルバとしの基本
的な動作としては、半導体中に空乏層が安定して形成さ
れれば、基本的には絶縁体の有無はコンボリューション
効率ＦＴにほとんど影響を与えない、したがって、圧電
膜３が十分な絶縁性を有していれば、第７図に示すよう
に、絶縁体が無い構造とすることも可能である。
なお、第１図および１１！７１！＋に示した本発明の構
造において、ＧａＡｓエビ層の結晶性を高めるために、
Ｇ ａ Ａ ｓ ／高濃度Ｓｉの界面に歪超格子を設け
た構造にしてもよい、第８図に、第１図の構造に歪超格
子層１３を設けた構造を示す、この歪超格子層１３は極
く薄い層であるから、コンボルバの特性には、はとんど
影響を与えない、しかし、前述したように、Ｇ ａ Ａ
ｓエピ層の結晶性が向上するため、素子特性の安定性
が増すことと、歩留りの向上に寄与することが期待でき
る。なお、歪超格子は、第７図の構造に応用できること
は勿論である。
造において、ＧａＡｓエビ層の結晶性を高めるために、
Ｇ ａ Ａ ｓ ／高濃度Ｓｉの界面に歪超格子を設け
た構造にしてもよい、第８図に、第１図の構造に歪超格
子層１３を設けた構造を示す、この歪超格子層１３は極
く薄い層であるから、コンボルバの特性には、はとんど
影響を与えない、しかし、前述したように、Ｇ ａ Ａ
ｓエピ層の結晶性が向上するため、素子特性の安定性
が増すことと、歩留りの向上に寄与することが期待でき
る。なお、歪超格子は、第７図の構造に応用できること
は勿論である。
［発明の効果］
以上に述べたように、本発明によれば、従来構造のモノ
リシックＳＡＷコンボルバと比較して、良好なコンボリ
ューション効率を有し、かつ温度特性も良好であり、さ
らに製造の歩留り高いＳＡＷコンボルバを得ることがで
きる。
リシックＳＡＷコンボルバと比較して、良好なコンボリ
ューション効率を有し、かつ温度特性も良好であり、さ
らに製造の歩留り高いＳＡＷコンボルバを得ることがで
きる。
また、本発明によるＳＡＷコンボルバの応用としては、
ＳＡＷコンボルバを用いる装置全般に応用できる。具体
的には、スペクトル拡散通信機、相関器、レーダー、画
像処理、フーリエ交換器などに広く応用することができ
る。
ＳＡＷコンボルバを用いる装置全般に応用できる。具体
的には、スペクトル拡散通信機、相関器、レーダー、画
像処理、フーリエ交換器などに広く応用することができ
る。
第１図は本発明の一実施例を示すモノリシックＳＡＷコ
ンボルバの断面図、第２１！ｌは従来構造のコンボリュ
ーション効率のバイアス特性を示すグラフ、第３図は本
発明構造のコンボリューション効率のバイアス特性を示
すグラフ、第４図はエビ層の層厚とコンボリューション
効率の最大値の関係を示すグラフ、第５図は従来構造と
本発明のコンボリューション効率の最大値の温度特性の
比較を示すグラフ、第６図は従来構造と本発明構造（エ
ピタキシャル層は第５図と異なる）のコンボリューショ
ン効率の最大値の温度特性を示すグラフ、第７図は本発
明の他の実施例を示すモノリシックＳＡＷコンボルバの
断面図、第８図は他の実施例を示すモノリシックＳＡＷ
コンボルバの断面図、第９図および第１０図は従来のＳ
ＡＷコンボルバ構造を示す断面図である。 】・・・・・・・・・半導体基板、２・・・・・・・・
・絶縁体、３・・・・・・・・・圧電膜、４・・・・・
・・・・ゲート電極、５・・・・・・・・・櫛形電極、
６・・・・・・・・・裏面電極、７・・・・・・・・・
入力端子、８・・・・・・・・・出力端子、９・・・・
・・・・・高濃度半導体基板、１０・・・・・・・・・
低濃度半導体エピタキシャル層、１１・・・・・・・・
・高濃度８１基板、１２・・・・・・・・・ＧａＡｓエ
ピタキシャル層、１３・・・・・・・・・歪超格子。
ンボルバの断面図、第２１！ｌは従来構造のコンボリュ
ーション効率のバイアス特性を示すグラフ、第３図は本
発明構造のコンボリューション効率のバイアス特性を示
すグラフ、第４図はエビ層の層厚とコンボリューション
効率の最大値の関係を示すグラフ、第５図は従来構造と
本発明のコンボリューション効率の最大値の温度特性の
比較を示すグラフ、第６図は従来構造と本発明構造（エ
ピタキシャル層は第５図と異なる）のコンボリューショ
ン効率の最大値の温度特性を示すグラフ、第７図は本発
明の他の実施例を示すモノリシックＳＡＷコンボルバの
断面図、第８図は他の実施例を示すモノリシックＳＡＷ
コンボルバの断面図、第９図および第１０図は従来のＳ
ＡＷコンボルバ構造を示す断面図である。 】・・・・・・・・・半導体基板、２・・・・・・・・
・絶縁体、３・・・・・・・・・圧電膜、４・・・・・
・・・・ゲート電極、５・・・・・・・・・櫛形電極、
６・・・・・・・・・裏面電極、７・・・・・・・・・
入力端子、８・・・・・・・・・出力端子、９・・・・
・・・・・高濃度半導体基板、１０・・・・・・・・・
低濃度半導体エピタキシャル層、１１・・・・・・・・
・高濃度８１基板、１２・・・・・・・・・ＧａＡｓエ
ピタキシャル層、１３・・・・・・・・・歪超格子。
Claims (4)
- （１）高濃度Ｓｉ基板と、前記基板上に形成されたＧａ
Ａｓエピタキシャル層と、前記エピタキシャル層上に形
成された絶縁体と、前記絶縁体上に形成された圧電膜と
、前記圧電膜に接して形成された入力トランスデューサ
および出力ゲートとを含むことを特徴とする弾性表面波
コンボルバ。 - （２）高濃度Ｓｉ基板と、前記基板上に形成されたＧａ
Ａｓエピタキシャル層と、前記エピタキシャル層上に形
成された圧電膜と、前記圧電膜に接して形成された入力
トランスデューサおよび出力ゲートとを含むことを特徴
とする弾性表面波コンボルバ。 - （３）高濃度Ｓｉ基板と、前記基板上に形成されたＧａ
Ａｓエピタキシャル層と、前記エピタキシャル層上に形
成された絶縁体と、前記絶縁体上に形成された圧電膜と
、前記圧電膜に接して形成された入力トランスデューサ
および出力ゲートとを含み、前記高濃度Ｓｉ基板とＧａ
Ａｓエピタキシャル層の界面に歪超格子が介装されてい
ることを特徴とする弾性表面波コンボルバ。 - （４）前記ＧａＡｓエピタキシャル層および高濃度Ｓｉ
基板がいずれもｎ形半導体である第１請求項〜第３請求
項のいずれかに記載の弾性表面波コンボルバ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142749A JPH0435517A (ja) | 1990-05-31 | 1990-05-31 | 弾性表面波コンボルバ |
| US07/704,328 US5091669A (en) | 1990-05-31 | 1991-05-23 | Surface acoustic wave convolver |
| GB9111482A GB2245444B (en) | 1990-05-31 | 1991-05-29 | Surface acoustic wave convolver |
| DE4117966A DE4117966A1 (de) | 1990-05-31 | 1991-05-31 | Saw-oberflaechenwellen-convolver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142749A JPH0435517A (ja) | 1990-05-31 | 1990-05-31 | 弾性表面波コンボルバ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0435517A true JPH0435517A (ja) | 1992-02-06 |
Family
ID=15322689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2142749A Pending JPH0435517A (ja) | 1990-05-31 | 1990-05-31 | 弾性表面波コンボルバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0435517A (ja) |
-
1990
- 1990-05-31 JP JP2142749A patent/JPH0435517A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7112860B2 (en) | Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices | |
| US8035111B2 (en) | Integrated nitride and silicon carbide-based devices | |
| CN100373632C (zh) | 设有阻挡/间隔层的iii族氮化物基高电子迁移率晶体管 | |
| US4665374A (en) | Monolithic programmable signal processor using PI-FET taps | |
| Osipov et al. | Local 2DEG density control in heterostructures of piezoelectric materials and its application in GaN HEMT fabrication technology | |
| US4757226A (en) | Surface acoustic wave convolver | |
| JPH10284762A (ja) | 表面弾性波を増幅するための積層構造及び増幅器 | |
| US4124828A (en) | Surface wave device for treating signals | |
| JPH0446484B2 (ja) | ||
| JP2757848B2 (ja) | 電界効果型半導体装置 | |
| US5514626A (en) | Method for reducing heterostructure acoustic charge transport device saw drive power requirements | |
| US5091669A (en) | Surface acoustic wave convolver | |
| JPH0435517A (ja) | 弾性表面波コンボルバ | |
| JPH0442604A (ja) | 弾性表面波コンボルバ | |
| US5030930A (en) | Surface-acoustic-wave convolver | |
| CN1228206A (zh) | 弹性表面波功能器件 | |
| JPH04120911A (ja) | 弾性表面波コンボルバ | |
| GB2256104A (en) | Surface acoustic wave element | |
| JPS6214105B2 (ja) | ||
| Kuze et al. | Very highly efficient surface acoustic wave convolver using GaSb/InSb/AlGaAsSb heterostructures grown on LiNbO/sub 3/substrates | |
| JP3164150B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPH02186820A (ja) | 弾性表面波コンボルバ | |
| JP3055244B2 (ja) | 半導体装置およびその製造方法 | |
| Merritt et al. | A 3.35 microsecond HACT transversal filter | |
| Le Brun et al. | Monolithic Microwave Amplifier using a Two-Dimensional Electron Gas FET a Comparison with GaAs |