JPH043552B2 - - Google Patents
Info
- Publication number
- JPH043552B2 JPH043552B2 JP19381582A JP19381582A JPH043552B2 JP H043552 B2 JPH043552 B2 JP H043552B2 JP 19381582 A JP19381582 A JP 19381582A JP 19381582 A JP19381582 A JP 19381582A JP H043552 B2 JPH043552 B2 JP H043552B2
- Authority
- JP
- Japan
- Prior art keywords
- analog switch
- time
- data
- drive circuit
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 24
- 239000011159 matrix material Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 8
- 238000007599 discharging Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
本発明はアクテイブマトリクス型液晶表示装置
特にアクテイブマトリクス型液晶画像表示装置の
駆動回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an active matrix type liquid crystal display device, and particularly to a drive circuit for an active matrix type liquid crystal image display device.
アクテイブマトリクス型液晶表示装置は、複数
本のゲート線、該ゲート線と直交する複数本のデ
ータ線及びゲート線とデータ線との各交点付近に
形成された複数個のMOSトランジスタより成る
アクテイブマトリクス基板と、該アクテイブマト
リクス基板に対向する共通電極との間に液晶を介
設して成るものである。アクテイブマトリクス基
板としては、単結晶シリコン基板上にMOSトラ
ンジスタアレイを形成したもの、あるいは透明基
板上に薄膜MOSトランジスタアレイを形成した
もの等があり、前記アクテイブマトリクス基板を
用いたアクテイブマトリクス型液晶表示装置、特
にアクテイブマトリクス型液晶画像表示装置を製
作する試みが、近年盛んに行われている。 An active matrix type liquid crystal display device is an active matrix substrate consisting of a plurality of gate lines, a plurality of data lines perpendicular to the gate lines, and a plurality of MOS transistors formed near each intersection of the gate lines and the data lines. A liquid crystal is interposed between the active matrix substrate and a common electrode facing the active matrix substrate. Examples of active matrix substrates include those in which a MOS transistor array is formed on a single-crystal silicon substrate, or those in which a thin film MOS transistor array is formed on a transparent substrate. In recent years, many attempts have been made to manufacture active matrix type liquid crystal image display devices.
前記複数のゲート線はゲート側駆動回路に接続
され、前記複数のデータ線はデータ側駆動回路に
接続されている。従来、データ線の配線をアルミ
ニウムもしくはアルミニウム合金のような、比抵
抗の小さい材料で行う場合は、データ線充放電の
時定数が小さいため、データ側駆動回路に容量を
付加する必要はなかつた。 The plurality of gate lines are connected to a gate side drive circuit, and the plurality of data lines are connected to a data side drive circuit. Conventionally, when wiring data lines using a material with low resistivity such as aluminum or aluminum alloy, there was no need to add a capacitor to the data side drive circuit because the time constant for charging and discharging the data lines was small.
第1図にその例を示す。同図において101は
ゲート線、データ線及び画素アレイによつて構成
されるアクテイブマトリクス型液晶表示装置で、
102,103,104等はゲート線、105,
106,107等はデータ線、111,112,
113等は画素である。また、114はシフトレ
ジスタから成るゲート側駆動回路、121,12
2,123,124,125等はアナログスイツ
チ、126はデータ線に印加されるビデオ信号の
入力端子、131は前記アナログスイツチの開閉
を制御するるシフトレジスタであり、前記アナロ
グスイツチ群121乃至125等とシフトレジス
タ131とによつてデータ側駆動回路が構成され
ている。アナログスイツチ121乃至125等
は、ビデオ信号をサンプルホールドする働きをし
ており、一つのアナログスイツチが導通する時間
は最大1μsec程度に制限される。 An example is shown in FIG. In the figure, 101 is an active matrix liquid crystal display device composed of gate lines, data lines, and a pixel array.
102, 103, 104 etc. are gate lines, 105,
106, 107 etc. are data lines, 111, 112,
113, etc. are pixels. Further, 114 is a gate side drive circuit consisting of a shift register, 121, 12
2, 123, 124, 125, etc. are analog switches; 126 is an input terminal for a video signal applied to the data line; 131 is a shift register for controlling opening/closing of the analog switches; the analog switches 121 to 125, etc. and the shift register 131 constitute a data side drive circuit. The analog switches 121 to 125 and the like function to sample and hold video signals, and the time that one analog switch is conductive is limited to about 1 μsec at maximum.
第2図は一画素を示したものである。同図にお
いて201は液晶、202はMOSトランジスタ、
203はゲート線、204はデータ線である。 FIG. 2 shows one pixel. In the figure, 201 is a liquid crystal, 202 is a MOS transistor,
203 is a gate line, and 204 is a data line.
ところで、データ線の比抵抗が大きくなると、
データ線に電荷を充放電する時の時定数も大きく
なる。このため、第1図のような駆動回答で比抵
抗の大きなデータ線を駆動しようとすると、アナ
ログスイツチの導通時間内にデータ線が完全には
充放電されないため、画像表示が非常に困難とな
る。例えば、データ線における電圧降下が著しい
ため、第2図における液晶201の電極間の電位
差も小さくなり、黒色に見える筈のものが白つぽ
い灰色に見えたりする。 By the way, as the specific resistance of the data line increases,
The time constant when charging and discharging charges to the data line also increases. For this reason, if you try to drive a data line with a large resistivity using the drive response shown in Figure 1, the data line will not be completely charged or discharged within the conduction time of the analog switch, making it extremely difficult to display images. . For example, since the voltage drop in the data line is significant, the potential difference between the electrodes of the liquid crystal 201 in FIG. 2 becomes small, and what should appear black appears whitish gray.
その場合考えられるのは、各々のアナログスイ
ツチ121乃至125等の直後に容量を付加し、
アナログスイツチが開いた後も該容量の放電によ
りデータ線の充電を行い、電圧降下を防ぐ事であ
る。しかし各々のデータ線に容量を付加した場
合、データ線の本数と同数の容量が必要となるた
め、データ側駆動回路の素子数が増大する。素子
数の増大したデータ側駆動回路を集積回路にした
場合、該集積回路の面積が大幅に増大する。液晶
表示装置の主な用途は、小型で低消費電力の電子
機器への適用であるため、前述の駆動回路の素子
数増大、即ち集積回路面積の大幅な増大は致命的
な欠点となる。実際、容量の1個あたりの面積を
0.07mm2とすると、100個ある場合、容量群の面積
だけで7mm2となつてしまい、集積回路製作費の面
から見ても、実用には適さない。また、当然のこ
とながら前述の小型化も満足しない。 In that case, one possibility is to add a capacitor immediately after each analog switch 121 to 125, etc.
Even after the analog switch is opened, the data line is charged by discharging the capacitance to prevent voltage drop. However, if a capacitance is added to each data line, the same number of capacitances as the number of data lines is required, which increases the number of elements in the data side drive circuit. When a data-side drive circuit with an increased number of elements is formed into an integrated circuit, the area of the integrated circuit increases significantly. Since the main application of liquid crystal display devices is for small-sized, low-power consumption electronic devices, the aforementioned increase in the number of elements in the drive circuit, that is, a significant increase in the area of the integrated circuit, is a fatal drawback. In fact, the area per unit of capacity is
Assuming 0.07 mm 2 , if there are 100 capacitors, the area of the capacitor group alone will be 7 mm 2 , which is not suitable for practical use in terms of integrated circuit production costs. Moreover, as a matter of course, the above-mentioned miniaturization is not satisfactory.
本発明の目的は、データ側駆動回路に付加した
容量を効率的に利用することにより、少ない素子
数の駆動回路で、比抵抗の高いデータ線の駆動を
可能とし、小型で性能の優れたアクテイブマトリ
クス型液晶表示装置の駆動回路を実現することに
ある。 An object of the present invention is to efficiently utilize the capacitance added to the data-side drive circuit, thereby making it possible to drive a data line with high specific resistance with a drive circuit with a small number of elements, and to provide a compact and high-performance active circuit. The object of the present invention is to realize a driving circuit for a matrix type liquid crystal display device.
本発明の要旨は、比抵抗の高い材料例えば、P
型もしくはN型の拡散層、ITO等の透明導電膜
層、シリコン薄膜層等)で形成されたデータ線を
駆動するため、付加した容量の前後段端子を適切
なクロツク信号で切り換えることにより、容量を
時分割多量使用して、一個の容量で複数本のデー
タ線の駆動を行うようにした点にある。 The gist of the present invention is to use materials with high specific resistance, such as P.
By switching the front and rear terminals of the added capacitor with an appropriate clock signal, the capacitor is The key point is that a large amount of data is used in a time-division manner so that a single capacitor can drive multiple data lines.
以下、実施例に基づいて本発明を詳細に説明す
る。 Hereinafter, the present invention will be explained in detail based on Examples.
第3図に本発明の実施例を示し、第4図に第3
図の駆動回路の各部の印加波形を示す。第3図は
データ側駆動回路において、容量4個ですべての
データ線を駆動している例で、300はゲート線
データ線及び画素アレイによつて構成されるアク
テイブマトリクス型液晶表示装置で、301乃至
306はゲート線、307乃至318は比抵抗が
アルミニウムより高い材料(例えば、拡散層、透
明導電膜、シリコン薄膜等)で形成されたデータ
線、319乃至323等は第2図に示した画素、
331はシフトレジスタより成るゲート側駆動回
路、332はアナログスイツチ341乃至352
の開閉を制御するシフトレジスタ、333はアナ
ログスイツチ381乃至384の開閉を制御する
シフトレジスタ、334乃至337は付加した容
量、501乃至504は341乃至352のアナ
ログスイツチの少なくとも2個以上、334乃至
337の容量、及び381乃至384のアナログ
スイツチを接続してなる第1の接続線、該第1の
接続線の各々に接続されてなる容量及び第2のア
ナログスイツチ、338はデータ線に印加される
ビデオ信号の入力端子、361乃至372はシフ
トレジスタ332の出力端子、391乃至394
はシフトレジスタ333の出力端子である。33
2乃至394で、データ側駆動回路が構成されて
いる。第4図で401,402,403,404
はそれぞれシフトレジスタ333の各出力端子3
91,392,393,394の出力信号を示し
ており、405,406,407,408,40
9,410,411,412はそれぞれシフトレ
ジスタ332の各出力端子361,362,36
3,364,365,366,367,368の
出力信号を示している。出力信号がハイのときア
ナログスイツチは導通し、出力信号がローのとき
アナログスイツチは非導通となるようになつてい
る。入力端子338から入つきたビデオ信号は、
第4図のt1乃至t2の時間にアナログスイツチ38
1によつてサンプリングされ、容量334を充電
し、t2以後の時間も334の放電によりデータ線
307を駆動する。時刻t3になると、出力端子3
61の出力信号405がローとなり、アナログス
イツチ341は非導通となり、容量334による
データ線307の駆動は終了する。と同時に出力
端子391及び365の出力信号401及び40
9がハイになり、アナログスイツチ381及び3
45が導通する。t3乃至t4の時間にアナログスイ
ツチ381によつてサンプリングされたビデオ信
号は容量334を充電し、アナログスイツチ34
5が導通するt3乃至t5の時間にデータ線311を
駆動する。 Fig. 3 shows an embodiment of the present invention, and Fig. 4 shows a third embodiment of the present invention.
The waveforms applied to each part of the drive circuit shown in the figure are shown. FIG. 3 shows an example in which all data lines are driven by four capacitors in the data side drive circuit, 300 is an active matrix liquid crystal display device composed of a gate line data line and a pixel array, and 301 306 to 306 are gate lines, 307 to 318 are data lines formed of a material with a resistivity higher than aluminum (for example, a diffusion layer, a transparent conductive film, a silicon thin film, etc.), and 319 to 323 are pixels shown in FIG. ,
331 is a gate side drive circuit consisting of a shift register, and 332 is an analog switch 341 to 352.
333 is a shift register that controls opening and closing of analog switches 381 to 384, 334 to 337 are added capacitors, 501 to 504 are at least two or more of the analog switches 341 to 352, 334 to 337 and a first connection line connecting the analog switches 381 to 384, a capacitance and a second analog switch connected to each of the first connection lines, and 338 applied to the data line. Video signal input terminals 361 to 372 are output terminals of the shift register 332, 391 to 394
is the output terminal of the shift register 333. 33
2 to 394 constitute a data side drive circuit. 401, 402, 403, 404 in Figure 4
are each output terminal 3 of the shift register 333, respectively.
91, 392, 393, 394 output signals are shown, and 405, 406, 407, 408, 40
9, 410, 411, 412 are output terminals 361, 362, 36 of the shift register 332, respectively.
3,364,365,366,367,368 output signals are shown. When the output signal is high, the analog switch is conductive, and when the output signal is low, the analog switch is non-conductive. The video signal input from the input terminal 338 is
At time t 1 to t 2 in FIG.
1, the capacitor 334 is charged, and the data line 307 is driven by discharging the capacitor 334 even after t 2 . At time t 3 , output terminal 3
The output signal 405 of the switch 61 becomes low, the analog switch 341 becomes non-conductive, and the driving of the data line 307 by the capacitor 334 ends. At the same time, output signals 401 and 40 of output terminals 391 and 365
9 goes high, analog switches 381 and 3
45 becomes conductive. The video signal sampled by the analog switch 381 from time t 3 to t 4 charges the capacitor 334 and the analog switch 34
The data line 311 is driven from time t 3 to t 5 when the line 5 is conductive.
以上述べたごとき動作の繰り返しによつて、容
量334はデータ線307,311………を、容
量335はデータ線308,312,………を、
容量336はデータ線309,313………を、
容量337はデータ線310,314………をそ
れぞれ駆動する。第4図より、容量4個を用いる
ことにより、一本のデータ線を駆動している時間
は、容量を全く用いない場合の4倍となることが
わかる。付加する容量の個数を増やせば、一本の
データ線を駆動する時間が増加する反面、必然的
にデータ側駆動回路の集積回路の面積も増加す
る。従つて付加容量の個数を一本のデータ線に電
荷を充放電するのに要する時間の大小に応じて適
切に定めることによつて、最も容量が効率よく利
用でき、高性能で小型のデータ側駆動回路の集積
回路が実現される。該データ側駆動回路を用いる
と、データ線に比抵抗の大きい材料を使つても、
データ線を駆動する時間が充分あり、またデータ
線における電圧降下も少なくなり、アクテイブマ
トリクス型液晶表示装置の表示性能が著しく向上
する。実際、第3図において容量334乃至33
7を40PF、アナログスイツチ3381乃至38
4によるビデオ信号のサンプリング時間を1μsec、
データ線のシート抵抗を100Ωとすると、データ
線が充放電を繰り返し、データ線の末端まで信号
が伝わる時間は3.4μsec程度、データ線における
電圧降下の割合は10%程度となり、充分実用に耐
え得るばかりか、非常に高性能なものになつた。 By repeating the operations described above, the capacitor 334 connects the data lines 307, 311, . . ., and the capacitor 335 connects the data lines 308, 312, .
The capacitor 336 connects the data lines 309, 313......
Capacitor 337 drives data lines 310, 314, . . . , respectively. From FIG. 4, it can be seen that by using four capacitors, the time for driving one data line is four times as long as when no capacitors are used. If the number of capacitors to be added is increased, the time required to drive one data line increases, but the area of the integrated circuit of the data side drive circuit will also inevitably increase. Therefore, by appropriately determining the number of additional capacitors depending on the amount of time required to charge and discharge charges on one data line, the capacitance can be used most efficiently and a high-performance, compact data side can be achieved. An integrated circuit of the drive circuit is realized. By using this data side drive circuit, even if a material with high resistivity is used for the data line,
There is sufficient time to drive the data lines, and the voltage drop in the data lines is reduced, so that the display performance of the active matrix liquid crystal display device is significantly improved. In fact, in Fig. 3, the capacity is 334 to 33
7 to 40PF, analog switch 3381 to 38
4, the sampling time of the video signal is 1μsec,
If the sheet resistance of the data line is 100Ω, the data line repeatedly charges and discharges, and the time it takes for the signal to reach the end of the data line is about 3.4 μsec, and the voltage drop rate in the data line is about 10%, which is sufficient for practical use. Not only that, but it has become extremely high-performance.
以上の如く、本発明のアクテイブマトリクス型
液晶表示装置の駆動回路は、一対の基板間に液晶
が挟持され、該一対の基板の一方の基板にはマト
リクス状に配列された複数本のデータ線と複数本
のゲート線、該データ線と該ゲート線の交点に配
置されたMOSトランジスタと画素が形成されて
なるアクテイブマトリクス型液晶表示装置の該複
数本のデータ線と接続されてなるゲート側駆動回
路と、該複数本のゲート線と接続されてなるゲー
ト側駆動回路とからなるアクテイブマトリクス型
液晶表示装置の駆動回路において、該データ側駆
動回路は、少なくとも1個の容量を具備し、該容
量は第1のアナログスイツチを介してビデオ信号
端子と接続され、かつ複数の第2のアナログスイ
ツチを介して該複数本のデータ線に接続されてな
り、該容量と該第1のアナログスイツチの数は該
データ線と該第2のアナログスイツチよりも少な
いことにより、アクテイブマトリクス型液晶表示
装置のデータ線にビデオ信号が充分印加され、デ
ータ線及びゲート線の配線材料を高抵抗材料であ
るSiも使用することを可能にしたものである。上
述のデータ線及びゲート線の配線材料に高強度の
Siを使用できることはデータ線及びゲート線上に
形成されてなる配向膜をラビングする時に、ラビ
ングによつて配線材料が破損してしまうことがな
くなる。なお、アクテイブマトリクス型液晶表示
装置のデータ線及びゲート線に低抵抗のAlなど
を用いた場合においても、本発明の駆動回路を用
いれば、データ線にビデオ信号がより充分印加さ
れ、表示むらのない液晶表示装置の提供が可能と
なる。 As described above, in the drive circuit for an active matrix liquid crystal display device of the present invention, a liquid crystal is sandwiched between a pair of substrates, and one of the pair of substrates has a plurality of data lines arranged in a matrix. A gate-side drive circuit connected to the plurality of data lines of an active matrix liquid crystal display device including a plurality of gate lines, MOS transistors arranged at the intersections of the data lines and the gate lines, and pixels. and a gate-side drive circuit connected to the plurality of gate lines, the data-side drive circuit comprising at least one capacitor, the capacitor being It is connected to the video signal terminal through a first analog switch, and connected to the plurality of data lines through a plurality of second analog switches, and the capacity and the number of the first analog switches are Since the data line and the second analog switch are smaller than each other, a video signal can be sufficiently applied to the data line of the active matrix liquid crystal display device, and Si, which is a high resistance material, can also be used as the wiring material for the data line and gate line. It made it possible to do so. High-strength wiring materials are used for the data lines and gate lines mentioned above.
The fact that Si can be used prevents the wiring material from being damaged by rubbing when rubbing the alignment film formed on the data lines and gate lines. Note that even when low-resistance Al or the like is used for the data lines and gate lines of an active matrix liquid crystal display device, if the drive circuit of the present invention is used, the video signal can be more fully applied to the data lines, and display unevenness can be reduced. This makes it possible to provide a liquid crystal display device that does not have a conventional liquid crystal display device.
第1図は従来のアクテイブマトリクス型液晶表
示装置及びその駆動回路を説明するための図。第
2図はアクテイブマトリクス型液晶表示装置の一
画素の構成を示した図。第3図及び第4図は本発
明の実施例を説明するための図。
FIG. 1 is a diagram for explaining a conventional active matrix liquid crystal display device and its driving circuit. FIG. 2 is a diagram showing the configuration of one pixel of an active matrix liquid crystal display device. FIG. 3 and FIG. 4 are diagrams for explaining an embodiment of the present invention.
Claims (1)
板の一方の基板にはマトリクス状に配列された複
数本のデータ線と複数本のゲート線、該データ線
と該ゲート線の交点に配置されたMOSトランジ
スタと画素が形成されてなるアクテイブマトリク
ス型液晶表示装置の該複数本のデータ線と接続さ
れてなるデータ側駆動回路と、該複数本のゲート
線と接続されてなるゲート側駆動回路とからなる
アクテイブマトリクス型液晶表示装置の駆動回路
において、該データ側駆動回路は、該複数本のデ
ータ線の各々に接続されてなる第1のアナログス
イツチ、該第1のアナログスイツチの少なくとも
2個以上を接続してなる第1の接続線、該第1の
接続線の各々に接続されてなる容量及び第2のア
ナログスイツチ、該第2のアナログスイツチの
各々に接続されてなるビデオ信号入力端子、該第
1のアナログスイツチを制御する第1のシフトレ
ジスタ、該第2のアナログスイツチを制御する第
2のシフトレジスタで構成されてなり、該ビデオ
信号入力端子に入力されたビデオ信号は、第1の
シフトレジスタの信号により第1のアナログスイ
ツチを、第2のシフトレジスタからの信号により
第1のアナログスイツチを動作させて、データ線
に供給されるものであり、該第2のシフトレジス
タと該第1のシフトレジスタからの信号は一定時
間、一定周期でそれぞれ該第2のアナログスイツ
チと該第1のアナログスイツチを動作させるもの
であり、該第1及び第2のシフトレジスタの信号
により一定時間該第1及び第2のアナログスイツ
チが動作を開始する時間は同期してなり、かつ該
第1のシフトレジスタからの信号により該第1の
アナログスイツチを一定時間オンする時間は、該
第2のシフトレジスタからの信号により該第2の
アナログスイツチを一定時間オンする時間よりも
長いことを特徴とするアクテイブマトリクス型液
晶表示装置の駆動回路。1. A liquid crystal is sandwiched between a pair of substrates, and one of the pair of substrates has a plurality of data lines and a plurality of gate lines arranged in a matrix, and a plurality of data lines and a plurality of gate lines are arranged in a matrix at the intersections of the data lines and the gate lines. A data side drive circuit connected to the plurality of data lines of an active matrix type liquid crystal display device including arranged MOS transistors and pixels, and a gate side drive circuit connected to the plurality of gate lines. In the drive circuit for an active matrix liquid crystal display device, the data side drive circuit includes a first analog switch connected to each of the plurality of data lines, and at least two of the first analog switches. a first connection line connecting two or more devices; a capacitor connected to each of the first connection lines; and a second analog switch, a video signal input connected to each of the second analog switches. a terminal, a first shift register that controls the first analog switch, and a second shift register that controls the second analog switch, and the video signal input to the video signal input terminal is The signal from the first shift register operates the first analog switch, and the signal from the second shift register operates the first analog switch, and the signal is supplied to the data line. The signals from the first and first shift registers operate the second analog switch and the first analog switch, respectively, for a certain period of time and at a certain period. The time at which the first and second analog switches start operating for a certain period of time is synchronous, and the time at which the first analog switch is turned on for a certain period of time by a signal from the first shift register is the same as the time at which the first and second analog switches start operating for a certain period of time. 1. A drive circuit for an active matrix liquid crystal display device, characterized in that the second analog switch is turned on for a certain period of time by a signal from a second shift register.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19381582A JPS5983198A (en) | 1982-11-04 | 1982-11-04 | Drive circuit for active matrix type liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19381582A JPS5983198A (en) | 1982-11-04 | 1982-11-04 | Drive circuit for active matrix type liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5983198A JPS5983198A (en) | 1984-05-14 |
| JPH043552B2 true JPH043552B2 (en) | 1992-01-23 |
Family
ID=16314215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19381582A Granted JPS5983198A (en) | 1982-11-04 | 1982-11-04 | Drive circuit for active matrix type liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5983198A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010021216A1 (en) | 2008-08-22 | 2010-02-25 | コニカミノルタオプト株式会社 | Drive device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2530303B2 (en) * | 1984-10-22 | 1996-09-04 | ソニー株式会社 | Display device |
| JPH065478B2 (en) * | 1984-12-28 | 1994-01-19 | キヤノン株式会社 | Active matrix circuit |
| JP2715298B2 (en) * | 1986-02-21 | 1998-02-18 | キヤノン株式会社 | Drive |
| JPH0776866B2 (en) * | 1986-03-27 | 1995-08-16 | 株式会社東芝 | Driving circuit in liquid crystal display device |
| JP2787917B2 (en) * | 1987-02-02 | 1998-08-20 | 旭硝子株式会社 | Image display device |
| US5151689A (en) * | 1988-04-25 | 1992-09-29 | Hitachi, Ltd. | Display device with matrix-arranged pixels having reduced number of vertical signal lines |
-
1982
- 1982-11-04 JP JP19381582A patent/JPS5983198A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010021216A1 (en) | 2008-08-22 | 2010-02-25 | コニカミノルタオプト株式会社 | Drive device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5983198A (en) | 1984-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0297664B1 (en) | Matrix display devices | |
| JP3442449B2 (en) | Display device and its driving circuit | |
| US5222082A (en) | Shift register useful as a select line scanner for liquid crystal display | |
| US3824003A (en) | Liquid crystal display panel | |
| US5396262A (en) | Polysilicon gate bus with interspersed buffers for driving a row of pixels in an active matrix liquid crystal display | |
| US4736137A (en) | Matrix display device | |
| KR960032286A (en) | Liquid crystal display | |
| JP2708006B2 (en) | Thin film integrated circuit | |
| JP2000356978A (en) | Data line driving method and liquid crystal display device using the same | |
| US4917468A (en) | Drive circuit for use in single-sided or opposite-sided type liquid crystal display unit | |
| JPH0210436B2 (en) | ||
| US6919874B1 (en) | Shift register using M.I.S. transistors and supplementary column | |
| TWI232426B (en) | Circuitry and method for displaying of a monitor | |
| US5333004A (en) | Active matrix flat display | |
| JPH043552B2 (en) | ||
| US6166715A (en) | Thin-film transistor liquid-crystal display driver | |
| JP2000181394A (en) | Electro-optical device, driving method thereof, and electronic apparatus | |
| TW511049B (en) | Display device | |
| JP3052873B2 (en) | Liquid crystal display | |
| US20120026148A1 (en) | Active matrix type display device and electronic device using the same | |
| US20020000965A1 (en) | Circuit panel and flat-panel display device | |
| JP2899681B2 (en) | Demultiplexer and three-state gate used therein | |
| JP3146959B2 (en) | Liquid crystal display device and shift register circuit thereof | |
| JPH0451835B2 (en) | ||
| EP0315365A2 (en) | Display device |