JPH043555A - Interface circuit - Google Patents
Interface circuitInfo
- Publication number
- JPH043555A JPH043555A JP2104076A JP10407690A JPH043555A JP H043555 A JPH043555 A JP H043555A JP 2104076 A JP2104076 A JP 2104076A JP 10407690 A JP10407690 A JP 10407690A JP H043555 A JPH043555 A JP H043555A
- Authority
- JP
- Japan
- Prior art keywords
- data
- recognition code
- serial
- circuit
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、非同期式直列データ通信用のインターフェ
イス回路、特に航空機搭載用アビエクス間のインターフ
ェイスに適する直列データのインターフェイス回路に関
するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an interface circuit for asynchronous serial data communication, and particularly to a serial data interface circuit suitable for an interface between aircraft-mounted Aaviex.
第３図は、従来のインターフェイス回路の構成を示すも
のである。FIG. 3 shows the configuration of a conventional interface circuit.
図において、（１）はデータの送受信を決定することが
できる第１の装置、（２）は第１の装置（１）の送信デ
ータを受信し、その要求に基づいてデータを回答する能
力を有している第２の装置、（３）は第１の装置（１）
と第２の装置（２）とを接続する接地線及び信号線を含
むケーブル、 （４ａ）〜（４ｂ）は第１の装置及び第
２の装置におけるデータの送信／受信を決定している非
同期式インターフェイス回路の信号処理部、 （５ａ）
〜（５ｄ）は第１の装Ｗ（１）及び第２の装置（２）の
各々の信号処理部（４ａ）が要求しているデータを並列
データから直列データに、又は外部からの直列データを
並列データに変換する直並列変換回路、 （６ａ）〜（
６ｂ）は同期信号を発生又は読み取る同期回路、 （７
ａ）〜（７ｂ）は第１の装置（１）及び第２の装置（２
）を対地的に絶縁するための絶縁トランスである。In the figure, (1) is a first device that can decide to send and receive data, and (2) is a first device that is capable of receiving data transmitted by (1) and responding with data based on the request. The second device (3) having the first device (1)
and a second device (2), the cable (4a) to (4b) is an asynchronous cable that determines the transmission/reception of data in the first device and the second device. signal processing section of the equation interface circuit, (5a)
~ (5d) converts the data requested by the signal processing unit (4a) of each of the first device W (1) and the second device (2) from parallel data to serial data, or converts data from external serial data. Serial-to-parallel conversion circuit that converts data into parallel data, (6a) to (
6b) is a synchronization circuit that generates or reads a synchronization signal; (7
a) to (7b) are the first device (1) and the second device (2).
) is an isolation transformer for insulating it from ground.
次に動作について、データ送受の処理動作を示す第４図
のタイεフグチャートをして説明する。Next, the operation will be explained using the tie ε puffer chart of FIG. 4, which shows the data transmission/reception processing operation.
このような構成において所定のデータを送受する場合、
第１の装置（１）の信号処理部（４ａ）はデータを転送
する前に同期信号として同期回路（６ａ）を起動し、第
４図に示す同期信号（ア）を絶縁トランス（７ａ）を通
して第２の装置（２）に転送される。次に信号処理部（
４ａ）は、第４図に示す所定のデータ（イ）を直並列変
換回路（５ａ）に転送され直列データとして絶縁トラン
ス（７ａ）を通して第２の装置（２）に転送される。転
送された（イ）のデータは絶縁トランス（７ｂ）を通し
て直並列変換回路（５Ｃ）で受信され、並列データとな
って信号処理部（４ｂ）によって処理される。この時点
で信号処理部（４ｂ）は、この並列データの中の自己認
識コードを把握し、データの送受信及び転送ワード数の
情報を得ることが出来る。When transmitting and receiving predetermined data in such a configuration,
Before transferring data, the signal processing unit (4a) of the first device (1) activates the synchronization circuit (6a) as a synchronization signal, and passes the synchronization signal (a) shown in Fig. 4 through the isolation transformer (7a). transferred to the second device (2). Next, the signal processing section (
4a), the predetermined data (a) shown in FIG. 4 is transferred to the serial/parallel converter circuit (5a) and then transferred as serial data to the second device (2) through the isolation transformer (7a). The transferred data (a) is received by the serial/parallel converter circuit (5C) through the isolation transformer (7b), converted into parallel data, and processed by the signal processor (4b). At this point, the signal processing unit (4b) can grasp the self-recognition code in this parallel data and obtain information on data transmission/reception and the number of transferred words.
次に、処理したデータが第１の装置（１）の必要なデー
タ要求であった場合、イ：号処理装置部（４ｂ）は要求
されたデータを直並列変換回路（５ｄ）へ転送する。転
送されたデータは直並列変換回路（５ｄ）で第４図の示
す直列データ（つ）となって絶縁トランス（７ｂ）を通
して第１の装置（１）に送られる。Next, if the processed data is a data request required by the first device (1), the processing device unit (4b) transfers the requested data to the serial/parallel conversion circuit (5d). The transferred data is converted into serial data (x) shown in FIG. 4 by the serial/parallel conversion circuit (5d) and sent to the first device (1) through the isolation transformer (7b).
第１装置（１）に転送された直列データ（つ）は、絶縁
トランス（７＆）を通して第４図に示すように第１の装
置（１）と第２の装置（２）間で定められたデータ波形
（１）を同期回路（６ａ）の読み取りタイミング（オ）
によって直並列変換回路（５ｂ）にて並列データに変換
され信号処理部（４ａ）に読み込まれる。The serial data (1) transferred to the first device (1) is determined between the first device (1) and the second device (2) through the isolation transformer (7&) as shown in Figure 4. Timing for reading data waveform (1) from synchronous circuit (6a) (o)
The data is converted into parallel data by the serial/parallel conversion circuit (5b) and read into the signal processing section (4a).
従来の非同期式インターフェイス回路は以上のように構
成されているので、第１の装置と第２の装置間のデータ
の送受信は自己認識コード及びデータ種類並びにデータ
数を含んだ直列データを読み取るため、データ要求に即
答出来なし）などの課題があった。Since the conventional asynchronous interface circuit is configured as described above, data transmission and reception between the first device and the second device involves reading serial data including a self-identification code, data type, and data number. There were issues such as not being able to immediately respond to data requests.
この発明は上記のような課題を解消するためのもので、
装置間のデータの送受に関して短し）時間内で応答でき
るよう、認識コード及びデータの種類並びにデータ数等
を周波数にて送受する事によって、いままでの直列デー
タでの授受よりも短時間で転送できる非同期式直列デー
タ転送（こおけるインターフェイス回路を提供するもの
である。This invention is intended to solve the above problems.
By sending and receiving the recognition code, data type, number of data, etc. using frequency, the data can be transferred in a shorter time than the conventional serial data transfer so that the data can be sent and received between devices within a short period of time. It provides an interface circuit that allows for asynchronous serial data transfer.
乙の発明に係わるインターフェイス回路は、所定のデー
タを受信する前に装置間の自己認識コードを設定し、そ
の値を周波数に変換し、データとして第２の装置に転送
するようにしたものである。The interface circuit according to the invention of Party B sets a self-recognition code between devices before receiving predetermined data, converts the value into a frequency, and transfers it as data to a second device. .
この発明におけるインターフェイス回路はり所定の直列
データを短時間で受信するため、各々の装置間の自己認
識コード及びデータの種類並びにデータ数を周波数とし
て事前に設定する事によってデータを要求する前に所定
の周波数を各装置ζこ転送し、短時間で要求したデータ
の送受信する。In order to receive predetermined serial data in a short time, the interface circuit in this invention sets the self-recognition code between each device, the type of data, and the number of data as frequencies in advance, so that the predetermined serial data can be received before requesting data. The frequency is transferred to each device and the requested data is sent and received in a short time.
以下、この発明の一実施例について説明する。 An embodiment of the present invention will be described below.
第１図において、（１）〜（７）は上記従来技術と同様
である。In FIG. 1, (1) to (7) are the same as in the prior art described above.
（８）は装置間の認識コード及びデータの種類並びにデ
ータ数の周波数が設定されている認識コード周波数発生
回路、（９）は直列データが転送される前周波数で転送
された認識コードを把握する自己認識コード判定回路で
ある。(8) is a recognition code frequency generation circuit in which the frequency of the recognition code between devices, the type of data, and the number of data is set, and (9) is a recognition code that grasps the transmitted recognition code at the frequency before the serial data is transmitted. This is a self-recognition code determination circuit.
次に、この発明における直列式のインターフェイス回路
の処理タイミング波形を示す第２図を参照して説明する
。Next, a description will be given with reference to FIG. 2 showing processing timing waveforms of a serial interface circuit according to the present invention.
このような構成において、所定のデータを送受する場合
、第１の装置（１）の信号処理部（４ａ）はデータを転
送する前に認識コード周波数を発生させるため認識コー
ド周波数発生回路（８）に対して、第２の装置の認識コ
ード及びデータの種類並びにデータ数の周波数を絶縁ト
ランス（７ａ）を通して第２の装置（２）に第２図の波
形（ア）のごとく転送される。In such a configuration, when transmitting and receiving predetermined data, the signal processing section (4a) of the first device (1) uses a recognition code frequency generation circuit (8) to generate a recognition code frequency before transmitting the data. In contrast, the recognition code of the second device, the type of data, and the frequency of the number of data are transferred to the second device (2) through the isolation transformer (7a) as shown in the waveform (a) in FIG. 2.
次に信号処理部（４ａ）は第２図の示す所定のデータ（
イ）を直並列変換回路（５ａ）に転送し、直列データと
して絶縁トランス（７ａ）を通して第２の装置（２）に
転送される。転送された（イ）のデータは絶縁トランス
（２ｂ）を通して直並列変換回路（５Ｃ）で受信され。Next, the signal processing unit (4a) processes the predetermined data (
A) is transferred to the serial/parallel conversion circuit (5a), and then transferred as serial data to the second device (2) through the isolation transformer (7a). The transferred data (a) is received by the serial/parallel converter circuit (5C) through the isolation transformer (2b).
並列データとなって信号処理部（４ｂ）によって処理さ
れる。The parallel data is processed by the signal processing unit (4b).
次に、データを受信する場合、所定のｖｇ識コード及び
データの種類並びにデータ数を信号処理部（４ａ）が認
識コード周波数発生図１！ （８）に対して周波数に変
換させ絶縁トランス（７ａ）を通して第２の装置！ （
２１へ直列データとして転送される。Next, when receiving data, the signal processing unit (4a) generates a recognition code frequency using a predetermined VG identification code, the type of data, and the number of data. A second device converts (8) into a frequency and passes it through an isolation transformer (7a)! (
21 as serial data.
第２図に示す第２の装置（２）に転送された周波数の直
流データの（つ）の波形は、絶縁トランス（７ｂ）を通
して自己認識コード判定回路（９）によって認識コード
が把握され、第２の装置（２）の認識コードであった場
合、データの種類及びデータ数を信号処理部（４ｂ）ζ
こ送られ、指定されてデータの種類及びデータ数を信号
処理部（４ｂ）は直並列変換回路（５ｄ）に指定された
データを絶縁トランス（７ｂ）を通して第１の装置（１
１（こ応答する。The recognition code of the waveforms of the frequency DC data transferred to the second device (2) shown in FIG. If it is the recognition code of the device (2) in item 2, the type and number of data are sent to the signal processing unit (4b) ζ
The signal processing unit (4b) transfers the specified data to the serial/parallel conversion circuit (5d) through the isolation transformer (7b) and the specified data type and number of data.
1 (Respond to this.
第１の装置（１）に応答するため自己認識判定回路（９
）は、第４図の（つ）の波形を周波数にて第１の装置（
１）に送信する。Self-recognition determination circuit (9) in response to the first device (1)
) is the first device (
1) Send to.
次に、第１の装置（１）に転送するデータ（１）が絶縁
トランス（７ａ）を通して直並列変換回路（５ｂ）にて
並列データとして読み取りタイミング（オ）によって信
号処理部（４ａ）に読み込まれる。Next, the data (1) to be transferred to the first device (1) is read as parallel data by the serial/parallel conversion circuit (5b) through the isolation transformer (7a) and read into the signal processing unit (4a) at the timing (o). It will be done.
なお、上記実施例では非同期式直列データのインターフ
ェイス回路について説明したが、並列データのインター
フェイス回路においても上記実施例と同等の効果を奏で
る。In the above embodiment, an asynchronous serial data interface circuit has been described, but the same effects as in the above embodiment can be achieved in a parallel data interface circuit.
す上のように、この発明に係るインターフェイス回路で
は、装置間の認識コード及びデータの種類並びにデータ
数を認識コード周波数発生回路で周波数で転送すること
によって、装置間のデータ転送時間を短時間に転送する
ことができる効果がある。As described above, in the interface circuit according to the present invention, the data transfer time between devices is shortened by transferring the recognition code, type of data, and number of data between devices using the recognition code frequency generation circuit. There are effects that can be transferred.
第１図はこの発明の一実施例によるインターフェイス回
路を示す構成図、第２図はこの発明のインターフェイス
回路におけるデータの読み取りタイミングチャート、第
３図は従来のインターフェイス回路の構成図、第４図は
従来のインターフェイス回路の読み取りタイミングチャ
ートである。
図において、（１）は第１の装置、（２）は第２の装置
。
（３）はケーブル、 （４１１） 〜（４ｂ）は信号処
理部、 （５ａ） 〜（５ｄ）は直並列変換回路、 （
６ａ）〜（６ｂ）は同期回路。
（７亀）〜（７ｂ）は絶縁トランス、（８）は認識コー
ド周波数発生回路、（９）は自己認識コード判定回路で
ある。
なお２図中同一符号は同−又は相当部分を示す。FIG. 1 is a block diagram showing an interface circuit according to an embodiment of the present invention, FIG. 2 is a data reading timing chart in the interface circuit of the present invention, FIG. 3 is a block diagram of a conventional interface circuit, and FIG. 3 is a reading timing chart of a conventional interface circuit. In the figure, (1) is the first device, and (2) is the second device. (3) is a cable, (411) to (4b) are signal processing units, (5a) to (5d) are serial/parallel conversion circuits, (
6a) to (6b) are synchronous circuits. (7) to (7b) are isolation transformers, (8) is a recognition code frequency generation circuit, and (9) is a self-recognition code determination circuit. Note that the same reference numerals in the two figures indicate the same or equivalent parts.
Claims (1)
された第１及び第２の装置間の非同期式直列データ通信
用のインターフェイス回路において、上記第１の装置に
設けられ、上記第２の装置に直列データを送受信する直
並列変換回路と、上記第２の装置に設けられ、上記第２
の装置から上記信号線を介して上記直列データを上記デ
ータの中の同期信号と同期してデータを送受信する直並
列変換回路と、上記第１の装置に設けられ、上記第２の
装置に対して同期してデータを送受信できるよう同期信
号を読み取る又は発生する事が出来る同期回路と、上記
第２の装置における上記第１の装置と同等の同期回路に
上記第１の装置に上記第２の装置の自己認識コード周波
数を発生させる認識コード周波数発生回路と、上記第２
の装置に自己認識コードを周波数で把握できる自己認識
コード判定回路とを具備したことを特徴とするインター
フェイス回路。An interface circuit for asynchronous serial data communication between first and second devices connected to each other by a cable including a grounding wire and a signal line, the interface circuit being provided in the first device and connected in series to the second device. a serial-to-parallel conversion circuit for transmitting and receiving data;
a serial-to-parallel conversion circuit for transmitting and receiving the serial data from the device via the signal line in synchronization with a synchronization signal in the data; a synchronization circuit capable of reading or generating a synchronization signal so that data can be transmitted and received in synchronization; and a synchronization circuit equivalent to that of the first device in the second device; a recognition code frequency generation circuit for generating a self-recognition code frequency of the device;
An interface circuit characterized in that the device is equipped with a self-recognition code determination circuit that can determine the self-recognition code by frequency.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104076A JPH043555A (en) | 1990-04-19 | 1990-04-19 | Interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104076A JPH043555A (en) | 1990-04-19 | 1990-04-19 | Interface circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043555A true JPH043555A (en) | 1992-01-08 |
Family
ID=14371061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2104076A Pending JPH043555A (en) | 1990-04-19 | 1990-04-19 | Interface circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043555A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112014001515B4 (en) | 2013-03-21 | 2019-08-08 | Hitachi Automotive Systems, Ltd. | Flow rate control valve |
-
1990
- 1990-04-19 JP JP2104076A patent/JPH043555A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112014001515B4 (en) | 2013-03-21 | 2019-08-08 | Hitachi Automotive Systems, Ltd. | Flow rate control valve |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960033059A (en) | Electronic device control device, electronic device control method, and electronic device control system | |
| JPS61117944A (en) | Synchronous method in multi-point communication system | |
| JPH043555A (en) | Interface circuit | |
| JPH043554A (en) | Interface circuit | |
| JPH03296340A (en) | Interface circuit | |
| JPS59147555A (en) | Contention type multi-drop connecting system | |
| JPS6258752A (en) | False bipolar transmitting method and its code conversion circuit | |
| KR0170583B1 (en) | Data communication method and its apparatus between host computer and terminal | |
| JPS59191953A (en) | Data transmission system of catv system | |
| JPS63197144A (en) | Information communication system | |
| JPS62144435A (en) | coaxial cable network system | |
| JPS63288317A (en) | Printer | |
| JPS57162023A (en) | Communication control system | |
| JPS61128647A (en) | Transmission data transmission method | |
| JPH0229052A (en) | Loopback system | |
| JPS61181295A (en) | Data control circuit | |
| JPS6218147A (en) | Remote supervisory and controlling equipment | |
| JPS61186046A (en) | System for controlling terminal equipment connection | |
| JPH0193233A (en) | Data transmission system | |
| JPS6014301A (en) | central control device | |
| JPH0421231A (en) | Serial input and output communication method | |
| JPS62298859A (en) | Setting system for terminal address | |
| JPH07101879B2 (en) | Data control method | |
| JPS60237739A (en) | Converting circuit for pilot frequency | |
| JPH031262A (en) | Data communication method |