JPH043554A - Interface circuit - Google Patents
Interface circuitInfo
- Publication number
- JPH043554A JPH043554A JP2104075A JP10407590A JPH043554A JP H043554 A JPH043554 A JP H043554A JP 2104075 A JP2104075 A JP 2104075A JP 10407590 A JP10407590 A JP 10407590A JP H043554 A JPH043554 A JP H043554A
- Authority
- JP
- Japan
- Prior art keywords
- data
- serial
- circuit
- recognition code
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、非同期式直列データ通信用のインターフェ
イス@路、特に航空機搭載用アビエクス間のインターフ
ェイスに適する直列データのインターフェイス回路に関
するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an interface circuit for asynchronous serial data communication, particularly to a serial data interface circuit suitable for an interface between aircraft-mounted AVIEX systems.
第3図は、従来のインターフェイス回路の構成を示すも
のである。FIG. 3 shows the configuration of a conventional interface circuit.
図において、(1)はデータの送受信を決定することが
できる第1の装置、(2)は第1の装置(1)の送信デ
ータを受信し、その要求に基づいてデータを回答する能
力を有している第2の装置、(3)は第1の装置(1)
と第2の装置(2)とを接続する接地線及び信号線を含
むケーブル、 (4a)〜(4b)は第1の装置及び第
2の装置におけるデータの送信/受信を決定している非
同期式インターフェイス回路の信号処理部、 (5m)
〜(5d)は第1の装置(1)及び第2の装置(2)の
各々の信号処理部(4a)が要求しているデータを並列
データから直列データに、又は外部からの直列データを
並列データに変換する直並列変換回路、 (6m)〜(
6b)は同期信号を発生又は読み取る同期回路、 (7
a)〜(7b)は第1の装置(1)及び第2の装W(2
)を対地的に絶縁するための絶縁トランスである。In the figure, (1) is a first device that can decide to send and receive data, and (2) is a first device that is capable of receiving data transmitted by (1) and responding with data based on the request. The second device (3) having the first device (1)
and a second device (2), the cable (4a) to (4b) is an asynchronous cable that determines the transmission/reception of data in the first device and the second device. Signal processing section of the equation interface circuit, (5m)
~(5d) converts the data requested by the signal processing unit (4a) of each of the first device (1) and the second device (2) from parallel data to serial data, or converts serial data from the outside into serial data. Serial-to-parallel conversion circuit that converts to parallel data, (6m) ~ (
6b) is a synchronization circuit that generates or reads a synchronization signal; (7
a) to (7b) are the first device (1) and the second device W (2).
) is an isolation transformer for insulating it from ground.
次に動作について、データ送受の処理動作を示す第4図
のタイミングチャートをして説明する。Next, the operation will be explained with reference to the timing chart of FIG. 4 showing the data transmission/reception processing operation.
このような構成において所定のデータを送受する場合、
第1の装置(1)の信号処理部(4a)はデータを転送
する前に同期信号として同期回路(6a)を起動し、第
4図に示す同期信号(ア)を絶縁トランス(7a)を通
して第2の装置(2)に転送される。次に信号処理部(
4a)は、第4図に示す所定のデータ(イ)を直並列変
換回路(5a)に転送され直列データとして絶縁トラン
ス(7a)を通して第2の装置(2)に転送される。転
送された(イ)のデータは絶縁トランス(7b)を通し
て直並列変換口gI (5e)で受信され、並列データ
となって信号処理部(4b)によって処理される。この
時点で信号処理部(4b)は、この並列データの中の自
己認識コードを把握し、データの送受信及び転送ワード
数の情報を得ることが出来る。When transmitting and receiving predetermined data in such a configuration,
Before transferring data, the signal processing unit (4a) of the first device (1) activates the synchronization circuit (6a) as a synchronization signal, and passes the synchronization signal (a) shown in Fig. 4 through the isolation transformer (7a). transferred to the second device (2). Next, the signal processing section (
4a), the predetermined data (a) shown in FIG. 4 is transferred to the serial/parallel converter circuit (5a) and then transferred as serial data to the second device (2) through the isolation transformer (7a). The transferred data (a) is received by the serial/parallel converter gI (5e) through the isolation transformer (7b), and is processed as parallel data by the signal processing section (4b). At this point, the signal processing unit (4b) can grasp the self-recognition code in this parallel data and obtain information on data transmission/reception and the number of transferred words.
次に、処理したデータが第1の装置(1)の必要なデー
タ要求であった場合、信号処理装置部(4b)は要求さ
れたデータを直並列変換@路(5d)へ転送する。転送
されたデータは直並列変換口i (5d)で第4図の示
す直列データ(つ)となって絶縁トランス(7b)を通
して第1の装置(1)に送られろ。Next, if the processed data is a data request required by the first device (1), the signal processing device section (4b) transfers the requested data to the serial/parallel converter (5d). The transferred data is converted into serial data (pieces) shown in FIG. 4 at the serial/parallel converter port i (5d) and sent to the first device (1) through the isolation transformer (7b).
第1装置(1)に転送された直列データ(つ)は、絶縁
トランス(7a)を通して第4図に示すように第1の装
置(1)と第2の装置f (21間で定められたデータ
波形(1)を同期回# (6a)の読み取りタイミング
(オ)によって直並列変換回路(5b)にて並列データ
に変換され信号処理部(4a)に読み込まれる。The serial data (1) transferred to the first device (1) is transmitted through the isolation transformer (7a) to the data set between the first device (1) and the second device f (21) as shown in FIG. The data waveform (1) is converted into parallel data by the serial/parallel conversion circuit (5b) according to the read timing (o) of the synchronous cycle # (6a), and is read into the signal processing section (4a).
従来の非同期式インターフェイス回路は以上のように構
成されているので、第1の装置と第2の装置間のデータ
の送受信は自己認識コード及びデータ種類並びにデータ
数を含んだ直列データを読み取るため、データ要求に即
答出来ないなどの課題があった。Since the conventional asynchronous interface circuit is configured as described above, data transmission and reception between the first device and the second device involves reading serial data including a self-identification code, data type, and data number. There were issues such as not being able to respond immediately to data requests.
この発明は上記のような課題を解消するためのもので、
装置間のデータの送受に関して短い時間内で応答できる
よう、認識コード及びデータの種類並びにデータ数等を
直流電圧にて送受する事によって、いままでの直列デー
タでの授受よ恒も短時間で転送できる非同期式直列デー
タ転送におけるインターフェイス回路を提供するもので
ある。This invention is intended to solve the above problems.
In order to respond within a short time when transmitting and receiving data between devices, the recognition code, data type, number of data, etc. are transmitted and received using DC voltage, making the transmission faster than the conventional serial data transmission and reception. The present invention provides an interface circuit for asynchronous serial data transfer.
この発明に係わるインターフェイス回路は、所定のデー
タを受信する前に装置間の自己認識コードを設定し、そ
の値を直流電圧に変換し、データとして第2の装置に転
送するようにしたものである。The interface circuit according to the present invention sets a self-recognition code between devices before receiving predetermined data, converts the value into a DC voltage, and transfers the data to a second device. .
この発明におけるインターフェイス回路は、所定の直列
データを短時間で受信するため、各々の装置間の自己認
識コード及びデータのN類並びにデータ数を直流電圧と
して事前に設定する事によってデータを要求する前に所
定の電圧を各装置に転送し、短時間で要求したデータの
送受信する。In order to receive predetermined serial data in a short time, the interface circuit according to the present invention sets the self-recognition code between each device, the N class of data, and the number of data in advance as a DC voltage, so that the interface circuit receives predetermined serial data in a short time before requesting data. A predetermined voltage is then transferred to each device, and requested data can be sent and received in a short time.
息下、この発明の一実施例について説明する。 An embodiment of the present invention will now be described.
第1図において、(1)〜(7)は上記従来技術と同様
である。In FIG. 1, (1) to (7) are the same as in the prior art described above.
(8)は装置間の認識コード及びデータの種類並びにデ
ータ数の電圧が設定されている認識コード電圧発生回路
、(9)は直列データが転送される前に直流電圧で転送
された認識コードを把握する自己認識コード判定回路で
ある。(8) is a recognition code voltage generation circuit in which voltages are set for the recognition code between devices, the type of data, and the number of data, and (9) is a recognition code voltage generator that is set with a voltage for the recognition code between devices, the type of data, and the number of data. This is a self-recognition code judgment circuit that grasps the code.
次に、この発明における直列式のインターフェイス回路
の処理タイミング波形を示す第2図を参照して説明する
。Next, a description will be given with reference to FIG. 2 showing processing timing waveforms of a serial interface circuit according to the present invention.
このような構成において、所定のデータを送受する場合
、第1の装置(1)の信号処理部(4a)はデータを転
送する前に認識コード電圧を発生させるため認識コード
電圧発生回路(8)に対して、第2の装置の認識コード
及びデータの種類並びにデータ数の直流電圧を絶縁トラ
ンス(7a)を通して第2の装置(2)に第2図の波形
(ア)のごとく転送される。次に、信号処理部(4a)
は第2図の示す所定のデータ(イ)を直並列変換回路(
5a)に転送し、直列データとして絶縁トランス(7a
)を通して第2の装置(2)に転送される。転送された
(イ)のデータは絶縁トランス(7b)を通して直並列
変換回路(5C)で受信され。In such a configuration, when transmitting and receiving predetermined data, the signal processing section (4a) of the first device (1) uses a recognition code voltage generation circuit (8) to generate a recognition code voltage before transmitting the data. In contrast, the recognition code of the second device, the type of data, and the DC voltage corresponding to the number of data are transferred to the second device (2) through the isolation transformer (7a) as shown in the waveform (A) in FIG. 2. Next, the signal processing section (4a)
converts the predetermined data (a) shown in Figure 2 to a serial-to-parallel conversion circuit (
5a) and the isolation transformer (7a) as serial data.
) to the second device (2). The transferred data (a) is received by the serial/parallel converter circuit (5C) through the isolation transformer (7b).
並列データとなって信号処理部(4b)によって処理さ
れる。The parallel data is processed by the signal processing unit (4b).
次に、データを受信する場合、所定の認識コード及びデ
ータの種類並びにデータ数を信号処理部(4a)が認識
コード電圧発生回路(8)に対して直流電圧に変換させ
絶縁トランス(7a)を通して第2の装置(2)へ直列
データとして転送される。Next, when receiving data, the signal processing unit (4a) converts the predetermined recognition code, data type, and data number into DC voltage using the recognition code voltage generation circuit (8), and passes the data through the isolation transformer (7a). It is transferred as serial data to the second device (2).
第2図に示す第2の装置(2)に転送された直流電圧の
直流データの(つ)の波形は絶縁トランス(7b)を通
して自己認識コード判定回路(9)によって認識コード
が把握され、第2の装置(2)の認識コードであった場
合、データの種類及びデータ数を信号処理部(4b)に
送られ、指定されてデータの種類及びデータ数を信号処
理部(4b)は直並列変換回路(5d)に指定されたデ
ータを絶縁トランス(7b)を通して第1の装置(1)
に応答する。The waveforms of the DC data of the DC voltage transferred to the second device (2) shown in Fig. 2 pass through the isolation transformer (7b), and the recognition code is grasped by the self-recognition code determination circuit (9). If it is the recognition code of the device (2), the data type and number of data are sent to the signal processing unit (4b), and the signal processing unit (4b) converts the specified data type and number of data into serial/parallel data. The data specified to the conversion circuit (5d) is passed through the isolation transformer (7b) to the first device (1).
respond to
第1の装置(1)に応答するため自己認識判定回路(9
)は、第4図の(つ)の波形を直流電圧にて第1の装N
(1)に送信する。Self-recognition determination circuit (9) in response to the first device (1)
) is the waveform shown in Fig. 4 at the first device N using a DC voltage.
Send to (1).
次に、第1の装置(1)に転送するデータ(1)が絶縁
トランス(7a)を通して直並列変換回路(5b)にて
並列データとして読み取りタイミング(オ)によって信
号処理部(4a)に読み込まれる。Next, the data (1) to be transferred to the first device (1) is read as parallel data by the serial/parallel conversion circuit (5b) through the isolation transformer (7a) and read into the signal processing unit (4a) at the timing (o). It will be done.
なお、上記実施例では非同期式直列データのインターフ
ェイス回路について説明したが、並列データのインター
フェイス回路においても上記実施例と同等の効果を奏で
る。In the above embodiment, an asynchronous serial data interface circuit has been described, but the same effects as in the above embodiment can be achieved in a parallel data interface circuit.
ふ上のように、この発明に係るインターフェイス回路で
は、装置間の認識コード及びデータの種類並びにデータ
数を認識コード電圧発生回路で直流電圧で転送すること
によって、装置間のデータ転送時間を短時間に転送する
ことができる効果がある。As shown above, in the interface circuit according to the present invention, the data transfer time between devices is shortened by transferring the recognition code, type of data, and number of data between devices using a DC voltage using a recognition code voltage generation circuit. There is an effect that can be transferred to.
第1図はこの発明の一実施例によるインターフェイス回
路を示す構成図、第2図はこの発明のインターフェイス
回路におけるデータの読み取りタイミングチャート、第
3図は従来のインターフェイス回路の構成図、第4図は
従来のインターフェイス回路の読み取りタイミングチャ
ートである。
図において、(1)は第1の装置、(2)は第2の装置
。
(3a) 〜(3b)はケーブル、 (4a) 〜(4
b)は信号処理部。
(5a) 〜(5dlは直並列変換回路、 (6a)
〜(6b)は同期回路、 (7a)〜(7b)は絶縁ト
ランス、(8)は認識コード電圧発生回路、(9)は自
己認識コード判定@路である。
なお2図中同一符号は同−又は相当部分を示す。FIG. 1 is a block diagram showing an interface circuit according to an embodiment of the present invention, FIG. 2 is a data reading timing chart in the interface circuit of the present invention, FIG. 3 is a block diagram of a conventional interface circuit, and FIG. 3 is a reading timing chart of a conventional interface circuit. In the figure, (1) is the first device, and (2) is the second device. (3a) to (3b) are cables, (4a) to (4
b) is a signal processing section. (5a) - (5dl is a serial/parallel conversion circuit, (6a)
- (6b) are synchronous circuits, (7a) - (7b) are isolation transformers, (8) is a recognition code voltage generation circuit, and (9) is a self-recognition code judgment@path. Note that the same reference numerals in the two figures indicate the same or equivalent parts.
Claims (1)
された第1及び第2の装置間の非同期式直列データ通信
用のインターフェイス回路において、上記第1の装置に
設けられ、上記第2の装置に直列データを送受信する直
並列変換回路と、上記第2の装置に設けられ、上記第2
の装置から上記信号線を介して上記直列データを上記デ
ータの中の同期信号と同期してデータを送受信する直並
列変換回路と、上記第1の装置に設けられ、上記第2の
装置に対して同期してデータを送受信できるよう同期信
号を読み取る又は発生する事が出来る同期回路と、上記
第2の装置における上記第1の装置と同等の同期回路に
上記第1の装置に上記第2の装置の自己認識コードの電
圧を発生させる認識コード電圧発生回路と、上記第2の
装置に自己認識コードを電圧で把握できる自己認識コー
ド判定回路とを具備したことを特徴とするインターフェ
イス回路。An interface circuit for asynchronous serial data communication between first and second devices connected to each other by a cable including a grounding wire and a signal line, the interface circuit being provided in the first device and connected in series to the second device. a serial-to-parallel conversion circuit for transmitting and receiving data;
a serial-to-parallel conversion circuit for transmitting and receiving the serial data from the device via the signal line in synchronization with a synchronization signal in the data; a synchronization circuit capable of reading or generating a synchronization signal so that data can be transmitted and received in synchronization; and a synchronization circuit equivalent to that of the first device in the second device; An interface circuit comprising: a recognition code voltage generation circuit that generates a voltage of a self-recognition code of the device; and a self-recognition code determination circuit that can determine the self-recognition code of the second device in terms of voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104075A JPH043554A (en) | 1990-04-19 | 1990-04-19 | Interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2104075A JPH043554A (en) | 1990-04-19 | 1990-04-19 | Interface circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043554A true JPH043554A (en) | 1992-01-08 |
Family
ID=14371036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2104075A Pending JPH043554A (en) | 1990-04-19 | 1990-04-19 | Interface circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043554A (en) |
-
1990
- 1990-04-19 JP JP2104075A patent/JPH043554A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115684770A (en) | Signal transmission method for carrying out functional acceleration test by using centrifugal machine | |
| JPH043554A (en) | Interface circuit | |
| JPH07283765A (en) | Method and device for two-wire power transmission/ reception communication | |
| JPH043555A (en) | Interface circuit | |
| JPS59147555A (en) | Contention type multi-drop connecting system | |
| JPH03296340A (en) | Interface circuit | |
| JPS58225756A (en) | Serial data communication device | |
| CN220775849U (en) | Communication module based on FASTDP-BUS BUS, processor, chip and terminal equipment | |
| JPH055709Y2 (en) | ||
| JPS59191953A (en) | Data transmission system of catv system | |
| JPS63197144A (en) | Information communication system | |
| KR0181132B1 (en) | Signal converter for connecting terminal | |
| JPS611947U (en) | Terminal power supply circuit | |
| JPS60148247A (en) | Signal transmission equipment using power distribution lines | |
| JPS62144435A (en) | coaxial cable network system | |
| JPH0342791Y2 (en) | ||
| JPS6262646A (en) | Loop system data transmission system for both optical and electric transmission lines | |
| JPS6258752A (en) | False bipolar transmitting method and its code conversion circuit | |
| JPH0218076A (en) | Image forming device | |
| JPS62135030A (en) | Data transmission equipment | |
| JPH07147588A (en) | Simple management information transmission system between hubs | |
| JPS60236534A (en) | 2-wire intercommunication device | |
| JPS63314936A (en) | Start-stop synchronizing type data communication system | |
| JPH01265639A (en) | Communication speed transmission system | |
| JPS57162023A (en) | Communication control system |