JPH0435577A - peak clip circuit - Google Patents
peak clip circuitInfo
- Publication number
- JPH0435577A JPH0435577A JP14269790A JP14269790A JPH0435577A JP H0435577 A JPH0435577 A JP H0435577A JP 14269790 A JP14269790 A JP 14269790A JP 14269790 A JP14269790 A JP 14269790A JP H0435577 A JPH0435577 A JP H0435577A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- luminance signal
- current
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、映像機器における輝度信号のピーク値をクリ
ップ(抑圧)して中間域のコントラストを上げるように
したピーククリップ回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a peak clipping circuit that clips (suppresses) the peak value of a luminance signal in video equipment to increase contrast in the intermediate range.
従来の輝度信号を扱う映像増幅回路では、そのコントラ
ス調整をACL (自動コントラストリミッタ)回路に
よって行っていた。このACL回路は、ある程度APL
(アベレージピクチャレベル)が上がり、かつABL
(自動輝度リミッタ)が動作しないと動作しなかった
。In conventional video amplification circuits that handle luminance signals, contrast adjustment is performed using an ACL (automatic contrast limiter) circuit. This ACL circuit has a certain level of APL.
(average picture level) increases and ABL
(Auto brightness limiter) did not work unless it was activated.
このため、例えば低APL時に中間レベル域のコントラ
ストを上げようとすると、全体のコントラストを上げる
他なく、このため受像管面において白つぶれ(白画像部
分の飽和現象)が発生して、画像品質が大幅に低下する
という問題があった。For this reason, for example, if you try to increase the contrast in the intermediate level region when the APL is low, you have no choice but to increase the overall contrast, which causes white collapse (saturation phenomenon in the white image area) on the picture tube surface, reducing the image quality. The problem was that it was significantly reduced.
本発明はこのような点に鑑みてなされたものであり、そ
の目的は、低APL時に白っぷれを発生させることなく
中間域のコントラストを向上させることができるように
したピーククリップ回路を提供することである。The present invention has been made in view of these points, and its purpose is to provide a peak clip circuit that can improve the contrast in the intermediate range without causing whitening at low APL. That's true.
このために本発明のピーククリップ回路は、ペデスタル
クランプされた輝度信号が第1の基準レベル以上となり
、且つABL電圧が第2の基準レベル以上となることに
よりオンして上記輝度信号電流の一部を接地に分流させ
るスイッチ回路がら構成した。For this reason, the peak clip circuit of the present invention is turned on when the pedestal-clamped luminance signal becomes equal to or higher than the first reference level and the ABL voltage becomes equal to or higher than the second reference level, and a part of the luminance signal current is turned on. It consists of a switch circuit that shunts the current to ground.
以下、本発明の実施例について説明する。第1図はその
一実施例の回路を示す図である。Examples of the present invention will be described below. FIG. 1 is a diagram showing a circuit of one embodiment.
1は輝度信号入力端子であり、ここに入力する輝度信号
は抵抗R1を経由してトランジスタQ1と抵抗R2から
なるエミッタホロワでインピーダンス変換されてACL
内蔵のビデオクロマIC(図示せず)に入力する。1 is a luminance signal input terminal, and the luminance signal input here is impedance-converted by an emitter follower consisting of a transistor Q1 and a resistor R2 via a resistor R1, and then sent to the ACL.
The signal is input to a built-in video chroma IC (not shown).
2はABL電圧入力端子であり、ここに印加するABL
電圧VaはトランジスタQ2と抵抗R3からなるエミッ
タホロワでインピーダンス変換されて、次段のpnp)
ランジスタQ3のベースに入力する。このトランジスタ
Q3のエミッタには電源電圧Vccを抵抗R4とR5で
分圧した電圧vbが印加しており、またコレクタにはダ
イオードD1の定電圧(Vf )が抵抗R6を経由して
印加している。R7はダイオードD1の導通用の抵抗で
ある。Q4はコレクタが抵抗R8を介して電源に接続さ
れエミッタが抵抗R9を介して接地に接続されたトラン
ジスタ、R10はバイアス抵抗、Q5はエミッタが電源
に接続され、コレクタがトランジスタQ6のベースに接
続されたpnp)ランジスタである。トランジスタQ6
は抵抗R13とでエミッタホロワとして機能し、そのベ
ースバイアスとして電源電圧Vccを抵抗R11とR1
2で分圧した電圧Vdが印加されている。2 is the ABL voltage input terminal, and the ABL voltage applied here
The voltage Va is impedance-converted by an emitter follower consisting of a transistor Q2 and a resistor R3, and is then transferred to the next stage (pnp).
Input to the base of transistor Q3. A voltage vb obtained by dividing the power supply voltage Vcc by resistors R4 and R5 is applied to the emitter of this transistor Q3, and a constant voltage (Vf) of a diode D1 is applied to the collector via a resistor R6. . R7 is a resistance for conducting the diode D1. Q4 is a transistor whose collector is connected to the power supply through a resistor R8 and whose emitter is connected to ground through a resistor R9, R10 is a bias resistor, and Q5 has an emitter connected to the power supply and a collector connected to the base of the transistor Q6. pnp) transistor. transistor Q6
functions as an emitter follower with resistor R13, and the power supply voltage Vcc is connected to resistor R11 and R1 as its base bias.
A voltage Vd divided by 2 is applied.
そして、上記したトランジスタQ1のベースに印加する
輝度信号の一部が特定条件下で、スイッチ用ダイオード
D2と抵抗R14の直列回路を経由して、トランジスタ
Q6のエミッタの抵抗R13を介して接地に流れるよう
になっている。Under certain conditions, a part of the luminance signal applied to the base of the transistor Q1 described above flows to ground via the series circuit of the switching diode D2 and the resistor R14, and the resistor R13 at the emitter of the transistor Q6. It looks like this.
さて、この回路では、ペデスタルクランプされた輝度信
号が入力端子1に入力して、トランジスタQ1のベース
(A点)に印加する電圧がVO以上の場合には、ダイオ
ードD2がオンして抵抗R13に分流する電流10が流
れるため、そのA点の電圧は第2図(a)の実線で示す
波形となる。破線で示す波形は入力端子1に印加する輝
度信号の波形である。そして、このようにピーク抑圧さ
れた輝度信号はトランジスタQ1のエミッタからビデオ
クロマICに入力し、そこでACLがオフしていてピー
ク抑圧前と同じp−p電圧の信号が出力すると、第2図
(b)に示すように、中間域のコントラストが向上した
電圧の波形となる。Now, in this circuit, when a pedestal-clamped luminance signal is input to input terminal 1 and the voltage applied to the base of transistor Q1 (point A) is higher than VO, diode D2 is turned on and resistor R13 is turned on. Since the shunt current 10 flows, the voltage at point A has the waveform shown by the solid line in FIG. 2(a). The waveform shown by the broken line is the waveform of the luminance signal applied to the input terminal 1. Then, the luminance signal whose peak has been suppressed in this way is input to the video chroma IC from the emitter of the transistor Q1, and if the ACL is off there and a signal with the same pp voltage as before the peak suppression is output, as shown in Fig. 2 ( As shown in b), the voltage waveform has improved contrast in the intermediate range.
一方、APLが上がりABL電圧電圧Vaの低下により
ACLが効き始めると、全体のコントラストが絞られる
ために、ピーククリップが動作したままでは白ピークの
目立たない画面となるので、この場合にはダイオードD
2をオフさせピーククリップを停止する必要があり、こ
のためにトランジスタQ6を制御している。On the other hand, when the APL increases and the ACL voltage Va decreases, and the ACL starts to work, the overall contrast is narrowed down, and if peak clipping continues to operate, the screen will have inconspicuous white peaks, so in this case, the diode D
It is necessary to turn off the transistor Q6 to stop peak clipping, and for this purpose, the transistor Q6 is controlled.
そこで、入力端子2にABL電圧Vaを入力ししている
。このABL電圧Vaが低くなる(ABL、ACLが効
き始める)とトランジスタQ3がオンする。トランジス
タQ2は常時オンである。Therefore, the ABL voltage Va is input to the input terminal 2. When this ABL voltage Va becomes low (ABL and ACL begin to be effective), transistor Q3 turns on. Transistor Q2 is always on.
よって、トランジスタQ3のエミッタをvbに設定して
おくと、Va<VbとなることによりトランジスタQ3
がオンして電流11が流れ始める。Therefore, if the emitter of transistor Q3 is set to vb, since Va<Vb, transistor Q3
turns on and current 11 begins to flow.
よって、トランジスタQ4のコレクタの電位Vcが低下
し始め、トランジスタQ5がオンして電流i2が流れ始
めるので、トランジスタQ6のベース電位Vdが高くな
り、トランジスタQ6のエミッタ電圧が高くなって、ダ
イオードD2がオフする。Therefore, the potential Vc of the collector of the transistor Q4 starts to decrease, the transistor Q5 turns on, and the current i2 starts to flow, so the base potential Vd of the transistor Q6 becomes high, the emitter voltage of the transistor Q6 becomes high, and the diode D2 becomes Turn off.
以上から、電圧VdによりクリップレベルV。From the above, the clip level V is determined by the voltage Vd.
が設定できる。また、トランジスタQ3のコレクタ電圧
vbでピーククリップ動作を開始する電圧が設定できる
。なお、後者の電圧vbはACL特性に合わせて、ビデ
オクロマICのACLが動作を開始するABL電圧Va
でピーククリップ動作がオフとなるように設定する。can be set. Furthermore, the voltage at which the peak clipping operation starts can be set using the collector voltage vb of the transistor Q3. Note that the latter voltage vb is the ABL voltage Va at which the ACL of the video chroma IC starts operating according to the ACL characteristics.
Set the peak clip operation to turn off.
第2図(C)はピーククリップがオフしているときのピ
ーククリップ(A点)電圧の出力波形、(d)はピーク
クリップがオフしていてACLがオンしているときのビ
デオクロマICの出力電圧の波形である。Figure 2 (C) shows the output waveform of the peak clip (point A) voltage when the peak clip is off, and (d) shows the output waveform of the video chroma IC when the peak clip is off and the ACL is on. This is the waveform of the output voltage.
以上のように、ABL電圧が高<ACLが動作しないよ
うなAPLで白ピークのある暗い画面のときは単純にコ
ントラストを上げると受像管のビ−ム電流が流れ過ぎて
白ピークつぶれを引き起こすが、本発明ではこのときピ
ーククリップが行われるので、白ピーク部分のつぶれを
引き起こすことなく全体を明るくしてコントラストを上
げたと同等の効果が得られる。また、ACLが動作する
ようになAPL、つまりABL電圧が低く全体が明るい
画面ではピーククリップが停止し、白ピークが目立つよ
うになる。As mentioned above, when the APL voltage is high and the ACL does not operate, and the screen is dark with a white peak, simply increasing the contrast will cause the beam current in the picture tube to flow too much, causing the white peak to collapse. In the present invention, since peak clipping is performed at this time, the same effect as brightening the entire image and increasing contrast can be obtained without causing collapse of the white peak portion. Furthermore, on a screen where the ACL is activated and the APL (ABL) voltage is low and the entire screen is bright, peak clipping stops and white peaks become conspicuous.
第1図は本発明の一実施例のピーククリップ回路の回路
図、第2図はその動作説明図である。
1・・・輝度信号入力端子、2・・・ABL電圧入力端
子。
代理人 弁理士 長 尾 常 明
第2FIG. 1 is a circuit diagram of a peak clip circuit according to an embodiment of the present invention, and FIG. 2 is an explanatory diagram of its operation. 1... Brightness signal input terminal, 2... ABL voltage input terminal. Agent Patent Attorney Tsuneaki Nagao 2nd
Claims (1)
準レベル以上となり、且つABL電圧が第2の基準レベ
ル以上となることによりオンして上記輝度信号電流の一
部を接地に分流させるスイッチ回路からなることを特徴
とするピーククリップ回路。(1) A switch circuit that turns on when the pedestal-clamped luminance signal exceeds a first reference level and the ABL voltage exceeds a second reference level, and shunts a portion of the luminance signal current to ground. A peak clip circuit characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14269790A JPH0435577A (en) | 1990-05-31 | 1990-05-31 | peak clip circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14269790A JPH0435577A (en) | 1990-05-31 | 1990-05-31 | peak clip circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0435577A true JPH0435577A (en) | 1992-02-06 |
Family
ID=15321445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14269790A Pending JPH0435577A (en) | 1990-05-31 | 1990-05-31 | peak clip circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0435577A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58101338A (en) * | 1981-12-11 | 1983-06-16 | Fujitsu Ltd | Center failure notifying system |
| JPS6011561B2 (en) * | 1979-04-04 | 1985-03-27 | 新日本製鐵株式会社 | Slab width reduction rolling method |
| JPS6437171A (en) * | 1987-07-31 | 1989-02-07 | Matsushita Electric Industrial Co Ltd | Luminance signal correction circuit |
| JPH0273782A (en) * | 1988-09-09 | 1990-03-13 | Toshiba Corp | Television receiver |
-
1990
- 1990-05-31 JP JP14269790A patent/JPH0435577A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011561B2 (en) * | 1979-04-04 | 1985-03-27 | 新日本製鐵株式会社 | Slab width reduction rolling method |
| JPS58101338A (en) * | 1981-12-11 | 1983-06-16 | Fujitsu Ltd | Center failure notifying system |
| JPS6437171A (en) * | 1987-07-31 | 1989-02-07 | Matsushita Electric Industrial Co Ltd | Luminance signal correction circuit |
| JPH0273782A (en) * | 1988-09-09 | 1990-03-13 | Toshiba Corp | Television receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2611755B2 (en) | Control device in video signal processing device | |
| US5245434A (en) | Autopix circuit with inserted vertical blanking | |
| JPH0435577A (en) | peak clip circuit | |
| JPH02295387A (en) | Video control circuit | |
| US3848945A (en) | Brightness limiting circuit | |
| KR940008109B1 (en) | Telephone ringing control circuit | |
| KR100252723B1 (en) | Video system with deactivator of automatic control | |
| KR920007905Y1 (en) | Auto-white balance enabling circuit | |
| JPH083108Y2 (en) | Adjustment circuit of color television receiver | |
| KR890009421Y1 (en) | Black level correction circuit | |
| KR910006192Y1 (en) | Automatic luminance limiting (ABL) compensation circuit device | |
| JPS6128450Y2 (en) | ||
| JPH0323735Y2 (en) | ||
| KR200148415Y1 (en) | Brightness control apparatus of crt | |
| JPH08710Y2 (en) | Video output circuit | |
| KR910000105Y1 (en) | Character signal overlaping circuit for television | |
| JP2515869B2 (en) | Video signal processing circuit | |
| KR930002367Y1 (en) | Reverse-light compensative circuit | |
| KR910003956Y1 (en) | Picture screen size control circuit of two mode type display apparattus | |
| JPH0245906Y2 (en) | ||
| KR100203276B1 (en) | A/d convertor input stabilization circuit | |
| KR920007749Y1 (en) | Auto Brightness Limit Circuit | |
| JPS6016145Y2 (en) | Manual/automatic switching device in TV receiver screen adjustment device | |
| JPH066725A (en) | Contrast control circuit | |
| JPS61105183A (en) | Contrast control circuit of cathode-ray tube display device |