JPH0435577A - ピーククリップ回路 - Google Patents

ピーククリップ回路

Info

Publication number
JPH0435577A
JPH0435577A JP14269790A JP14269790A JPH0435577A JP H0435577 A JPH0435577 A JP H0435577A JP 14269790 A JP14269790 A JP 14269790A JP 14269790 A JP14269790 A JP 14269790A JP H0435577 A JPH0435577 A JP H0435577A
Authority
JP
Japan
Prior art keywords
voltage
transistor
luminance signal
current
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14269790A
Other languages
English (en)
Inventor
Masayuki Otawara
正幸 大田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP14269790A priority Critical patent/JPH0435577A/ja
Publication of JPH0435577A publication Critical patent/JPH0435577A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、映像機器における輝度信号のピーク値をクリ
ップ(抑圧)して中間域のコントラストを上げるように
したピーククリップ回路に関する。
〔従来の技術〕
従来の輝度信号を扱う映像増幅回路では、そのコントラ
ス調整をACL (自動コントラストリミッタ)回路に
よって行っていた。このACL回路は、ある程度APL
 (アベレージピクチャレベル)が上がり、かつABL
 (自動輝度リミッタ)が動作しないと動作しなかった
〔発明が解決しようとする課題〕
このため、例えば低APL時に中間レベル域のコントラ
ストを上げようとすると、全体のコントラストを上げる
他なく、このため受像管面において白つぶれ(白画像部
分の飽和現象)が発生して、画像品質が大幅に低下する
という問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的は、低APL時に白っぷれを発生させることなく
中間域のコントラストを向上させることができるように
したピーククリップ回路を提供することである。
〔課題を解決するための手段〕
このために本発明のピーククリップ回路は、ペデスタル
クランプされた輝度信号が第1の基準レベル以上となり
、且つABL電圧が第2の基準レベル以上となることに
よりオンして上記輝度信号電流の一部を接地に分流させ
るスイッチ回路がら構成した。
〔実施例〕
以下、本発明の実施例について説明する。第1図はその
一実施例の回路を示す図である。
1は輝度信号入力端子であり、ここに入力する輝度信号
は抵抗R1を経由してトランジスタQ1と抵抗R2から
なるエミッタホロワでインピーダンス変換されてACL
内蔵のビデオクロマIC(図示せず)に入力する。
2はABL電圧入力端子であり、ここに印加するABL
電圧VaはトランジスタQ2と抵抗R3からなるエミッ
タホロワでインピーダンス変換されて、次段のpnp)
ランジスタQ3のベースに入力する。このトランジスタ
Q3のエミッタには電源電圧Vccを抵抗R4とR5で
分圧した電圧vbが印加しており、またコレクタにはダ
イオードD1の定電圧(Vf )が抵抗R6を経由して
印加している。R7はダイオードD1の導通用の抵抗で
ある。Q4はコレクタが抵抗R8を介して電源に接続さ
れエミッタが抵抗R9を介して接地に接続されたトラン
ジスタ、R10はバイアス抵抗、Q5はエミッタが電源
に接続され、コレクタがトランジスタQ6のベースに接
続されたpnp)ランジスタである。トランジスタQ6
は抵抗R13とでエミッタホロワとして機能し、そのベ
ースバイアスとして電源電圧Vccを抵抗R11とR1
2で分圧した電圧Vdが印加されている。
そして、上記したトランジスタQ1のベースに印加する
輝度信号の一部が特定条件下で、スイッチ用ダイオード
D2と抵抗R14の直列回路を経由して、トランジスタ
Q6のエミッタの抵抗R13を介して接地に流れるよう
になっている。
さて、この回路では、ペデスタルクランプされた輝度信
号が入力端子1に入力して、トランジスタQ1のベース
(A点)に印加する電圧がVO以上の場合には、ダイオ
ードD2がオンして抵抗R13に分流する電流10が流
れるため、そのA点の電圧は第2図(a)の実線で示す
波形となる。破線で示す波形は入力端子1に印加する輝
度信号の波形である。そして、このようにピーク抑圧さ
れた輝度信号はトランジスタQ1のエミッタからビデオ
クロマICに入力し、そこでACLがオフしていてピー
ク抑圧前と同じp−p電圧の信号が出力すると、第2図
(b)に示すように、中間域のコントラストが向上した
電圧の波形となる。
一方、APLが上がりABL電圧電圧Vaの低下により
ACLが効き始めると、全体のコントラストが絞られる
ために、ピーククリップが動作したままでは白ピークの
目立たない画面となるので、この場合にはダイオードD
2をオフさせピーククリップを停止する必要があり、こ
のためにトランジスタQ6を制御している。
そこで、入力端子2にABL電圧Vaを入力ししている
。このABL電圧Vaが低くなる(ABL、ACLが効
き始める)とトランジスタQ3がオンする。トランジス
タQ2は常時オンである。
よって、トランジスタQ3のエミッタをvbに設定して
おくと、Va<VbとなることによりトランジスタQ3
がオンして電流11が流れ始める。
よって、トランジスタQ4のコレクタの電位Vcが低下
し始め、トランジスタQ5がオンして電流i2が流れ始
めるので、トランジスタQ6のベース電位Vdが高くな
り、トランジスタQ6のエミッタ電圧が高くなって、ダ
イオードD2がオフする。
以上から、電圧VdによりクリップレベルV。
が設定できる。また、トランジスタQ3のコレクタ電圧
vbでピーククリップ動作を開始する電圧が設定できる
。なお、後者の電圧vbはACL特性に合わせて、ビデ
オクロマICのACLが動作を開始するABL電圧Va
でピーククリップ動作がオフとなるように設定する。
第2図(C)はピーククリップがオフしているときのピ
ーククリップ(A点)電圧の出力波形、(d)はピーク
クリップがオフしていてACLがオンしているときのビ
デオクロマICの出力電圧の波形である。
〔発明の効果〕
以上のように、ABL電圧が高<ACLが動作しないよ
うなAPLで白ピークのある暗い画面のときは単純にコ
ントラストを上げると受像管のビ−ム電流が流れ過ぎて
白ピークつぶれを引き起こすが、本発明ではこのときピ
ーククリップが行われるので、白ピーク部分のつぶれを
引き起こすことなく全体を明るくしてコントラストを上
げたと同等の効果が得られる。また、ACLが動作する
ようになAPL、つまりABL電圧が低く全体が明るい
画面ではピーククリップが停止し、白ピークが目立つよ
うになる。
【図面の簡単な説明】
第1図は本発明の一実施例のピーククリップ回路の回路
図、第2図はその動作説明図である。 1・・・輝度信号入力端子、2・・・ABL電圧入力端
子。 代理人 弁理士 長 尾 常 明 第2

Claims (1)

    【特許請求の範囲】
  1. (1)、ペデスタルクランプされた輝度信号が第1の基
    準レベル以上となり、且つABL電圧が第2の基準レベ
    ル以上となることによりオンして上記輝度信号電流の一
    部を接地に分流させるスイッチ回路からなることを特徴
    とするピーククリップ回路。
JP14269790A 1990-05-31 1990-05-31 ピーククリップ回路 Pending JPH0435577A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14269790A JPH0435577A (ja) 1990-05-31 1990-05-31 ピーククリップ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14269790A JPH0435577A (ja) 1990-05-31 1990-05-31 ピーククリップ回路

Publications (1)

Publication Number Publication Date
JPH0435577A true JPH0435577A (ja) 1992-02-06

Family

ID=15321445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14269790A Pending JPH0435577A (ja) 1990-05-31 1990-05-31 ピーククリップ回路

Country Status (1)

Country Link
JP (1) JPH0435577A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58101338A (ja) * 1981-12-11 1983-06-16 Fujitsu Ltd センタ異常通知方式
JPS6011561B2 (ja) * 1979-04-04 1985-03-27 新日本製鐵株式会社 スラブ幅圧下圧延法
JPS6437171A (en) * 1987-07-31 1989-02-07 Matsushita Electric Industrial Co Ltd Luminance signal correction circuit
JPH0273782A (ja) * 1988-09-09 1990-03-13 Toshiba Corp テレビジョン受像機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011561B2 (ja) * 1979-04-04 1985-03-27 新日本製鐵株式会社 スラブ幅圧下圧延法
JPS58101338A (ja) * 1981-12-11 1983-06-16 Fujitsu Ltd センタ異常通知方式
JPS6437171A (en) * 1987-07-31 1989-02-07 Matsushita Electric Industrial Co Ltd Luminance signal correction circuit
JPH0273782A (ja) * 1988-09-09 1990-03-13 Toshiba Corp テレビジョン受像機

Similar Documents

Publication Publication Date Title
JP2611755B2 (ja) ビデオ信号処理装置における制御装置
US5245434A (en) Autopix circuit with inserted vertical blanking
JPH0435577A (ja) ピーククリップ回路
JPH02295387A (ja) ビデオ制御回路
US3848945A (en) Brightness limiting circuit
KR940008109B1 (ko) 전화기 링 신호의 음량 조절 회로
KR100252723B1 (ko) 자동제어장치의비활성화장치를구비한비디오시스템
KR920007905Y1 (ko) 오토 화이트 밸런스 인에이블 회로
JPH083108Y2 (ja) カラーテレビジョン受像機の調整回路
KR890009421Y1 (ko) 흑레벨 보정회로
KR910006192Y1 (ko) 자동휘도 제한 (abl) 보상회로 장치
JPS6128450Y2 (ja)
JPH0323735Y2 (ja)
KR200148415Y1 (ko) 음극선관의 휘도 자동 제어장치
JPH08710Y2 (ja) 映像出力回路
KR910000105Y1 (ko) 텔레비전의 문자신호 중첩회로
JP2515869B2 (ja) ビデオ信号処理回路
KR930002367Y1 (ko) 역광 보정 회로
KR910003956Y1 (ko) 2모드형 디스플레이 장치의 화면 크기 조정회로
JPH0245906Y2 (ja)
KR100203276B1 (ko) A/d컨버터 입력 안정화회로
KR920007749Y1 (ko) 자동휘도 제한회로
JPS6016145Y2 (ja) テレビ受像機の画面調整装置に於ける手動・自動切換え装置
JPH066725A (ja) コントラスト制御回路
JPS61105183A (ja) 陰極線管表示装置のコントラスト制御回路