JPH04356871A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、原稿に光を反射させ
、その反射光により画像を入力する画像読取装置に関す
る。

【０００２】

【従来の技術】画像読取装置には原稿に反射させる光源
からの光量の不均一性や光学系により構成される光路の
違いによる光量の落ち込みを補正する回路が設けられて
いるが、従来の補正回路は、アナログ信号がデジタル変
換される前に、ＡＤ（アナログ／デジタル）コンバータ
に入力される上限基準電位を、予め光量の落ち込みに対
応して変化させて補正するものが知られている。

【０００３】例えば、図９に示すように、光電変換素子
であるＣＣＤ（電荷結合デバイス）ラインセンサ１を設
け、このラインセンサ１により原稿からの反射光を受光
してアナログ信号を出力するようになっている。

【０００４】ＣＣＤラインセンサ１から出力されるアナ
ログ信号は、アンプ２により増幅されて８ビットのＡＤ
コンバータ３の入力端子（ＩＮ）３ａに入力されるよう
になっている。

【０００５】このＡＤコンバータ３においては、上限基
準電位入力端子（ＶＲＴ）　３ｂに入力される電位ＶＲ
Ｔ及び下限基準電位入力端子（ＶＲＢ）　３ｃに入力さ
れる電位ＶＲＢの間の電位を２５６分割し、ＶＲＢの電
位を数値０とし、ＶＲＴの電位を数値２５６、その間の
電位をそれぞれ数値１〜２５５に対応させ、前記入力端
子３ａに入力された電位をその数値に対応させて変換す
るようになっている。

【０００６】前記ＡＤコンバータ３の入力端子３ａに入
力されるアナログ信号は、各画素点毎に、０〜２５６の
数値にデジタル変換されて画像データ用ＲＡＭ（ランダ
ム・アクセス・メモリ）４にセーブされると共に、イン
バータ５及びセレクタ６を介してシェーディングデータ
用ＲＡＭ８にもセーブされるようになっている。

【０００７】画像データ用ＲＡＭ４にセ−ブされた画像
データは制御部本体を構成するＣＰＵ（中央処理装置）
７により読み出されるようになっている。そして必要に
よってはインターフェイスを介して外部機器に出力でき
るようになっている。

【０００８】セレクタ６にはＣＰＵ７からデジタルデー
タ及び制御信号が入力されるようになっている。このセ
レクタ６はＣＰＵ７からの制御信号によって、インバー
タ５からのデジタルデータかＣＰＵ７からのクリアデー
タのいずれか一方をシェーディングデータ用ＲＡＭ８に
入力するようになっている。

【０００９】シェーディングデータ用ＲＡＭ８にセーブ
されたデジタルデータはＤＡ（デジタル／アナログ）コ
ンバータ９によりアナログ信号に変換され、さらにアン
プ１０で増幅されて加算器１１に入力されるようになっ
ている。

【００１０】また、ＣＰＵ７から上限基準電位及び下限
基準電位のデータがそれぞれＤＡコンバータ１２及びＤ
Ａコンバータ１３に入力されアナログ信号に変換される
ようになっている。ＤＡコンバータ１２からは上限基準
電位のアナログ信号が出力され、その信号がアンプ１３
を介して加算器１１に入力され、その加算器１１におい
てアンプ１０からのアナログ信号と加算され、その加算
された信号がＡＤコンバータ３の上限基準電位端子（Ｖ
ＲＴ）　に入力されるようになっている。

【００１１】またＤＡコンバータ１４からは下限基準電
位のアナログ信号が出力され、その信号がＡＤコンバー
タ３の下限基準電位端子（ＶＲＢ）　３ｃに入力される
ようになっている。

【００１２】この回路ではＣＰＵ７は図１０に基づく処
理を行う。これは先ずＤＡコンバータ１２及びＤＡコン
バータ１４を制御して、それぞれＡＤコンバータ３の上
限基準電位及び下限基準電位を設定すると共に、セレク
タ６を介してシェーディングデータ用ＲＡＭ８にクリア
データを供給して、シェーディングデータ用ＲＡＭ８を
クリアしておく。

【００１３】次にＣＣＤラインセンサ１により白基準板
を１ライン分読み込ませる。このとき、読み込んだ白基
準板のアナログ信号の波形は、図１１の（ａ）に示すよ
うになる。なお、図１１において、Ａは白基準板のアナ
ログ信号の波形であり、Ｂは読取り範囲である。アナロ
グ信号の波形Ａから読取り範囲Ｂの中央から両端に向か
っての電位の降下、すなわち光量の落ち込みが分かる。

【００１４】ＣＣＤラインセンサ１からのアナログ信号
はＡＤコンバータ３によりデジタル変換されて画像デー
タ用ＲＡＭ４に記憶される。またデジタルデータはイン
バータ５で反転された後セレクタ６を介してシェーディ
ングデータ用ＲＡＭ８に記憶される。

【００１５】この状態で再度白基準板の１ライン読取り
を行う。こんどはシェーディングデータ用ＲＡＭ８に記
憶されているシェーディングデータをＤＡコンバータ９
に供給してアナログ信号に変換する。これによりＤＡコ
ンバータ１２からの上限基準電位とＤＡコンバータ９か
らのアナログ信号が加算器１１で加算されてＡＤコンバ
ータ３の上限基準電位端子（ＶＲＴ）　に入力される。 これによりＡＤコンバータ３のＶＲＴは図１１の（ｂ）
　に示すように変化する。

【００１６】このＶＲＴの波形と白基準板のアナログ信
号の波形Ａとは電位差があるので、ＤＡコンバータ１２
に供給する上限基準電位のデータを修正して電位差が略
ゼロになるようにする。こうしてＶＲＴの波形は図１１
の（ｃ）　に示すようになる。

【００１７】この従来装置では、白基準板をＣＣＤライ
ンセンサ１により読み込んで得られるアナログ信号の波
形Ａが光量の落ち込みにより変化するのを、ＡＤコンバ
ータ３のＶＲＴをそのアナログ信号の波形に対応させる
ことによってデジタル変換したときに光量の落ち込みを
補正することになる。すなわちシェーディング補正が行
われる。

【００１８】

【発明が解決しようとする課題】図１２の（ａ）　に示
すようにＶＲＴの波形と白基準板を読取ったときのアナ
ログ信号の波形Ａとの電位差がほとんどないときには、
白基準板のアナログ信号の波形Ａは「２５６」に近い一
定の数値のデジタルデータに変換される。しかし例えば
、出力画像のコントラストを変化させるためにＶＲＴ−
ＶＲＢ間の電位Ｓを２倍に上昇させると、図１２の（ｂ
）　に示すようになる。

【００１９】これにより読取り範囲Ｂの内のアナログ信
号の最小値である第１画素の位置の電位Ｍに対して、Ｖ
ＲＴ−ＶＲＢ間の第１画素の位置の電位はその２倍の電
位２Ｍとなる。しかし読取り範囲Ｂの中央位置の例えば
第１２９６画素の位置においてはアナログ信号の波形の
電位Ｋに対して、ＶＲＴ−ＶＲＢ間の電位ＬはＫの２倍
にはならずＬ＜２Ｋとなる。

【００２０】従ってこの状態でアナログ信号の波形をシ
ェーディング補正した場合、第１画素の位置の数値と第
１２９６画素の位置の数値は等しくならず、第１２９６
画素の位置の数値が第１画素の数値より大きくなってし
まう問題があった。これは上限基準電位ＶＲＴをＣＣＤ
ラインセンサ１からのアラログ信号波形に対応させて変
化させているため、上限基準電位ＶＲＴのレベルを上昇
させたときにＶＲＴ−ＶＲＢ間の電位の変化率が各画素
位置において異なることが原因となっている。このため
各画素間でシェーディング補正後のデジタルデータにバ
ラツキが生じる問題があった。

【００２１】そこでこの発明は、確実なシェーディング
補正ができ、しかもコントラスト等を変化させたときに
デジタルデータを各読取り画素位置において同じ変化率
で変化させることができ、これにより補正後のデジタル
データにバラツキが生じる虞がない画像読取装置を提供
しようとするものである。またこの発明は、より確実な
シェーディング補正ができる画像読取装置を提供しよう
とするものである。

【００２２】

【課題を解決するための手段】請求項１対応の発明は、
光源からの光を原稿に反射させ、その反射光を光電変換
素子で受光してアナログ信号に変換し、この電気信号を
アナログ／デジタル変換器で上限基準電位及び下限基準
電位に基づいてデジタルデータに変換するとともに、補
正手段により光源から放射される光量の不均一性や原稿
から反射される光が入射される光路の違い等により生ず
る光量の落ち込みを１ライン毎に補正する画像読取装置
において、予め白基準板からの反射光を光電変換素子で
受光して得られる１ラインのアナログ信号をアナログ／
デジタル変換器の上限基準電位及び下限基準電位に基づ
いてデジタル変換し、得られる１ラインのデジタルデー
タの各画素点の値に対するその各画素点の最小値の割合
を補正データとして記憶する補正データ記憶手段を設け
、補正手段は、補正データ記憶手段に記憶された各画素
点の補正データの値に基づいて光電変換素子が原稿を読
取ったときのアナログ信号を補正することにある。

【００２３】請求項２対応の発明は、予め白基準板から
の反射光を光電変換素子で受光して得られる１ラインの
アナログ信号をアナログ／デジタル変換器の上限基準電
位及び下限基準電位に基づいてデジタル変換した１ライ
ンのデータに異常データが存在するか否かを判断する判
断手段と、この判断手段にて異常データが存在しないこ
とが判断されたとき得られる１ラインのデジタルデータ
の各画素点の値に対するその各画素点の最小値の割合を
補正データとして記憶する補正データ記憶手段と、判断
手段にて異常データの存在が判断されたとき光電変換素
子が受光する白基準板からの反射光の出射位置をずらし
て再度前記光電変換素子による白基準板からの反射光の
受光を行なわせる受光位置修正手段を設け、補正手段は
、補正データ記憶手段に記憶された各画素点の補正デー
タの値に基づいて光電変換素子が原稿を読取ったときの
アナログ信号を補正することにある。

【００２４】

【作用】このような構成の本発明においては、白基準板
からの反射光を光電変換素子で読取って得られるアナロ
グ信号を、上限基準電位及び下限基準電位に基づいてデ
ジタル変換し、そのデジタル変換したデータの各画素点
の値に対するそのデジタルデータの最小値の割合を補正
データとして補正データ記憶手段に記憶する。この状態
で光電変換素子が原稿を読取ったときのアナログ信号を
、補正データ記憶手段に記憶されている補正データの値
に基づいて補正する。

【００２５】またデジタル変換したデータの各画素点の
値に対するそのデジタルデータの最小値の割合を補正デ
ータとしているので、アナログ／デジタル変換器の上限
基準電位を可変しても補正後の各画素点の値に対する上
限基準電位の変化率は等しくなる。

【００２６】また本発明においては、白基準板からの反
射光を光電変換素子で読取って得られるアナログ信号を
デジタル変換したデータに異常データがあれば、光電変
換素子が読取る白基準板の位置をずらせて再度光電変換
素子により白基準板を読み取らせる。そしてデジタル変
換したデータに異常データが無ければデジタル変換した
データの各画素点の値に対するそのデジタルデータの最
小値の割合を補正データとして補正データ記憶手段に記
憶する。

【００２７】

【実施例】以下、この発明の一実施例を図面を参照して
を説明する。

【００２８】図１において２１は光電変換素子としての
ＣＣＤラインセンサ（電荷結合デバイス）で、このＣＣ
Ｄラインセンサ２１は白基準板や原稿からの反射光を受
光して各画素位置毎のアナログ信号を出力する。

【００２９】前記ＣＣＤラインセンサ２１から出力され
るアナログ信号は、アンプ２２により増幅された後補正
手段としての乗算型ＤＡ（アナログ／デジタル）コンバ
ータ２３の入力端子（ＩＮ）２３ａに入力される。

【００３０】前記ＤＡコンバータ２３は、ＤＡＴＡ入力
端子２３ｂに入力されるデータの値に比例して入力端子
（ＩＮ）２３ａからのアナログ信号を変化させるように
なっている。前記ＤＡコンバータ２３からのアナログ信
号は、アンプ２４を介してＡＤ（アナログ／デジタル）
コンバータ２５の入力端子（ＩＮ）２５ａに入力される
。

【００３１】前記ＡＤコンバータ２５は、その上限基準
電位入力端子（ＶＲＴ）　２５ｂに入力される電位ＶＲ
Ｔ及びその下限基準電位入力端子（ＶＲＢ）　２５ｃに
入力される電位ＶＲＢの間の電位を２５６分割し、ＶＲ
Ｂの電位を値「０」としＶＲＴの電位を値「２５６」と
して、その間の電位をそれぞれ値「１」〜「２５５」に
対応させ、前記入力端子２５ａに入力された電位をその
値に変換するものである。

【００３２】前記ＡＤコンバータ２５で変換されたデジ
タルデータは画像データとして画像データ用ＲＡＭ（ラ
ンダム・アクセス・メモリ）２６に入力され記憶される
ようになっている。

【００３３】２７は制御部本体を構成するＣＰＵ（中央
処理装置）で、このＣＰＵ２７は前記ＣＣＤラインセン
サ２１が白基準板を読取って得られるデジタルデータを
前記画像データ用ＲＡＭ２６が画像データとして記憶し
ている状態で、その画像データを前記画像データ用ＲＡ
Ｍ２６から読出して処理しシェーディングデータとして
補正データ記憶手段としてのシェーディングデータ用Ｒ
ＡＭ２８に記憶させるようになっている。なお、前記画
像データ用ＲＡＭ２６に記憶されている画像データはイ
ンターフェースを介して外部機器にも出力できるように
なっている。

【００３４】前記シェーディングデータ用ＲＡＭ２８は
記憶したシェーディングデータを前記乗算型ＤＡコンバ
ータ２３のＤＡＴＡ入力端子２３ｂに出力するようにな
っている。

【００３５】また前記ＣＰＵ２７から上限基準電位及び
下限基準電位を決めるためのデータがＤＡコンバータ２
９及びＤＡコンバータ３０にそれぞれ入力されるように
なっている。前記ＤＡコンバータ２９は入力データを上
限基準電位を決めるアナログ信号に変換して前記ＡＤコ
ンバータ２５の上限基準電位入力端子２５ｂに供給し、
前記ＤＡコンバータ３０は入力データを下限基準電位を
決めるアナログ信号に変換して前記ＡＤコンバータ２５
の下限基準電位入力端子２５ｃに供給するようになって
いる。

【００３６】前記ＣＰＵ２７は図２に示す処理を行うよ
うにプログラム設定されている。先ずＤＡコンバータ２
９及びＤＡコンバータ３０を制御してＡＤコンバータ２
５に入力する上限基準電位及び下限基準電位を設定する
と共に、シェーディングデータ用ＲＡＭ２８にクリアデ
ータを供給してクリアする。

【００３７】次にＣＣＤラインセンサ２１により白基準
板を１ライン分読み込ませる。このときＣＣＤラインセ
ンサ２１からのアナログ信号の波形は、図３の（ａ）　
に示すようになる。なお、図３において、ＡはＡＤコン
バータ２５の入力端子２５ａに入力されるアナログ信号
の波形であり、Ｂは読取り範囲である。

【００３８】そしてＣＣＤラインセンサ２１が白基準板
を読取ったときの前記ＡＤコンバータ２５からのデジタ
ルデータを画像データとして画像データ用ＲＡＭ２６に
記憶させる。

【００３９】次に前記画像データ用ＲＡＭ２６から画像
データを呼び出し、その画像データの最大値を求め、Ｄ
Ａコンバータ２９を制御してＡＤコンバータ２５の上限
基準電位入力端子（ＶＲＴ）　２５ｂにアナログ信号を
入力し上限基準電位ＶＲＴを画像データの最大値に合う
ように調整する。またＣＣＤラインセンサ２１のマスク
部分の値を求め、ＤＡコンバータ３０を制御してＡＤコ
ンバータ２５の下限基準電位入力端子（ＶＲＢ）　２５
ｃにアナログ信号を入力し下限基準電位ＶＲＢをマスク
部分の電位に合うように調整する。

【００４０】このように調整した後にＣＣＤラインセン
サ２１により白基準板を１ライン分読み込ませると、そ
のときのアナログ信号の波形と上限基準電位ＶＲＴ、下
限基準電位ＶＲＢの関係は図３の（ｂ）　に示すように
なる。なお、図中ＣはＣＣＤラインセンサ２１のマスク
部分の出力である。

【００４１】このときのアナログ信号の波形をＡＤコン
バータ２５によりデジタル変換して画像データ用ＲＡＭ
２６に画像データとして記憶させる。そしてその記憶し
た画像データを呼出してその最小値を求め、その最小値
と各画素点の値を基にシェーディングデータを算出する
。すなわち補正データを求める。このシェーディングデ
ータの算出は、２５６×（最小値／各画素点における値
）、により行われる。こうして算出されたシェーディン
グデータをシェーディングデータ用ＲＡＭ２８に記憶さ
せる。

【００４２】次に、シェーディングデータ用ＲＡＭ２８
からシェーディングデータを呼出して乗算型ＤＡコンバ
ータ２３のＤＡＴＡ入力端子２３ｂに入力させると共に
ＣＣＤラインセンサ２１に白基準板を１ライン分読み込
ませる。

【００４３】これによりＤＡコンバータ２３から出力さ
れるアナログ信号波形Ａは図３の（ｃ）　に示すように
なる。すなわち、アナログ信号の波形Ａは、すべて最小
値の電位を基準にして補正されることになる。

【００４４】この状態でＣＰＵ２７は、ＤＡコンバータ
２９を制御して上限基準電位ＶＲＴを白基準板のアナロ
グ信号の波形Ａに合うように下げる。すなわちアナログ
信号の波形Ａと上限基準電位ＶＲＴ、下限基準電位ＶＲ
Ｂの関係は図３の（ｄ）　に示すようになる。

【００４５】このような構成の実施例においては、先ず
ＤＡコンバータ２９及びＤＡコンバータ３０を制御して
ＡＤコンバータ２５に入力する上限基準電位及び下限基
準電位を設定する。またシェーディングデータ用ＲＡＭ
２８をクリアする。

【００４６】この状態でＣＣＤラインセンサ２１により
白基準板を１ライン分読み込ませ、ＡＤコンバータ２５
でデジタル変換して画像データとして画像データ用ＲＡ
Ｍ２６に記憶させる。そして画像データ用ＲＡＭ２６か
らその画像データを呼び出して最大値を求め、ＤＡコン
バータ２９を制御してＡＤコンバータ２５の上限基準電
位ＶＲＴを画像データの最大値に合うように調整する。 またＣＣＤラインセンサ２１のマスク部分の値を求め、
ＤＡコンバータ３０を制御してＡＤコンバータ２５の下
限基準電位ＶＲＢをマスク部分の電位に合うように調整
する。

【００４７】このように調整した後にＣＣＤラインセン
サ２１に再度白基準板を１ライン分読み込ませ、そのと
きのアナログ信号をＡＤコンバータ２５によりデジタル
変換して画像データ用ＲＡＭ２６に画像データとして記
憶させる。そしてこの記憶した画像データを呼出してそ
の最小値を求め、その最小値と各画素点の値を基にシェ
ーディングデータを、２５６×（最小値／各画素点にお
ける値）、により算出する。

【００４８】こうして算出されたシェーディングデータ
をシェーディングデータ用ＲＡＭ２８に記憶させる。そ
してシェーディングデータ用ＲＡＭ２８からシェーディ
ングデータを呼出して乗算型ＤＡコンバータ２３のＤＡ
ＴＡ入力端子２３ｂに入力させると共にＣＣＤラインセ
ンサ２１に再度白基準板を１ライン分読み込ませる。

【００４９】これによりＤＡコンバータ２３から出力さ
れるアナログ信号波形Ａはすべて画素点において最小値
の電位を基準にして補正されることになる。さらにＤＡ
コンバータ２９を制御して上限基準電位ＶＲＴを白基準
板のアナログ信号の波形Ａに合うように下げる。こうし
て白基準板によるシェーディング補正データの設定及び
ＡＤコンバータ２５の上限基準電位ＶＲＴ、下限基準電
位ＶＲＢの調整が終了する。

【００５０】しかして以降ＣＣＤラインセンサ２１によ
り原稿を読取ることによってＣＣＤラインセンサ２１か
らのアナログ信号がＡＤコンバータ２５でデジタル変換
するときに光源から放射される光量の不均一性や原稿か
らの反射光の入射光路の違い等により生ずる光量の落ち
込みが確実に補正される。

【００５１】そして補正後のデジタルデータが画像デー
タとして画像データ用ＲＡＭ２６に記憶された後、イン
ターフェースを介して外部機器に送出され所望の処理が
行われることになる。

【００５２】またシェーディング補正データの設定及び
ＡＤコンバータ２５の上限基準電位ＶＲＴ、下限基準電
位ＶＲＢの調整によりＤＡコンバータ２３から出力され
るアナログ信号波形Ａはすべて最小値の電位を基準にし
て補正されるため、例えば図４に示すように、コントラ
ストを変化させるためにＶＲＴ−ＶＲＢ間の電位Ｓを例
えば２倍にすることがあると、ＶＲＴ−ＶＲＢ間の電位
は２Ｓになる。このとき読取り範囲Ｂ内のアナログ信号
波形Ａの第１画素点の電位Ｐに対してそれと対応するＶ
ＲＴ−ＶＲＢ間の位置の電位は２Ｐとなる。またアナロ
グ信号波形Ａの第１２９６画素点の電位Ｒに対してそれ
と対応するＶＲＴ−ＶＲＢ間の位置の電位は２Ｒとなる
。すなわちどの画素点においてもＶＲＴ−ＶＲＢ間の電
位の変化率と同じ変化率で画素電位に対してＶＲＴ−Ｖ
ＲＢ間の電位が変化することになる。従ってＡＤコンバ
ータ２５のＶＲＴ−ＶＲＢ間の電位Ｓを可変しても各画
素間でシェーディング補正後のデジタルデータにバラツ
キが生じることはない。次に本発明の他の実施例を図面
を参照して説明する。なお、前記実施例と同一の部分に
は同一の符号を付して詳細な説明は省略する。

【００５３】この実施例は図５に示すようにＣＰＵ２７
による処理が若干異なる。すなわちＣＰＵ２７は、画像
データ用ＲＡＭ２６から画像データを呼出して最大値を
求め、ＡＤコンバータ２５の上限基準電位ＶＲＴを画像
データの最大値に合うように調整するとともにＣＣＤラ
インセンサ２１のマスク部分の値を求め、ＡＤコンバー
タ２５の下限基準電位ＶＲＢをマスク部分の電位に合う
ように調整した後にＣＣＤラインセンサ２１により再度
白基準板を１ライン分読み込ませるが、そのときにＣＣ
Ｄラインセンサ２１からのアナログ信号をＡＤコンバー
タ２５でデジタル変換して得られる画像データを画像デ
ータ用ＲＡＭ２６に一旦記憶した後調べ異常データがあ
るか否かをチェックする。

【００５４】この異常チェックは、例えば画像データの
隣合う画素の値の差を求めて行う。すなわち現画素の値
−前画素の値によって求める。通常１ラインのデータに
おいては画素値が第１画素から増加して途中で１つの極
大値を持ち、その後は減少する特性を持っている。従っ
て現画素の値−前画素の値の演算を行った場合、第１画
素から極大値の画素までは正の値を示し、極大値の画素
では「０」となり、その後負の値を示すことになる。

【００５５】こうして求めた０以外の差の平均値を求め
比較基準値とする。そしてこの比較基準値に対して例え
ば差が３倍以上ある画素点を見つけると異常データあり
と判断する。それ以外は異常データ無しとする。また差
が「０」となる点が２つ以上ある場合には、この「０」
となる点の値との差が３倍以上ある画素点を見つけると
異常データありと判断する。。

【００５６】そして異常データ無しと判断したときには
、前記実施例と同様画像データ用ＲＡＭ２６から画像デ
ータを呼出してその最小値を求め、その最小値と各画素
点の値を基にシェーディングデータを、２５６×（最小
値／各画素点における値）、により算出する処理を行う
。

【００５７】しかし異常データありを判断したときには
、ＣＣＤラインセンサ２１を含む光学系を若干移動して
ＣＣＤラインセンサ２１が読取る白基準板の位置をずら
せる。そしてＣＣＤラインセンサ２１の読取りラインが
白基準板から外れていなければＣＣＤラインセンサ２１
で白基準板の読取りを行ってＡＤコンバータ２５の上限
基準電位ＶＲＴの設定、ＡＤコンバータ２５の下限基準
電位ＶＲＢの設定からやり直す。また光学系の移動によ
ってＣＣＤラインセンサ２１の読取りラインが白基準板
から外れるようなことがあるとエラーにする。

【００５８】この実施例においては、白基準板上のＣＣ
Ｄラインセンサ２１の読取りラインのゴミ等が付着して
いるとそれを読取ったときのＣＣＤラインセンサ２１か
らのアナログ信号波形Ａは図６の（ａ）　にｐで示すよ
うにゴミのある位置の画素の値が極端に小さくなる。

【００５９】そこでもしそのままＡＤコンバータ２５の
上限基準電位ＶＲＴ及び下限基準電位ＶＲＢを図６の（
ｂ）　に示すようにアナログ信号波形Ａの最大値及びＣ
ＣＤラインセンサ２１のマスク部の出力に合わせた後、
２５６×（最小値／各画素点における値）、の演算を行
ってしまうと、図６の（ｃ）　に示すようにアナログ信
号波形Ａが最小値、すなわちゴミのある位置の画素の値
を基準に補正されてしまう。その結果最終的に調整され
るＡＤコンバータ２５の上限基準電位ＶＲＴは図６の（
ｄ）　に示すように極端に小さくなる。

【００６０】これをこのままにしてＣＣＤセンサ２１で
原稿の読取りを行うと、例えば原稿が灰色等の中間色の
場合には、ゴミのある位置は本来レベルが高いにも拘ら
ず補正率が低いため図７にｑで示すように異常に出力が
大きくなる。その結果この原稿読取りデータを基に例え
ば印字出力を行うと図８に示すように白いすじｒが発生
するという不都合が生じる。

【００６１】この点本実施例では図６の（ａ）　に示す
ようにゴミ等により異常にレベルの低い画素があったと
きには異常データと判断してシェーディング補正値の設
定や上限基準電位ＶＲＴの調整を行わずＣＣＤセンサ２
１を含む光学系の位置をずらしてＣＣＤセンサ２１が読
取る白基準板のライン位置を変更する。そしてこれを異
常データ無しと判断されるまで行い、異常データ無しと
判断されたとき初めてシェーディング補正値の設定や上
限基準電位ＶＲＴの調整を行う。従って設定されるシェ
ーディング補正値や調整される上限基準電位ＶＲＴは常
に正常な値となり、従ってより確実なシェーディング補
正ができることになる。

【００６２】

【発明の効果】以上詳述したようにこの発明によれば、
確実なシェーディング補正ができ、しかもコントラスト
等を変化させたときにデジタルデータを各読取り画素位
置において同じ変化率で変化させることができ、これに
より補正後のデジタルデータにバラツキが生じる虞がな
い画像読取装置を提供できるものである。またこの発明
によれば、より確実なシェーディング補正ができる画像
読取装置を提供できるものである。

【図面の簡単な説明】

【図１】この発明の一実施例を示すブロック図。

【図２】同実施例における要部処理を示す流れ図。

【図３】同実施例におけるアナログ信号波形と上限基準
電位及び下限基準電位との関係を示す図。

【図４】同実施例においてコントラストを変化させたと
きのアナログ信号波形と上限基準電位及び下限基準電位
との関係を示す図。

【図５】この発明の他の実施例における要部処理を示す
流れ図。

【図６】白基準板にゴミが付着したときのアナログ信号
波形を示す図。

【図７】白基準板にゴミが付着した状態でシェーディン
グ補正値を設定したときの問題点を説明するための図。

【図８】白基準板にゴミが付着した状態でシェーディン
グ補正値を設定したときの問題点を説明するための図。

【図９】従来例を示すブロック図。

【図１０】同従来例における要部処理を示す流れ図。

【図１１】同従来例におけるアナログ信号波形と上限基
準電位及び下限基準電位との関係を示す図。

【図１２】同従来例においてコントラストを変化させた
ときのアナログ信号波形と上限基準電位及び下限基準電
位との関係を示す図。

【符号の説明】

２１…ＣＣＤラインセンサ、２３…乗算型ＤＡコンバー
タ、２５…ＡＤコンバータ、２６…画像データ用ＲＡＭ
、２７…ＣＰＵ、２８…シェーディングデータ用ＲＡＭ
、２９，３０…ＤＡコンバータ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　光源からの光を原稿に反射させ、その
   反射光を光電変換素子で受光してアナログ信号に変換し
   、この電気信号をアナログ／デジタル変換器で上限基準
   電位及び下限基準電位に基づいてデジタルデータに変換
   するとともに、補正手段により光源から放射される光量
   の不均一性や原稿から反射される光が入射される光路の
   違い等により生ずる光量の落ち込みを１ライン毎に補正
   する画像読取装置において、予め白基準板からの反射光
   を前記光電変換素子で受光して得られる１ラインのアナ
   ログ信号を前記アナログ／デジタル変換器の上限基準電
   位及び下限基準電位に基づいてデジタル変換し、得られ
   る１ラインのデジタルデータの各画素点の値に対するそ
   の各画素点の最小値の割合を補正データとして記憶する
   補正データ記憶手段を設け、前記補正手段は、前記補正
   データ記憶手段に記憶された各画素点の補正データの値
   に基づいて前記光電変換素子が原稿を読取ったときのア
   ナログ信号を補正することを特徴とする画像読取装置。
2. 【請求項２】　　光源からの光を原稿に反射させ、その
   反射光を光電変換素子で受光してアナログ信号に変換し
   、この電気信号をアナログ／デジタル変換器で上限基準
   電位及び下限基準電位に基づいてデジタルデータに変換
   するとともに、補正手段により光源から放射される光量
   の不均一性や原稿から反射される光が入射される光路の
   違い等により生ずる光量の落ち込みを１ライン毎に補正
   する画像読取装置において、予め白基準板からの反射光
   を前記光電変換素子で受光して得られる１ラインのアナ
   ログ信号を前記アナログ／デジタル変換器の上限基準電
   位及び下限基準電位に基づいてデジタル変換した１ライ
   ンのデータに異常データが存在するか否かを判断する判
   断手段と、この判断手段にて異常データが存在しないこ
   とが判断されたとき得られる１ラインのデジタルデータ
   の各画素点の値に対するその各画素点の最小値の割合を
   補正データとして記憶する補正データ記憶手段と、前記
   判断手段にて異常データの存在が判断されたとき前記光
   電変換素子が受光する前記白基準板からの反射光の出射
   位置をずらして再度前記光電変換素子による前記白基準
   板からの反射光の受光を行なわせる受光位置修正手段を
   設け、前記補正手段は、前記補正データ記憶手段に記憶
   された各画素点の補正データの値に基づいて前記光電変
   換素子が原稿を読取ったときのアナログ信号を補正する
   ことを特徴とする画像読取装置。