JPH04356881A - 画像位置調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は原画の映像信号の表示形
態と異なる表示形態で隣接配置された複数表示部に各表
示部の画面位置（以下、画枠）を調整して一体的表示す
る画枠調整回路に関する。

【０００２】

【従来の技術】従来、この種の画枠調整回路として図４
に示すものがあった。この図４は従来の画枠調整回路の
画面（単一の表示部）に相当するブロック構成図を示す
。同図において従来の画枠調整回路は、外部から入力さ
れる原画映像信号ＳＯ　の輝度信号ＳＹ　および色信号
ＳＣ　を格納するフレームメモリ１と、このフレームメ
モリ１に原画映像信号ＳＯ　を書込みを可能とするため
のメモリライト信号ＷＥ及びライトリセット信号ＲＳＴ
Ｗ　を原画映像信号ＳＯ　の色副搬送波の４倍周波数の
システムクロック４ｆＳＣ及びフレームパルスＦＰから
生成し、各拡大率に応じて映像信号の切出位置を調整す
る粗調整回路２と、前記システムクロック４ｆＳＣ及び
フレームパルスＦＰに基づいて各拡大率に共通する移動
間隔（移動サンプリング間隔）で前記フレームメモリ１
のメモリリード信号ＲＥ及びリードリセット信号ＲＳＴ
Ｒ　を生成する微調整回路３と、このメモリリード信号
ＲＥ及びリードリセット信号ＲＳＴＲ　に基づいて読出
された映像信号を補間する補間回路４と、この補間され
た映像信号をディジタル／アナログ（Ｄ／Ａ）変換して
輝度信号及び色信号又はビデオ信号として表示映像信号
ＳＶ　を出力する出力回路５とを備える構成である。

【０００３】次に、前記構成に基づく従来回路の動作を
図５〜図７を参照して説明する。まず、原画映像信号Ｓ
Ｏ　が輝度信号ＳＹ　と色信号ＳＣ　とに分かれてフレ
ームメモリ１の輝度フレームメモリ１１と色フレームメ
モリ１２とに各々入力される。このフレームメモリ１へ
の書込み動作は粗調整回路２の切出位置調整部２２で１
倍〜８倍（×１〜×８）の各拡大率に応じた切出位置を
調整し、この調整よりシステムクロック４ｆＳＣ及びフ
レームパルスＦＰに基づいて画面切出信号発生部２１か
ら切出位置の期間書き込みを可能とするためのメモリラ
イト信号ＷＥ及びその起点となるライトリセット信号Ｒ
ＳＴＷ　を出力し、このメモリライト信号ＷＥ及びライ
トリセット信号ＲＳＴＷ　により行なわれる。具体的な
書込み動作は図５（Ａ）に示すように、倍率×１のとき
１４．３ＭＨＺ　のサンプリング周波数（４ｆＳＣ）で
サンプリングポイントが１水平走査期間（Ｈ）につき９
１０ポイントとなる。また、倍率×２のときサンプリン
グポイントが４５５ポイント、倍率×３のときサンプリ
ングポイントが３０３ポイント、倍率×４のときサンプ
リングポイントが２２７ポイント、…倍率×８のときサ
ンプリングポイントが１１３ポイントとなる。

【０００４】前記フレームメモリ１に書込まれた映像信
号を読出す場合には、画枠調整部３２が各倍率に対応す
る共通する移動サンプリング間隔で水平（Ｈ）方向・垂
直（Ｖ）方向について表示映像信号ＳＶ　の画枠を調整
し、この調整により画枠信号発生回路３３が前記切出位
置に対応する期間読み出しを可能とするためのメモリリ
ード信号ＲＥ及びその起点となるリードリセット信号Ｒ
ＳＴＲ　を出力し、このメモリリード信号ＲＥ及びリー
ドリセット信号ＲＳＴＲ　により前記映像信号の読出し
が行なわれる。前記図５（Ａ）に示すように、書込まれ
た各倍率の映像信号を予め定められた各拡大率に共通す
るサンプリング間隔て順次読出すことにより映像信号と
して出力する。

【０００５】前記読出された映像信号は輝度信号、色信
号毎に補間回路４で補間され、図５（Ｂ）に示すように
各倍率（×１〜×８）毎に鎖線矢印で示すサンプリング
ポイント１１　、１２　、１３　…、２１　、２３　、
２２　…３１　、３２　、３３　…、…が補間されるこ
ととなる。この補間された映像信号が出力回路５でＤ／
Ａ変換されると共に、各々加算されて表示映像信号ＳＶ
　としての輝度信号及び色信号又はビテオ信号ＳＶＤが
表示部（図示を省略する）へ出力され表示されることと
なる。

【０００６】

【発明が解決しようとする課題】従来の画枠調整回路は
以上のように構成されていたことから、特定の倍率につ
いて画枠を調整すると他の画枠調整を必要としない倍率
の画枠が変動して複数の表示部における隣接境界で画像
の連続性がなくなり、各表示部で表示ずれが生じるとい
う課題を有していた。さらに、図７（Ａ）、（Ｂ）に基
づいて具体的に詳述すると、いま同図（Ａ）のように倍
率（×２）の場合に隣接画面相互間に連続性があり、倍
率×４のみで連続性がなく画枠調整が必要であるとする
。ここで、前記倍率×４を右へ１ステップずらして画枠
調整を行なうと、同図（Ｂ）のように倍率×４の画面の
隣接境界に画像Ａの連続性が得られるが、倍率×２（又
は×３等）で画像Ａの連続性が失われることとなる。な
お、前記調整で２サンプルポイントを１ステップとして
移動させるのは、輝度信号ＳＹ　は１サンプルポイント
毎に移動させることができるが、色信号ＳＣ　は１サン
プルポイント毎に移動させると移動の毎に色データを重
畳する都合上色が反転することとなるためである。

【０００７】本発明は前記課題を解消するためになされ
たもので、隣接配設される複数の表示部に異なる倍率の
画像を表示する際に、各表示部境界部の連続性を維持す
るように画枠を調整する画枠調整回路を提案することを
目的とする。

【０００８】

【課題を解決するための手段】図１は本発明の原理説明
図である。同図において本発明に係る画枠調整回路は、
原画の映像信号を当該原画の書込信号に基づいて映像信
号記録手段（１）に格納し、当該格納された映像信号を
表示の読出信号に基づいて読出し、当該読出された映像
信号を前記原画の表示形態と同一又は異なる表示形態で
複数の表示部（１０１　〜１０ｎ　＜ｎは２以上の整数
＞）が隣接配置されてなる表示手段（１００）に相関関
係をもって表示すると共に、当該表示手段（１００）の
表示を各表示部（１０１　〜１０ｎ　）の画枠を調整し
て表示する画枠調整回路において、前記原画の表示形態
と同一又は異なる表示形態で表示するための各表示形態
に対応する複数の画枠調整データ（×１〜×ｎ）を格納
する画枠調整データ記憶手段（３１）と、前記画枠調整
データ記憶手段（３１）に格納された複数の画枠調整デ
ータのうち表示形態選択信号に対応する画枠調整データ
を読出し、当該画枠調整データに基づいて前記表示の読
出信号を生成して画枠の微調整を行なう微調整手段（３
０）とを備えるものである。

【０００９】

【作用】本発明においては、各表示形態に各々対応して
複数の画枠調整データを画枠調整データ記憶手段に格納
し、表示形態の選択信号に基づいて前記複数の画枠調整
データのうち該当する画枠調整データを読出すと共に、
当該読出された画枠調整データに基づいて映像信号を読
出すための読出信号を生成する微調整手段で生成し、こ
の読出信号で特定される映像信号記憶手段に格納される
映像信号を読出して表示手段に表示する。前記読出信号
を各表示形態に対応した内容の画枠調整データに基づい
て生成することから、各表示形態のいずれにおいても複
数隣接配置された各表示部の境界で画像の連続性を失う
ことなく表示する。

【００１０】

【実施例】以下、本発明の一実施例を図２及び図３に基
づいて説明する。この図２は本実施例回路の画面（単一
の表示部）に相当する概略構成ブロック図、図３は図２
記載実施例の要部詳細ブロック図を示す。前記各図にお
いて本実施例に係る画枠調整回路は、前記図４記載従来
回路と同様にフレームメモリ１、粗調整回路２、微調整
回路３、補間回路４及び出力回路５を備え、前記微調整
回路３の構成を異にする。前記微調整回路３は、複数の
表示部（図示を省略）の各画面毎に複数の倍率（×１、
×２〜×ｎ）に対応する各画枠調整データ（×１、×２
、〜×ｎ）を格納する画枠調整データメモリ３１と、外
部の制御部２００から入力される拡大率選択信号に対応
する画枠調整データを前記画枠調整データメモリから読
出してメモリリード信号ＲＥ、リードリセット信号ＲＳ
ＴＲ　を生成する画枠信号発生回路３０とを備え、前記
メモリリード信号ＲＥ、リードリセット信号ＲＳＴＲ　
を前記フレームメモリ１に読出信号として出力する構成
である。

【００１１】次に、前記構成に基づく本実施例回路の動
作を水平（Ｈ）方向に所定倍率拡大する場合について図
３を参照して説明する。原画映像信号が入力され、前記
図４記載の従来回路と同様に粗調整回路２から出力され
るメモリライト信号ＷＥ及びライトリセット信号ＲＳＴ
Ｗ　に基づいて入力された映像信号ＳＯ　を輝度信号Ｓ
Ｙ　・色信号ＳＣ　に分けて各々フレームメモリ１の輝
度フレームメモリ１１及び色フレームメモリ１２に拡大
率に応じた粗調整がなされて格納する。

【００１２】前記フレームメモリ１に格納された映像信
号を所定の拡大率で表示する場合の読出し動作は次の通
りである。まず、複数拡大率に対応する調整データが制
御部２００からシリアルインターフェース３０４を介し
てＣＰＵ３０６に入力され、このＣＰＵ３０６の制御に
基づいて前記複数拡大率の調整データが各表示部の画面
毎の複数倍率に対応する各画枠調整データ×１、×２〜
×ｎが画枠調整データメモリ３１に格納される。この画
枠調整データメモリ３１はＣＰＵ３０６からのアクセス
可能なＥＥＰＲＯＭあるいはＮＶＲＡＭ（不揮発性ＲＡ
Ｍ）等で形成され、所定のアドレスから各画枠調整デー
タを８ｂｉｔデータとしてマップ形式に格納し、本回路
設置時に書込み、設置後に書換えが可能となっている。

【００１３】さらに、表示を希望する拡大率を特定する
拡大率選択信号（Ｈ方向の拡大率が３ｂｉｔ、Ｖ方向の
拡大率が３ｂｉｔ）が制御部２００から出力されるとこ
の拡大率選択信号がパラレルインターフェース３０５を
介してＣＰＵ３０６に入力され、このＣＰＵ３０６は拡
大率選択信号で特定される拡大率の画枠調整データを読
出す。この読出された画枠調整データはパラレルインタ
ーフェース３０５を介して水平・垂直（Ｈ・Ｖ）分離回
路３０７に入力され、このＨ・Ｖ分離回路３０７の時分
割機能に基づいて水平（Ｈ）方向画枠調整データと垂直
（Ｖ）方向画枠調整データとに分離される。

【００１４】他方、前記表示部に関する前記複数の表示
部に共通なサンプリング周波数信号としてのシステムク
ロック４ｆＳＣ及びフレームパルスＦＰがカウンタ３０
１に入力され、このカウンタ３０１は水平（Ｈ）方向に
ついては１水平走査期間（Ｈ）間に４ｆＳＣが９１０ポ
イントが積算され、垂直（Ｖ）方向については１垂直走
査期間（Ｖ）内にフレームパルスＦＰのエッジが５２５
ポイントが積算される。このカウンタ３０１で積算され
た積算値はタイミング発生部３０２に出力されると共に
、１０−８ビット変換部３０３を介して８ビットの信号
に圧縮されて比較回路３０９に出力される。

【００１５】前記比較回路３０９は、前記Ｈ方向、Ｖ方
向の各積算値と前記Ｈ・Ｖ分離回路３０７から出力され
るＨ方向、Ｖ方向の各画枠調整データとを比較し、この
Ｈ方向、Ｖ方向について各々比較した結果一致した場合
にパルスが各々出力され、Ｈ方向、Ｖ方向の各出力につ
いて論理積条件を求めてこの論理結果を１ビットのリー
ドリセット信号ＲＳＴｒ　として読出信号発生回路３１
０に出力する。また、前記タイミング発生部３０２はカ
ウンタ３０１のＨ方向・Ｖ方向の各積算値からＨ方向・
Ｖ方向の各タイミング信号の原信号を読出信号発生回路
３１０に出力する。前記読出信号発生回路３１０は、複
数の表示部の画面数（例えば１６画面）に対応する数（
１６個）のメモリを備え、それにタイミング発生部３０
２から出力されるタイミング信号の原信号が共通して供
給される。そして各画面毎に１ビットのリードリセット
信号ＲＳＴｒ　の時点から読み出すことで遅延させ各画
面の表示起点を特定するためのメモリリード信号ＲＥ及
びリードリセット信号ＲＳＴＲ　を出力する。

【００１６】このメモリリード信号ＲＥ及びリードリセ
ット信号ＲＳＴＲ　に基づいてフレームメモリ１の映像
信号ＳＯ　（輝度信号ＳＹ、色信号ＳＣ　）を読出すこ
とにより、各画面毎に拡大率に応じた映像信号ＳＶ　を
読出すことが可能となる。なお、前記実施例においては
フレームメモリ１の映像信号を読出すメモリリード信号
ＲＥ及びリードリセット信号ＲＳＴＲ　を画枠信号発生
回路３０で生成する構成としたが、画枠調整データメモ
リ３１から拡大率選択信号に基づいてメモリリード信号
ＲＥ及びリードリセット信号ＲＳＴＲ　を直接出力する
構成とすることもできる。

【００１７】また、実施例においては補間回路４をフレ
ームメモリ１の後段に設ける構成としたが、補間回路４
をフレームメモリ１の前段に設ける構成とすることもで
きる。

【００１８】

【発明の効果】以上説明したように本発明においては、
各表示形態に各々対応して複数の画枠調整データを画枠
調整データ記憶手段に格納し、表示形態の選択信号に基
づいて前記複数の画枠調整データのうち該当する画枠調
整データを読出すと共に、当該読出された画枠調整デー
タに基づいて映像信号を読出すため読出信号を微調整手
段で生成し、この読出信号で特定される映像信号記憶手
段に格納される映像信号を読出して表示手段に表示する
。前記読出信号を各表示形態に対応した内容の画枠調整
データに基づいて生成することから、各表示形態のいず
れにおいても複数隣接配置された各表示部の境界で画像
の連続性を失うことなく表示することができるという効
果を有する。

【図面の簡単な説明】

【図１】本発明に係る画枠調整回路の原理を説明するた
めの、原理説明図である。

【図２】本発明の一実施例回路を説明するための、全体
概略構成図である。

【図３】図２記載実施例の要部詳細ブロック図である。

【図４】従来の画枠調整回路の１画面に相当するブロッ
ク構成図である。

【図５】複数倍率における１水平走査期間内のサンプリ
ングポイント態様図を示す、同図（Ａ）はフレームメモ
リ読出しのサンプリングポイント説明図、同図（Ｂ）は
補間後のサンプリングポイント説明図である。

【図６】複数倍率における１水平走査期間内のサンプリ
ングポイントを微調整する場合の説明図である。

【図７】複数倍率を複数表示部に表示した場合の表示態
様図である。

【符号の説明】

１…フレームメモリ（映像信号記憶手段）２…粗調整回
路 ３…微調整回路 ４…補間回路 ５…出力回路 １１…輝度フレームメモリ １２…色フレームメモリ ２１…画面切出信号発生回路 ２２…切出位置調整部 ３０、３３…画枠信号発生回路 ３１…画枠調整データメモリ ３２…画枠調整部 ４１…輝度補間回路 ４２…色補間回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　原画の映像信号を当該原画の書込信号
   に基づいて映像信号記録手段（１）に格納し、当該格納
   された映像信号を表示の読出信号に基づいて読出し、当
   該読出された映像信号を前記原画の表示形態と同一又は
   異なる表示形態で複数の表示部（１０１　〜１０ｎ　）
   が隣接配置されてなる表示手段（１００）に相関関係を
   もって表示すると共に、当該表示手段（１００）の表示
   を各表示部（１０１　〜１０ｎ　）の画枠を調整して表
   示する画枠調整回路において、前記原画の表示形態と同
   一又は異なる表示形態で表示するための各表示形態に対
   応する複数の画枠調整データ（×１〜×ｎ）を格納する
   画枠調整データ記憶手段（３１）と、前記画枠調整デー
   タ記憶手段（３１）に格納された複数の画枠調整データ
   のうち表示形態選択信号に対応する画枠調整データを読
   出し、当該画枠調整データに基づいて前記表示の読出信
   号を生成して画枠の微調整を行なう微調整手段（３０）
   とを備えることを特徴とする画枠調整回路。
2. 【請求項２】　　前記請求項１記載の画枠調整回路にお
   いて、前記原画の映像信号における書き込みサンプリン
   グの基準となるタイミング信号を各フィールドまたはフ
   レーム毎に積算する積算手段（３０１）を備え、前記微
   調整手段（３０）は前記画枠調整データ記憶手段（３１
   ）に格納された複数の画枠調整データのうち表示形態選
   択信号に対応する画枠調整データを読出す調整データ読
   出制御手段（３０６）と、当該読出された画枠調整デー
   タと前記積算手段（３０１）の積算値とを比較して前記
   表示の読出信号を生成する比較手段（３０９）とを備え
   ることを特徴とする画枠調整回路。
3. 【請求項３】　　前記請求項１記載の画枠調整回路にお
   いて、前記画枠調整データ記憶手段（３１）は画枠調整
   データとして少なくとも拡大又は縮小の複数表示形態に
   ついて水平（Ｈ）方向又は垂直（Ｖ）方向の少なくとも
   一つの画枠調整データを複数格納することを特徴とする
   画枠調整回路。