JPH04356970A - 電子−波結合の半導体デバイス - Google Patents

電子−波結合の半導体デバイス

Info

Publication number
JPH04356970A
JPH04356970A JP3022868A JP2286891A JPH04356970A JP H04356970 A JPH04356970 A JP H04356970A JP 3022868 A JP3022868 A JP 3022868A JP 2286891 A JP2286891 A JP 2286891A JP H04356970 A JPH04356970 A JP H04356970A
Authority
JP
Japan
Prior art keywords
electron
layer
gate
electronic
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3022868A
Other languages
English (en)
Inventor
Noriaki Tsukaka
ツカダ　ノリアキ
Klaus Ploog
クラウス　プローク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Original Assignee
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Max Planck Gesellschaft zur Foerderung der Wissenschaften eV filed Critical Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Publication of JPH04356970A publication Critical patent/JPH04356970A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/383—Quantum effect devices, e.g. of devices using quantum reflection, diffraction or interference effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子−波結合の半導体
デバイスに関しかつとくに半導体スイツチングデバイス
に言及する。より詳細にはここで提案される新規なデバ
イスは電気信号の迅速なスイツチングに適し、とくにコ
ンピユータのデジタル信号のスイツチングに適し、また
アナログ信号のスイツチングにも使用されることができ
る。そのうえ、デバイスは信号またはパワーデバイダと
して使用されることができる。
【０００２】
【従来の技術】知られる限りにおいては、従来技術は、
本発明が新規なクラスのデバイスに関するように電子−
波結合のスイツチングデバイスを開示していない。
【０００３】近年、微小製造技術および材料成長技術の
進歩によりメソスコピツク装置にかなりの関心があった
。この点に関して以下の従来技術の論文に注意が引き付
けられる。 （１）ジー・テインプ、エー・エム・チヤング、ピー・
マンキヴイツヒ、アール・ベーリンガー、ジエイ・イー
・カニンガム、テイー・ワイ・チヤング、およびアール
・イー・ホーウエツド、物理レビユー報告（Ｐｈｙｓ．
Ｒｅｖ．Ｌｅｔｔ．）５９，７３２（１９８７年）。 （２）ビー・ジエイ・フアン。ヴイー、エツチ・フアン
・フーテン、シー・ダブリユー・ビーネツカー、ジエイ
・ジー・ウイリアムソン、エル・ピー・クーベンホーベ
ン、デイー・フアン・デイア・マーレル、およびシー・
テイー・フオクソン、物理レビユー報告６０，８４８（
１９８８年）。 （３）ユー・シバン、エム・ハイブラム、およびシー・
ピー・ウムバツハ、物理レビユー報告６２，９９２（１
９８９年）。 （４）エー・スザツフアーおよびエー・デイー・ストー
ン、物理レビユー報告６２，３００（１９８９年）。
【０００４】メソスコピツク装置の寸法は十分に低い温
度で電子の非弾性手段なしの通路より小さく、かつ結果
として電子波作用は装置全体にわたつて密着して延在す
る。寸法が弾性手段なしの通路より小さいとき、電子搬
送はバリステイツク様式にありそしてどのような種類の
スキヤツタリングもない。高い移動度のＧａＡｓ／Ａｌ
ＧａＡｓ装置において、３ないし８μｍと同じ程度に長
い弾性手段なしの通路が例えば以下の幾つかの論文にお
いて最近報告されている。 （５）エム・エル・ルーケス、エー・シエーラー、エス
・ジエイ・アレン・ジユニア、エツチ・ジー・グレイヘ
ツド、アール・エム・ルーセン、イー・デイー・ビーブ
、およびジエイ・ピー・ハブリソン、物理レビユー報告
５９，３０１１（１９８７年）。 （６）アール・ジエイ・ホーグ、エー・エツチ・マクド
ナルド、ピー・ストレーダ、およびケー・フオン・クリ
ツツング、物理レビユー報告６１，２７９７（１９８８
年）。 （７）アール・ダブリユー・ウインクラー、ジエイ・ピ
ー・コツトハウス、およびケー・プルーグ、ブレビユー
報告６２，１１７７（１９８９年）。
【０００５】
【発明が解決すべき課題】本発明は２つの平行な電子導
波管の間の電子波結合を利用する新規なデバイス構造に
関する。
【０００６】本発明の目的は、作動において非常に迅速
であり、高い集積に適しそしてまた好ましくは室温で使
用されることができる電子−波カプラに基礎を置いたス
イツチデバイスまたは信号パワーデバイダを提案するこ
とにある。
【０００７】
【発明を解決するための手段】上記目的を達成するため
に、本発明は、第１バンドギヤツプを有する半導体材料
からなる第１層、前記第１半導体層上に形成されかつ前
記第１バンドギヤツプより大きい第２バンドギヤツプを
有する材料からなる第２層、並んで形成されるが前記第
１半導体層と第２層との間の境界に隣接して前記第１半
導体層内で互いに間隔が置かれる第１および第２電子導
波管、該電子導波管を横切ってかつそれを超えて前記第
２層の上方に延在するゲート領域、該ゲート領域の１側
で前記第１および第２電子導波管への入力接続を備える
第１接点手段およびさらに前記第１接点手段からゲート
領域の反対側上で前記第１および第２電子導波管からの
別個の出力接続を備える接点手段からなる電子−波結合
半導体デバイス、とくに半導体スイツチングデバイスに
おいて、前記ゲート領域の下の、前記電子導波管に沿い
かつそれを横切る前記電子導波管の寸法かつまた前記電
子導波管の間の寸法がデバイスの作動温度において電子
用の弾性手段なしの通路より小さいことを特徴とする電
子−波結合の半導体デバイスに関する。
【０００８】本発明の基礎をなす基本的な物理的特性は
以下の通りである。
【０００９】電子が２つの電子導波管の一方に最初にあ
るならば、その波の作用は等しい振幅を有する対称状態
（エネルギＥｓ）と非対称状態（エネルギＥａ）の直線
的組み合わせである。各状態は形式指数関数（−ｉＥｓ
，ａｔ／ｈ）の時間依存の純粋な位相因子と関連付けら
れる。２つの状態が僅かに異なるエネルギΔＥ＝Ｅａ−
Ｅｓを有するため、それらの位相因子は僅かに異なる量
で前進し、そして結果として生じる直線的組み合わせの
波作用は周波数ｆ＝ΔＥ／ｈを有する２つの電子導波管
間で前後に振動する電子に対応する。時間ｔ＝０におい
て電子が２つの電子導波管の一方にあったならば、その
場合にそれはこの振動の１／２周期後、すなわち、他方
の電子導波管に伝達するために要求される時間と見做さ
れることができる時間ｔＴ　＝ｈ／２ΔＥ後他方の電子
導波管内に見い出される。
【００１０】この過程の物理的特性は添付図面を参照し
て後でさらに詳細に説明する。
【００１１】電子導波管に関しては２次元電子ガスの横
方向に収縮された領域によつて形成されたチヤンネルで
あるのがとくに好都合であり、前記収縮された領域は擬
似１次元電子ガスを示す。
【００１２】絶縁された電子導波管のサブバンドエネル
ギレベルに関してはこれが２つの導波管間の電子の完全
な伝達を保証するので同一の値を有するのがとくに好適
である。この条件が満たされないならば、その場合に伝
達は部分的のみであが、それは幾つかの実用的用途、例
えば２つのチヤンネル間の信号の分割を有する。
【００１３】実際にはこれがスイツチング過程が精密に
同調されることを可能にするので、作動においてゲート
電極に印加される電圧を変化するための手段を設けるの
が好都合であり、スイツチングの効率はゲート領域の下
の電子導波管の長さのおよびゲート領域に印加される電
圧の関数である。明らかなように、ゲート電極の下の電
子導波管の長さは製造の間に設定されるが、ゲート領域
に印加される電圧は使用中容易に変化されることができ
る。一方の導波管から他方の導波管へのその導波管に印
加される信号の完全な伝達が特定のゲート電圧によつて
のみ期待されるので、また信号の部分的な伝達はこの手
苦底のゲート電圧と異なるゲート電圧により達成される
ことができることが期待される。すなわち、デバイスは
信号またはパワーデバイダとして作動されることができ
る。
【００１４】代表的なスイツチングデバイスは２つの入
口ポートおよび２つの出口ポートを備えた４ポートスイ
ツチングデバイスである。実際にこれは第１接点手段が
前記第１および第２電子導波管への第１および第２接点
からなることを意味し、これらの第１および第２接点が
第１および第２入口ポートを画成する。別個の接点から
なるさらに他の接点手段は別個の出力接続または第１お
よび第２電子導波管からの出力ポートを設ける。
【００１５】しかしながら、また、第１および第２電子
導波管に共通な接点として第１接点手段を実現しかつ前
記共通接点と前記ゲート領域との間に前記第１および第
２導波管を含んでいる平面に対して垂直な磁界を発生す
るための磁界発生手段を設けることができる。この種の
デバイスはかくして本発明のおよびまたアハロノフ−ボ
ーム効果を使用する。この配置は出力ポートのいずれか
に、すなわちさらに他の接点手段の２つの別個の接点の
いずれかに所望されるように共通接点に印加される信号
が切り換えられることを許容する。特別な利点は結合長
さ、すなわち、ゲート領域の下の電子導波管の長さがス
イツチング速度の対応する増加の結果として生じる４ポ
ートデバイスに比して半分だけ減少されるという事実に
ある。
【００１６】いずれの場合、すなわち４ポートまたは３
ポートデバイスを取り扱っている場合において、デバイ
スそれ自体は好都合には、第１半導体層がより小さいバ
ンドギヤツプを有する材料からなりかつ前記第２層がよ
り大きいバンドギヤツプを有する材料からなることによ
つて特徴付けられるＩＩＩ−Ｖ族のヘテロ構造として実
現される。
【００１７】この種のデバイスにおいて電子導波管を形
成する２次元または擬似１次元電子ガスは好ましくは前
記第２層の変調ドーピングにより前記第２層に隣接して
前記第１半導体層に形成される。変調ドーピング技術は
例えばヨーロツパ特許出願第８７１１６４５１．３号ま
たはその対応するアメリカ合衆国特許第４，８７８，０
９５号に記載されている。
【００１８】本発明のデバイスの特別な実現は、前記第
１半導体層が、好ましくはそれらの間にバツフア層を備
えた、ＧａＡｓ基板上に成長させられた１μないし１０
μ、とくに２μの範囲の厚さを有する固有のガリウムヒ
素からなることによつて特徴付けられるＡｌＧａＡｓ／
ＧａＡｓヘテロ構造に基礎が置かれる。これらのバツフ
ア層は公知の方法において基板内に存在する不純物が第
１半導体層内に拡散することを防止するように作用する
超格子構造の幾つかの周期からなる。この実施例におい
て、第２層は１００から１０００Åの範囲かつ代表的に
は２００Åの厚さを有するドーピングされないＡｌ０．
３Ｇａ０．７Ａｓ層からなり、　そしてｎドーピングさ
れたＡｌ０．３Ｇａ０．７Ａｓの形の変調ドーピング層
が前記第２層に設けられる。ドーパントは代表的には１
ないし３×１０１８／ｃｍ３　の濃度を有するシリコン
であり、そして変調ドーピング層は代表的にはおよそ５
００Åまでの単一層の厚さを有しかつ１０ないし３００
Åの範囲の距離（ドーピングされないＡｌ０．３Ｇａ０
．７Ａｓ）だけ前記のＧａＡｓの境界から間隔が置かれ
る。
【００１９】この種のデバイス、または実際には本発明
によるいずれかのデバイスにおいては、何らかの形の電
子導波管用の横方向閉じ込め、すなわちその境界を設け
ることが必要である。これは好都合には、電子導波管の
両側のかつ前記電子導波管間（ゲート電極の下でなく）
のデバイスの領域をイオン注入またはイオンボンバード
メントにより絶縁材料に変換することによつてなされる
ことができる。
【００２０】ボンバードメントが延長された断面のイオ
ンビームにより実施されるならば、第２層上にキヤツプ
層を成長させかつこのキヤツプ層を所望の電子導波管と
平面図において実質上同一の形状および大きさを有する
キヤツプ領域を形成するようにエツチングするのが好都
合である。ＧａＡｓ／ＡｌＧａＡｓヘテロ構造において
、キヤツプ層は代表的には１００ないし３００Åの厚さ
を有するドーピングされないガリウムヒ素層によつて形
成される。フオトエツチング後ゲート領域は次いで第２
層の上方にかつキヤツプ層の上方に形成され、そして実
際には好ましくは、例えば金からなるシヨツトキーゲー
トである。構造は次いで電子導波管を画成するようにイ
オンボンバードメントに従わされ、イオンのエネルギは
それらが電子導波管の側部のかつ間の領域に作用するが
電子導波管を含んでいる領域にでなくまたは前記キヤツ
プ領域内の前記電子導波管の上方の材料の増大された厚
さおよび／または性質によりゲート領域の下に作用する
ように選択される。
【００２１】第１接点手段およびさらに他の接点手段は
、例えば常圧で８０％Ｎ２および２０％Ｈ２のガス状環
境において８０秒の期間だけ４５０°Ｃで、デバイスに
拡散された、例えば金またはゲルマニウムからなる金属
接点からなるが、所望されるならばヘリウムまたはアル
ゴンまたは他の不活性ガスが同様に使用されることがで
きる。
【００２２】電子導波管の境界はまたその通路内の材料
を完全な絶縁材料に変換する鮮明に焦点合わせされたイ
オンビーム源を使用してチツプ上に「描かれる」ことが
できる。イオンビームボンバードメントが焦点合わせさ
れたイオンビームまたは延長された断面のイオンビーム
により実施されるかどうかに拘わらず、それは実質上ゲ
ート電極の下の領域に対して電子導波管およびクロスバ
ーに対応するＨの垂直脚部を有する平面図においてＨ傾
城の絶縁構造を画成する。
【００２３】本発明によつて設けられる電子導波管は、
代表的には、３０Åまでの範囲の厚さ、２ないし３×１
０３　Åの範囲の幅を有しそして２ないし３×１０３　
Åの距離だけ互いに離される。これらの寸法は比較的低
い作動温度、例えば液体窒素の温度での作動温度に適用
される。デバイスの作動温度が増大すると寸法は大きさ
を減じなければならずそしてそれは次いで現行のリソグ
ラフ技術によつて製造されることができる大きさの限界
に到達し始めている。しかしながら、リソグラフ技術の
進歩は本発明が室温で作動することができるデバイスに
おいて実現されることを許容することが期待される。
【００２４】ゲート領域は０．３μの大きさの電子導波
管の長さ方向の幅および１μの大きさの電子導波管を横
切る長さを有する。０．３μのゲート領域の幅は電子導
波管の有効な結合長さに対応する。
【００２５】本発明による選択的なスイツチングデバイ
スはシリコンに基礎が置かれそしてこの場合に第１層は
ｐドーピングされたシリコン層からなる一方前記第２層
はＳｉＯ２　層からなり、前記電子導波管は前記ｐドー
ピングされたシリコン層と前記ＳｉＯ２　との間の境界
に隣接する前記ｐドーピングされた層内の２次元電子ガ
スによつて形成される。この場合に、ゲート領域は代表
的にはアルミニウムまたは金からなる第１、第２および
第３ゲート電極からなる。作動において、第１および第
２ゲート電極に印加された電圧は電子−波を別個に閉じ
込めるように選択されそして第１および第３ゲート電極
間に配置される前記第２ゲート電極に印加される電圧は
電子−波間の結合を誘起しかつスイツチングを生ずるた
めに変化される。電子導波管の長さ方向における前記第
２ゲート電極の幅は結合長さｌｃ　に対応し、そして第
１および第２ゲート電極との間のかつ第２および第３ゲ
ート電極との間の間隔は比較的短く、例えば０．１μｍ
以下である。
【００２６】この実施例によれば、キヤツプ領域は前記
ＳｉＯ２　層上に形成されかつ代表的には金属からなる
。 キヤツプ領域は電子導波管への接点にまで延在するがそ
れに接触しない、すなわち小さな間隔だけ接点から間隔
が置かれる。この実施例において、キヤツプ領域は第１
および第２層間の境界に隣接する第１層において前記キ
ヤツプ領域の下の領域に電子を集中させるのに使用され
かつしたがつてそれらの形状および大きさは平面図にお
いて電子導波管の形状および大きさを画成する。これら
のキヤツプ領域の形成のために完全な金属層が堆積され
かつ選択的にエツチングされる。キヤツプ領域が形成さ
れた後さらに他のＳｉＯ２層が第１ＳｉＯ２　層の露出
された部分の頂部にかつキヤツプ領域の頂部に成長させ
られそしてゲート電極が上方に横たわるＳｉＯ２　層の
頂部に加えられる。この場合に電子波作用はゲート電圧
によつて制御される。第１および第３ゲートに印加され
る電圧はキヤツプ層の下に電子波を閉じ込めるのに十分
大きい。他方で第２ゲートに印加される電圧は２つの導
波管の電子波の重なりを許容するように小さくなければ
ならない。
【００２７】前述されたように、本発明によるデバイス
は高い集積に良く適合させられる。例えば、複数の電子
導波管が設けられることができそして互いに平行に配置
されかつ前記スペーサ層との境界に隣接する前記第１半
導体層内で間隔が置かれることができ、複数のゲート領
域が設けられ、各ゲート領域が２つの隣接する電子導波
管にわたつて延在する。明らかなように、要求される入
力および出力接点が各電子導波管に設けられるべきであ
る。
【００２８】加えて本発明によるデバイスの直列配置が
全体的に可能である。
【００２９】
【作用】第１および第２ゲート電極に印加される電圧が
電子波を別個に閉じ込めるように選択されそして第１お
よび第３ゲート電極との間に配置される第２ゲート電極
に印加される電圧が電子波間の結合を誘起しかつしたが
つてスイツチングを生じるように変化される。
【００３０】以下に本発明を添付図面を参照してより詳
細に説明する。
【００３１】
【実施例】まず図１，図２および図３を参照すると、こ
の特別な実施例においてはＧａＡｓ／ＡｌＧａＡｓから
なるＩＩＩ−Ｖ族半導体材料に基礎を置いた半導体スイ
ツチングデバイスを見ることができる。
【００３２】デバイスの層状形成は図２および図３の断
面図から最も容易に明らかとなる。見られることができ
るように、デバイス１０は代表的には約３００μの厚さ
であるドーピングされない半絶縁ガリウムヒ素の基板１
２からなる。この寸法は重要ではない。ドーピングされ
ない材料が使用されるけれども、一般に認められること
は、かかる半絶縁基板は、非常に慎重に作られるときと
同様に、僅かにｐドーピングされるがこれは重要ではな
いということである。ガリウムヒ素基板１２の頂部に成
長させられるのはドーピングされないが実際には僅かに
ｐドーピングされる固有のガリウムヒ素からなる第１半
導体層１４である。選ばれた成長技術は好ましくは分子
ビームエピタキシであるが他のエピタキシヤル成長方法
もまた使用されることができる。ガリウムヒ素層１４は
代表的には少なくとも１μの厚さでかつ好ましくは１０
μの厚さである。実際には半導体層１４は基板１２上に
直接成長されず、むしろ中間バツフア層が設けられ、該
層は続いてバツフア層上に成長させられる高純度のガリ
ウムヒ素層に侵入する基板に存在する不純物を阻止しよ
うとする。この技術はそれ自体良く知られている。エピ
タキシヤル技術によるＧａＡｓからなる比較的厚い層１
４の成長は該層が高品質の結晶学的な構造を有すること
を保証する。
【００３３】ＧａＡｓ層１４の頂部には次いでＡｌ０．
３Ｇａ０．７Ａｓからなる第２層１６が成長させられ、
該第２層は代表的には１００ないし１０００Åの厚さで
ありかつ狭い層１８から離れてドーピングされず、該狭
い層は変調ドーピングを受けそしてこの場合に１ないし
３×１０１８／ｃｍ３の濃度においてシリコンによつて
ｎドーピングされる。
【００３４】特別な実施例に使用される寸法は事実上合
計第２層１６に関して１０００Åの厚さであり、ドーピ
ングされた層１８と層１４との間のスペーサ材料は２０
０Åの厚さを有する。ドーピングされた層１８それ自体
はまたさらに他の２００Åの厚さを有しかつ層１８の上
方の層１６の厚さはその場合に６００Åである。しかし
ながら層１８はまた単一のドーピングされた原子平面に
することができる。その作用は電子をポテンシヤル井戸
へ供給することであり、該ポテンシヤル井戸は２つの材
料の異なる帯状ギヤツプによる第２層１４と第１層１４
との間の中間面に作られそしてこれらの電子は２次元電
子ガスの形のエネルギポテンシヤル井戸に集中される。
【００３５】ガリウムヒ素層１６の頂部には次いでドー
ピングされない材料からなりかつ代表的には１００ない
し３００Åの厚さを有するガリウムヒ素キヤツプ層２０
が成長させられる。この後デバイスはキヤツプ領域２８
および３０を残して領域２２，２４および２６をエツチ
ングするようにフオトエツチングを受ける。通常導波管
間のエツチングされた表面のレベルはキヤツプ領域のか
つそれらの間の側のすべての点において同一である。し
かしながら、図２において点線で示された変更例におい
て、側部領域２２および２６はゲート電極の下のチツプ
領域におけるより遅いイオンビーム照射の作用を緩和す
るためにゲート電極の直ぐ下の領域２４より深くエツチ
ングされる。
【００３６】この方法において半導体デバイスを作ると
その場合に４つの接点Ｅ１ないしＥ４が４５０°Ｃの温
度で半導体に金またはゲルマニウムを拡散することによ
り形成される。拡散過程は代表的には８０秒だけかつ常
圧で８０％Ｎ２および２０％Ｈ２で行われる。これらの
拡散パラメータは接触金属が層１６と１４間の境界領域
に拡散しかつ電子導波管３４および３６の端部との正確
な接触を作ることを保証するのに十分である。
【００３７】例えば、金の薄い層の形におけるゲート電
極が次いでエツチングされたキヤツプ領域の上方に堆積
されかつ図３から見られることができる断面形状および
図１から見られることができる平面図の形状を有する。
【００３８】これに続いて半導体デバイスは広い面積の
フラツクスを使用するイオンビームボンバードメントを
受けそしてこれは電気的に絶縁されているゲート電極３
２の下ではなくキヤツプ領域２８および３０との間の側
部に対して基板のすべての面積を生じる。キヤツプ領域
の下のかつ電子導波管のレベルでのゲート電極の下のデ
バイスの領域は増大された材料の厚さのためおよびイオ
ン用バリヤを形成するゲート電極の金属の性質のためイ
オンビームによつて影響を受けない。かくしてイオンビ
ームは第２層１６と半導体層１４との間の境界で２つの
チヤンネル３４および３６を画成し、これらのチヤンネ
ルは電子導波管として作用する。図１に示されるように
、平面図におけるこれらのチヤンネル３４および３６の
形状はキヤツプ領域２８および３０に付与された形状に
よつて決定され、すなわち平面図においてキヤツプ領域
２８および３０はチヤンネル３４および３６と同一の形
状および大きさを有している。それはチヤンネルの上方
の材料のかつまたこれらのキヤツプ領域の下のおよびゲ
ート電極３２の下の領域が絶縁材料に変換されるのを阻
止する金属接点３２の増大された厚さである。電子導波
管３４および３６はかくして図２または図３の垂直方向
における非常に浅い範囲からなりかつ幅およびＧａＡｓ
キヤツプ領域によつて精密に決定される互いからの間隔
を有する。この例においてキヤツプ領域は３×１０３　
Åの範囲の幅を有しかつ同一間隔だけ互いから間隔が置
かれる。キヤツプ領域はまたそれらが下方に横たわるＡ
ｌＧａＡｓを保護するさらに他の利益を有する。
【００３９】この半導体スイツチングデバイスの作動を
基礎物理学に関連して以下に詳細に説明する。
【００４０】図示のデバイスは電子導波管（ＥＷＧ）と
図示１にに示したＥＷＧの結合領域からなる中央領域（
０＜ｚ＜Ｌ）との間の結合なしに２つの端部領域（ｚ＜
０およびｚ＞Ｌ）を有すると見做されることができる。 前述されたように、構造は４つの電極Ｅ１−Ｅ４を有す
る。中央領域における結合強度はゲート電圧によつて制
御されることができる。
【００４１】端部領域において、擬似の１次元電子ガス
はＧａＡｓ量子ワイヤ（物理レビユー報告６３，１６４
１（１９８９年のジエイ・エス・ワイナー、ジー・ダナ
ン、エー・ピンクズツク、ジエイ・ヴアラダレス、エル
・エヌ・フアイフアー、およびケー・ウエストによる論
文；応用物理報告５３，１９６４（１９８８年）のテイ
ー・エル・チークス、エム・エル・ルーケス、エー・シ
エラー、およびエツチ・ジー・グレイヘツドによる論文
参照）により形成される。中央領域においてＥＷＧ間の
結合を得るために、ゲート電圧は２つのＥＷＧの電子波
作用がチヤンネル平面において互いに重なるように制御
される（日本の雑誌応用物理２７，Ｌ２４２４（１９８
８年）のエム・オカダ、テイー・オオシマ、エム・マツ
ダ、エヌ・ヨコヤマ、およびエー・シバトミによる論文
参照）。
【００４２】雑誌応用物理５８，３６６（１９８５年）
のヤリブ・シー・リンゼイ、およびユー・シヴアンによ
れば、２つの絶縁されたＥＷＧの波関数ψ１，２（ｘ）
の非直線結合としての結合されたＥＷＧポテンシヤルＶ
（ｘ）における電子の固有状態を表すことができる。す
なわち、
【００４３】 　　ψ（ｘ）＝ａψ１（ｘ）＋ｂψ２（ｘ）　　　　　
　　　　　　　　　　　　　　　　　　　　　（１）こ
こでψ１，２（ｘ）に従わされるシユレーデインガーの
方程式は、単一のＥＷＧ方程式
【００４４】 　　Ｈ１，２ψ１，２＝Ｅ１，２ψ１，２　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　（２）
【００４５】 　　Ｈ１，２＝ｈ／２ｍ＊，∂２／∂ｘ２＋Ｖ１，２　
　　　　　　　　　　　　　　　　　　　　　（３）で
あり、ここでｍ＊はキヤリヤ有効質量およびＶ１，２　
　は絶縁されたＥＷＧのポテンシヤルエネルギ関数であ
る。
【００４６】電子が最初に２つのＥＷＧの１つに送り出
された後の電子波関数の時間展開を検討するのが適当で
ある。波関数の時間展開は時間依存のシユレーデインガ
ー方程式によつて処理される。
【００４７】 　　ｉｈ・∂ψ／∂ｔ＝Ｈψ　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　（４）ここで
【００４８】 　　Ｈ＝ｈ／２ｍ＊・∂２／∂ｘ２＋Ｖ１（ｘ）＋Ｖ２
（ｘ）−Ｖ０　　　　　　　　（５）およびＶ　０　は
２つのＥＷＧ間のポテンシヤルバリヤ高さである。式（
１）を式（４）に置換しかつ式（２）および式（３）を
使用すると、式（１）の直線結合振幅ａおよびｂについ
ての結合された式を得る。
【００４９】 　　ｉｈ・ｄａ／ｄｂ＝ａＥ１＋ａ＜１｜Ｖ２−Ｖ０｜
１＞　　　　　　　　　　　　　　　　　　　　　　　
　　　＋ｂ＜１｜Ｖ１−Ｖ０｜２＞，　　　　　　　　
　　（６ａ）
【００５０】 　　ｉｈ・ｄｂ／ｄｔ＝ｂＥ２＋ａ＜２｜Ｖ２−Ｖ０｜
１＞　　　　　　　　　　　　　　　　　　　　　　　
　　　＋ｂ＜２＜Ｖ１−Ｖ０｜２＞，　　　　　　　　
　　（６ｂ）
【００５１】式（６）に含まれるマトリク
ス要素の明白な決定はヤリブ等による標準化された単一
のＥＷＧ解ψ　１（ｘ）およびψ　２（ｘ）を使用する
ことによつて実施された。要素＜１｜Ｖ　１−Ｖ０　｜
２＞および＜２｜Ｖ　２−Ｖ０　｜１＞は形式ｅｘｐ（
−Ｋｄ）の因子を有し、そして要素＜１｜Ｖ２　−　Ｖ
０　｜１＞および＜２｜Ｖ１　−Ｖ０　｜２＞は形式ｅ
ｘｐ（−２Ｋｄ）の因子を有し、ここでＫは結合された
ＥＷＧの構造に依存する定数およびｄは２つのＥＷＧ間
のバリヤ幅である。したがつて、＜１｜Ｖ１　−　Ｖ０
　｜１＞および＜２｜Ｖ１　−　Ｖ０　｜２＞を無視し
かつ簡単な形式、すなわち、
【００５２】 　　　　ｄａ／ｄｔ＝−ｉω１ａ−ｉｃ１ｂ　　　　　
　　　　　　　　　　　　　　　　　　　　　　　（７
ａ）
【００５３】 　　　　ｄｂ／ｄｔ＝−ｉω２ｂ−ｉｃ２ｂ　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
（７ｂ）において式（１）のａとｂとの間の簡単な結合
された式を得ることができる。ここで
【００５４】 　　ω１＝Ｅ１／ｈ，ω２＝Ｅ２／ｈ，ｃ１＝＜１｜Ｖ
１−Ｖ０｜２＞，　　ｃ１＝＜２｜Ｖ２＝Ｖ０｜１＞ｈ
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　（８）
【００５５】この結合された
式は空間における光学モードの結合に現れる結合された
モード式（例えば、エヌ・ブルンベルゲンの非直線光学
（ベンジヤミン、ニユーヨーク、１９６５年）参照）お
よび時間における電磁（レーザ）界と相互に作用する２
つのレベルの原子装置（例えば、エル・アレンおよびジ
エイ・エツチ・エバーリーのオプテイカル・レゾナンス
および２レベル原子（ウイリー、ニユーヨーク、１９７
５年参照））についてのシユレーデインガー方程式につ
いての形式と同一形式を有する。
【００５６】仮定されたｅｘｐ（−ｉωｔ）依存の決定
的な式は、
【００５７】 　　　　（ω−ω１）（ω−ω２）−ｃ１ｃ２＝０　　
　　　　　　　　　　　　　　　　　　　　　　（９）
解により
【００５８】 　　　　ω±＝ω１＋ω２／２±ω０　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　（１０）ここで
【００５９】 　　ω０＝（（ω１−ω２）２／２　　＋ｃ１ｃ２）１
／２　　　　　　　　　　　　　　　　　　（１１）
【
００６０】結合（中央領域）において、それゆえ、結合
されたＥＷＧの２つのモードψ１およびψ　２は一方が
ω＋　によりかつ他方がω−　により互いに独立して振
動する２つの新たなモードを形成する。差Δω＝ω＋　
−　ω−　は各ＥＷＧにおける波関数の創造的または破
壊的干渉に至る対称および非対称状態間の位相差を生じ
る。式（７）の一般解はこれら２つのモードの組み合わ
せである。各ＥＷＧの電子波はｔ＝０においてａ＝ａ（
０）およびｂ＝ｂ（０）のように与えられると仮定する
。これらの条件に関して解は以下の通りである。
【００６１】 　　ａ（ｔ）＝［ａ（０）（ｃｏｓω０ｔ＋ｉ・ω２−
ω１／２ω０ｓｉｎω０ｔ）　　　　　　　　　　　　
−ｉ・ｃ１／ω０・ｂ（０）ｓｉｎω０ｔ］ｅ−ｉ（ω
１＋ω２）ｔ／２　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　（１２
ａ）
【００６２】 　　ｂ（ｔ）＝［−ｉ・ｃ２／ω０・ａ（０）ｓｉｎω
０ｔ＋ｂ（０）（ｃｏｓω０　　　　　　　　　　　　
　　ｔ＋ｉ・ω１／ω２／２ω０・ｓｉｎω０ｔ）］ｅ
−ｉ（ω１＋ω２）ｔ／２　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　（１２
ｂ）
【００６３】対称ＥＷＧの場合、すなわち、ω１＝
ω２　　およびｃ１＝ｃ２＝ｃ　　に関しておよびａ（
０）＝１およびｂ（０）＝０の初期状態に関して、式（
１２）は非常に簡単になりそして各ＥＷＧ中に電子を見
出す確率は、
【００６４】 　　｜ａ（ｔ）２｜＝ｃｏｓ２ｃｔ　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　（１３ａ
）
【００６５】 　　｜ｂ（ｔ）２｜＝ｓｉｎ２ｃｔ　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　（１３ｂ
）によつて与えられる。
【００６６】これらの式は電子は、最初に２つの結合さ
れたＥＷＧの１つにおいて、時間ｔ＝（ｎ＋１／２）π
／ｃ（ｎ＝０，１，２，．．）において他の１つに伝達
されることを意味する。時間ｔ＝ｎπ／ｃにおいて電子
は最初に注入されたＥＷＧに完全に伝達する。留意され
るべきことは、完全な電子伝達を得るために、絶縁され
たＥＷＧのサブバンドエネルギレベル（Ｅ１　および　
Ｅ２）がそれゆえ同一値を有すべきであるということで
ある。Ｅ１　≠　Ｅ２　ならば、完全な伝達が得られな
いが代わりに部分的な伝達が実施される。
【００６７】次に一方のＥＷＧおよび電子伝達に要求さ
れる結合長さのみを最初にいかに励起するかを検討する
のが適切である。仮定されることは、絶縁されたＥＷＧ
において、最下方のサブバンドのみが結合されかつ結合
された領域（０＜×＜Ｌ）における電子搬送がバリステ
イツクであるということである。すなわち、弾力的また
は非弾力的スキヤツタリングがない。また仮定されるこ
とは、印加されたポテンシヤルｅＶ１２＝μ１−μ４お
よびｅＶ１４＝μ１−μ４がフエルミエネルギ、すなわ
ち、ｅＶ１２，ｅＶ１４ＥＦから離れず、ここでμｉ（
ｉ＝１〜）はｉ番目の電極の科学的ポテンシヤル（物理
レビユー報告５７，１７６１（１９８６年）のエム・ブ
ユツテイカー）である。
【００６８】まず、中央領域における２つのＥＷＧ間の
結合がない場合が検討される。この場合に、電極Ｅ１か
ら注入された電子はポートＡからポートＢに伝搬する。 それゆえ、電極Ｅ１から注入されるすべての電子は電極
Ｅ２に達する。次に、中央領域における２つのＥＷＧ間
に何らかの結合があるならば、ポートＡから注入された
電子は電子がｚ＝０に達する、すなわち、ＥＷＧ間の結
合がｚ＝０で始まる瞬間において他のガイドの存在を感
じる。この状態は電子が２つのＥＷＧの一方に最初に注
入されるという事実に対応する。それゆえ注入された電
子についての波関数は結合されたＥＷＧの対称および非
対称状態の直線結合である。上述されたように、結果と
して生じる直線結合波関数は周波数ｆ＝ΔＥ／ｈによる
２つのＥＷＧ間で前後に振動する電子に対応する。ｚ＝
０で注入された電子はこの振動の１／２期間後、すなわ
ち、時間ｔＴ＝ｈ／２ΔＥ後他の井戸に見い出される。
【００６９】印加されたポテンシヤルがフエルミエネル
ギから離れないと仮定されるから、搬送は主としてフエ
ルミエネルギＥＦ　での電子による（物理レビユー報告
６１，２７９７（１９８８年）のアール・ジエイ・ホー
グ、エー・エツチ・マクドナルド、ピー・ストレーダ、
およびケー・フオン・クリツツイングによる論文および
物理レビユー報告５７，１７６１（１９８６年）のエム
・ビユツテイカーの論文参照）。それゆえ、結合領域に
注入される電子の速度はフエルミ速度ｖＦ　によつて付
与される。それゆえ、距離ｌｃ　＝ｖ　ＦｔＴ　を走行
した後、ポートＡから注入された電子は他のＥＷＧに見
い出される。対称のＥＷＧの結合エネルギΔＥはクルマ
ーおよびオカモト（日本の雑誌応用物理２３，９７０（
１９８４年）のエツチ・クルマーおよびエツチ・オカモ
ト）およびヤリブ等によつて評価された。クルマーおよ
びオカモトは結合エネルギΔＥ＝１０ｍｅＶがＧａＡｓ
／ＡｌＧａＡｓ量子井戸構造の所望の内部井戸結合エネ
ルギのほぼ上方限界であることを示した。ＥＷＧ間の間
隔がこの論文に提案されたプレーナデバイス構造に関し
て比較的大きいけれども、大きな結合エネルギは、電子
が結合領域中にゲート電圧によつて弱く閉じ込められる
ため、ＥＷＧの大きな間隔に拘わらず期待されることが
できる。 実際にローク等（エー・ローク、ジエイ・ピー・コツト
ハウス、およびケー・プルーグ）はドツト間の結合強度
が印加されたゲート電圧によつて同調されことができる
量子ドツトの静電発生について報告しかつ１〜２ｍｅＶ
の結合強度を観察した。かかる結合強度はまたｄ＝０．
２〜０．３μｍのＥＷＧの間隔の本デバイス構造におい
て期待されることができる。
【００７０】ｎ３　＝１０１１ｃｍ−２の電子密度に関
して、フエルミ速度およびキヤリヤ密度との間の関係、
【００７１】 　　ｖＦ＝（２ＥＦ／ｍ＊）１／２＝ｈ／ｍ＊，（ｎｓ
／２π）１／２　　　　　　（１４）
【００７２】結合
エネルギΔＥ＝１ｍｅＶと仮定することにより、２ピコ
秒の伝達時間（ｔＴ）および結合ながさｌｃ＝ｖＦｔＴ
＝０．２８μｍを見い出す。
【００７３】ゲートについてのＲＣ時定数は、提案され
たデバイスのゲートの寸法が非常に小さい（代表的には
１μｍ×０．３μｍ）のため、０．１ピコ秒より非常に
小さいように変調ドーピングされた電界トランジスタ（
ＭＯＤＦＥＴ）についての実験結果（ＩＥＥＥの議事録
７４，７７３（１９８６年）のジエイ・テイー・デユラ
モンド、ダブリユー・テイー・マツセルニク、およびエ
ツチ・モルコツク）から推定される。
【００７４】有限断面のＥＷＧにおいてＥＷＧを横切る
キヤリヤの運動およびＥＷＧに沿う運動（例えば、物理
レビユーＢ３８，９３７５（１９８８年）のエム・ビユ
ツテイカーによる論文および物理レビユーＢ４０，５９
４１（１９８９年）のシー・エス・チユーおよびアール
・エト・ソルベロによる論文参照）を考慮すべきである
。横方向における運動は１組の別個のエネルギＥｎ　に
よつて量子化される。このエネルギに対して、ＥＦ　＝
ｈ２ｋｎ２／２ｍ＊　＋　Ｅｎ　のような、ＥＷＧの方
向に沿う運動のための運動エネルギ，ｈ２ｋｎ２／２ｍ
＊が付加されねばならない。したがつて、多くの横方向
モードが存在するならば、伝達比は種々のモードの結合
長さが互いに僅かに異なるため低下させられる。
【００７５】記載されるべきことは、図１に示したデバ
イスの構造が光導波管がそれらのつかの間の電界によつ
て互いに作用する光方向カプラを暗示することである。 かかる電子の作動のメカニズムはしかしながら本提案に
横たわるメカニズムから完全に異なっている。相互作用
は一方の導波管から他方の導波管へのパワー伝達を導い
ている。
【００７６】本発明のデバイスの変形例は図４に示され
、図４は再び図２および図３に示したのと同一の基本層
シーケンスおよび寸法を有するガリウムヒ素／アルミニ
ウムガリウムヒ素構造を示す。しかしながら、本実施例
においてゲート領域の１側の第１接触手段は第１および
第２導波管３４および３６の両方に共通の接点Ｅ１から
なる。このデバイスは新たなクラスの電子−波結合デバ
イスからなりかつ光学デバイス類似にいくらか基礎を置
いている。図示デバイスは事実上アハロノフ−ポーム（
ＡＢ）効果（物理レビユー報告５，２３４４（１９８５
年）のエス・ダツタ、エム・アール・メロツホ、エス・
バンデイオパダヒヤイ、アール・ノーレン、エム・ヴア
ジリ、エム・ミラー、およびアール・ラインフエンバー
ガーによる論文および応用物理報告４８，４８７（１９
８６年）のエス・ダツタ、エム・アール・メロツホ、エ
ス・バンデイオパダヒヤイ、およびエム・エス・ランド
ストロームによる論文参照）が結合されたＥＷＧ構造と
組合わされる。このデバイスにおいて、電子は入力ポー
トＡおよびＣから注入されかつこれらのポートは垂直磁
界Ｂを受ける。それゆえ、ポートＡおよびＣを走行する
電子はＡＢ作用によつて誘起される位相差を経験する。 ポートＡおよびＣの間の位相差φが２ｎ±π／２（ｎ＝
０，１，２，．．．，）になるとき、入力ポートＡおよ
びＣから注入されるすべての電子は出力ポートＢまたは
Ｄに案内される。これはａ（０）＝１およびｂ（０）＝
ｅｘｐ（ｉφ）を有する初期状態（雑誌応用物理５０，
４６１１（１９７９年），５１，２４５０（１９８０年
）のエヌ・ツカダ、アール・ツジニシ、およびケー・ト
ミシマ参照）から導き出される。このデバイスについて
のスイツチング時間および結合長さは図１に示したデバ
イスのそれらに比して半分になる。
【００７７】ここに提案されたデバイスはしかしながら
ＩＩＩ−Ｖ族の半導体材料に限定されない。例えばそれ
はまたシリコンを基礎にして実施されることができる。
【００７８】図５から見ることができるように、デバイ
スの基本的なレイアウトは図１のデバイスのレイアウト
と非常に似ているがゲート領域３２はここでは３つの別
個のゲート、すなわち、第１ゲート４０および第２ゲー
ト４２および第３ゲート４４として形成される。
【００７９】半導体デバイスそれ自体はそれに絶縁Ｓｉ
Ｏ２　層４８かつしたがつて金属キヤツプ領域５０，５
２が堆積されるｐドーピングされたシリコンチツプ４８
からなる。二酸化シリコンからなるさらに他の層５４が
次いで二酸化シリコン層４８およびキヤツプ領域５０お
よび５２上に堆積されそして最後にゲート電極が次いで
上方に横たわる二酸化シリコン層５４の上方に堆積され
る。再び電子導波管３４および３６と同一形状を有する
キヤツプ領域５０および５２はここではアルミニウムま
たは金から形成される。ゲート電極４０，４２および４
４はまたアルミニウムまたは金から形成される。前述の
実施例によるとどうように、キヤツプ領域５０および５
２は次のエツチングによつて追随される適切な材料の完
全な層の堆積によつて形成されることができる。
【００８０】この構造において金属キヤツプ領域５０お
よび５２は正にバイアスされる電子導波管電極を形成す
る。これらの金属キヤツプ領域はそれぞれの接点Ｅ１な
いしＥ４にまで近接して延在するが実際には後者に接触
しない、すなわち、キヤツプ領域の端部を示している破
線によつて示されるような小さい間隔だけ接点Ｅ１ない
しＥ４から間隔が置かれる。正にバイアスされた電子導
波管電極５０および５２によつて形成された反転層はゲ
ート電極４０，４２および４４によつて閉じ込められる
。ゲート電極４０および４４の下の結合されない領域に
おいて閉じ込められたゲート電圧（図６に５８で略示さ
れる）はψａおよびψｂにおいて電子波を別個に閉じ込
めるの十分に高い。中央の、第２ゲート電極４２の下の
結合された領域においてゲート電圧は電子波ψａおよび
ψｂ間の結合を誘起するために変化される。これは電子
波の閉じ込めを設けるために図６において印加されたポ
テンシャル５８より低いポテンシャルに設定される可変
電圧源５６により図７に略示される。実際に、ゲート４
２の長さはまた前述されたガリウムヒ素デバイスにおけ
るようにｌｃ　である。ゲート電極の間隔は短く、代表
的には約０．１μｍ以下にすべきである。
【００８１】前述のごとく、使用される材料はｐ型シリ
コンでありかつ第１ＳｉＯ２　層は熱酸化により出発ｐ
型シリコン基板上に形成される。電子導波管電極５０お
よび５２（再びフオトリソグラフイ、すなわち金属層の
堆積およびエツチングにより）を形成した後、第２Ｓｉ
Ｏ２　層５４が通常の方法においてゲート電極を形成す
る前にＣＶＤ酸化により構造上に形成される。
【００８２】図８および図９は本発明によるスイツチン
グデバイスが、例えば集積回路を形成するために如何に
接続されることができるかについての例を示す。
【００８３】図８のスイツチングデバイスにおいて、３
つの電子導波管３４，３６および６０が設けられそして
３つの入力ポートＥ１，Ｅ３およびＥ５および３つの出
力ポートＥ２，Ｅ４およびＥ６がある。第１ゲート電極
３２はＥ１，Ｅ３，Ｅ２，Ｅ４，３４，３６および３２
によつて画成される構造が図１の実施例に密接に対応し
てそれが同一参照番号および文字が使用されている理由
であるように入力ポートＥ３から入力ポートＥ１にかつ
その逆にスイツチングを制御するのに使用される。第３
導波管６０および電子導波管３４はゲート領域６２を介
して入力ポートＥ３，Ｅ５、出力Ｅ４，Ｅ６、２つの電
子導波管３４および６０およびゲート領域６２が図１の
構造に実質上等しい第２構造を形成するように結合され
る。ゲート電極３２および６２に適宜な信号を印加する
ことにより、ポートＥ１に印加された信号は例えばポー
トＥ６において抽出されることができるようにまず電子
導波管３４にかつ次いで結果として電子導波管６０に伝
達される。ポートＥ５に印加された信号はＥ４に切り換
えられることができかつＥ３に印加される信号はポート
Ｅ２に切り換えられることができる。同一方法において
ポートＥ１に印加された信号は出力ポートＥ４に切り換
えられることができる。もちろん、位置はまた、印加さ
れるゲート電圧の制御により、入力ポートＥ３またはＥ
５が対応する出力ポートＥ２，Ｅ４またはＥ６に関連の
導波管に沿って直接切り換えられるように配置される。
【００８４】この配置のさらに他の展開は図９に示され
る。ここで理解されることは、ポートＥ１，Ｅ３，Ｅ５
，Ｅ２，Ｅ４，Ｅ６、電子導波管３４，３６および６０
およびゲート電極３２および６２が図８に示した回路に
作用において対応することであり、電極および導波管の
位置は異なるジオメトリが可能であることを示すために
端に変更された。加えて図９のテバイスはさらに他の導
波管７０、さらに他の入力ポートＥ７およびさらに他の
出力ポートＥ８により補完され、さらに他のゲート領域
７２が導波管６０と７０との間を切り換えるために設け
られる。かくして、この方法においてポートＥ７に印加
される信号は例えばポートＥ４またはＥ６（適宜なゲー
トのポテンシヤルの印加により）のいずれかに向けられ
ることができるかまたはポートＥ８を通って真っすぐに
向けられることができる。同様にポートＥ５に印加され
る信号は、所望ならば、適宜なポテンシヤルをゲート７
２に印加することによりポートＥ８に向けられることが
できる。
【００８５】図８および図９の説明は本発明のスイツチ
ングデバイスが直列および並列に容易に接続されること
ができるということを示す。
【００８６】最後に、理解されることは、本発明が多数
のキヤリヤが電子であるデバイスに関連して説明された
けれども、多数のキヤリヤがホールである逆のデバイス
もまた可能であることが理解されそして特許請求の範囲
はまたこのような逆のデバイスに拡大することが理解さ
れる。この場合において電子波作用および電子導波管に
対する言及はホール波およびホール導波管に言及するよ
うに理解されそしてｐドーピングがｎドーピングに置換
される。他の方法ではデバイスは基本的には同一である
。
【００８７】本発明の概念はまた論理ゲートを実現する
のに極めて良好に適する。
【００８８】議論を簡単化するために最も基本的な場合
を検討する。以下において使用されるＶｇのＶの上には
「−」があるものとする。ゲート電圧Ｖｇおよびゲート
長さＬｇによつて結合されることができる結合係数Ｃ（
Ｖｇ）は、
【００８９】Ｃ（ｖｇ）Ｌｇ＝π：２ の条件を満足する。
【００９０】我々はこの条件を「オン」状態と呼ぶ。
【００９１】この条件において、図１のデバイスの第１
チヤンネル、すなわち電子導波管３６に注入された電子
は第２チヤンネルまた電子導波管３４に完全に伝達され
る。他方において、チヤンネル間の結合がないならば、
すなわちＣ（Ｖｇ）＝０ならば、その場合に第１チヤン
ネルに注入された電子はそのまま第１チヤンネルに案内
される。
【００９２】図１０ないし図１３は図１にスイツチング
デバイスが排他的オアゲートの機能を実現するために第
２ゲート電極の付加によつて如何に変更されるかを示す
。
【００９３】便宜のために図１０ないし図１３は２つの
電子導波管３４および３６およびここではＧｘおよびＧ
ｙで示される２つのグリツド電極を有する図１の中央部
分のみを示す。
【００９４】２つのゲートＧｘおよびＧｙが、Ｇｘおよ
びＧｙに対する状態Ｖｇ（ｏｆｆ）によつて示される、
図１０に示されるごとくオフであるならば、図１０の左
手側で矢印１によつて示されるようにチヤンネル１（電
子導波管３６）に注入される信号または電子は図１０の
右手側に示されるごとくチヤンネル１の出力に現れるよ
うになる。信号または電子がその出力に現れないように
信号または電子はチヤンネル２に注入されない。
【００９５】いまゲートｙがオンされるならば、チヤン
ネル１に注入される信号または電子は図１１に示される
ようにチヤンネル２の出力に現れる。同様に、ゲートｙ
がオフされるがゲートｘがオンされるならばチヤンネル
１の入力に印加された電子または信号は図１２に示され
るごとくチヤンネル２の出力に現れる。図１１および図
１２において、信号はチヤンネル１の出力に存在しない
。
【００９６】これに反して、ゲートｘおよびｙがオンさ
れるならば、図１３のようにチヤンネル１への入力で印
加された電子または信号はゲートｘの影響でチヤンネル
２にまず移動するが次いでゲート２の影響によりチヤン
ネル１に戻る。かくしてそれは図１３に示されるように
チヤンネル１の出力に現れる。信号がチヤンネル２の入
力に印加されないので、チヤンネルの出力には信号がな
い。
【００９７】チヤンネル１および２の結果として生じる
出力はゲートｘおよびｙのオンおよびオフ状態の４つの
異なる可能な変更に関して図１４に要約される。
【００９８】我々が状態を２進値０に等しいＶｇ（ＯＦ
Ｆ）および２進値１に等しいＶｇ（ＯＮ）を設定する図
１４の表を書き直すならば、その場合に我々は図１５の
表を得る。これからゲートｘおよびｙに印加された２値
信号（ＶｘおよびＶｙ）が排他的オアゲートの論理にし
たがつて２つのゲートｘおよびｙに印加される信号の組
み合わせに対応するチヤンネル２の出力に２値信号を結
果として生じることを理解することができる。ゲートを
作動するためにもちろんチヤンネル１および２に信号１
および０を印加する必要があるがこれは重大な欠点とは
見做されずそしてスイツチング速度、大きさおよび簡単
化によつてデバイスの明らかな利点により補正される。 そのうえゲートに印加される２値信号間の固有の減結合
および幾つかの状況下でためになるかも知れない出力で
の信号がある。
【００９９】図１６ないし図１９の実施例は図８のスイ
ツチングデバイスの精密な構造に基礎を置いたこの基本
概念の展開を示す。
【０１００】ここで、３つの電子導波管３４，３６およ
び６０はそれぞれチヤンネル１，２および３と付されそ
してゲート３２および６２はゲートｘおよびｙ（Ｇｘお
よびＧｙ）と付される。図１０ないし図１５に関連して
詳細に説明されたと同一の理由を使用して、アンド信号
は信号１がチヤンネル１入力にかつ信号０（信号なし）
がチヤンネル２および３入力の各々に印加されるならば
図８のスイツチングデバイスのチヤンネル３出力に（２
つのゲートに印加される信号に関連して）得られること
ができる。
【０１０１】すなわち、アンドゲートの機能にしたがつ
て結合されるような２値信号が２つのゲートｘおよびｙ
に印加される。チヤンネル１，２および３の結果として
生じる論理出力は図２０の表に示される。ここで理解さ
れることは、チヤンネル１の出力ゲートｘに印加された
信号の逆の値に対応する一方チヤンネル３の出力がアン
ドゲートの機能にしたがつてゲートｘおよびｙに一方さ
れる２つの２値信号の組み合わせに対応するということ
である。
【０１０２】図８の構造はさらに他のゲートを実現する
ために異なる方法において使用されることができるので
とくに関心がある。かくして、図２１はノアゲートを実
現するための同一構造の使用を示す。この場合に信号１
はチヤンネル２の入力に印加される一方信号０（信号な
し）はチヤンネル１および３の入力に印加される。組合
わされるべき２つの信号は再びゲート電極ＧｘおよびＧ
ｙに印加される。真理表はゲート電極ＧｘおよびＧｙに
印加された信号がノアゲートにしたがつて２つの２値信
号の組み合わせに対応するチヤンネル２からの出力を結
果として生じることを示す。
【０１０３】同一構造がノツトゲート、すなわちゲート
Ｇｙに印加される２値信号の逆を実現するのに図２３に
したがつて使用される。この作用を達成するために信号
０が２つのチヤンネル１および２の入力に印加されるべ
きである一方信号１はチヤンネル３の入力に印加される
べきである。
【０１０４】加えて、図２５はオアゲートがそれにより
実現されることができる図２１の配置の変形を示す。図
２５のスイツチングデバイスの配置は、２つのチヤンネ
ル１および３の出力（すなわち出力Ｅ２およびＥ６）が
共通端子（ここではｃｈ１＋ｃｈ３と付される）におい
てともに接続されることを除いて、図８のデバイスの配
置と物理的に同一である。図２１に一致して信号０（信
号なし）がチヤンネル１および３の入力に印加される一
方信号１はチヤンネル２の入力に印加される。チヤンネ
ル２の出力はもちろん図２１の配置において達成される
と同一のノア信号であるが、チヤンネル１および３の出
力を加算する結果共通出力端子においてオア機能を得る
ことができる、すなわちゲートＧｘおよびＧｙに印加さ
れる論理信号は信号がオアゲート機能にしたがつて通常
のオアゲートに組合わされたように出力を生じる。
【０１０５】論理デバイスのゲートが図１および図８の
構造に関連して説明されたが、理解されることは、図４
に開示されたような磁界および狭いゲートを使用しても
実現されることができるということである。
【０１０６】より複雑な論理機能がまた実現されること
ができる。
【０１０７】図８の構造は１つのデバイスがチヤンネル
の入力にかつ２つのゲートに（およびいずれにしてもチ
ヤンネル出力が例えば図２５におけるように組合わされ
る）印加される電圧に単に依存する多数の論理機能を実
現するのに使用されることができるという基本的な利点
を有する。
【０１０８】そのうえ、ここに記載された論理回路は大
規模集積論理回路を形成するためにともに組み合わせら
れることができる。
【０１０９】
【発明の効果】以上説明したように、本発明は、第１バ
ンドギヤツプを有する半導体材料からなる第１層、前記
第１半導体層上に形成されかつ前記第１バンドギヤツプ
より大きい第２バンドギヤツプを有する材料からなる第
２層、並んで形成されるが前記第１半導体層と第２層と
の間の境界に隣接して前記第１半導体層内で互いに間隔
が置かれる第１および第２電子導波管、該電子導波管を
横切ってかつそれを超えて前記第２層の上方に延在する
ゲート領域、該ゲート領域の１側で前記第１および第２
電子導波管への入力接続を備える第１接点手段およびさ
らに前記第１接点手段からゲート領域の反対側上で前記
第１および第２電子導波管からの別個の出力接続を備え
る接点手段からなる電子−波結合半導体デバイス、とく
に半導体スイツチングデバイスにおいて、前記ゲート領
域の下の、前記電子導波管に沿いかつそれを横切る前記
電子導波管の寸法かつまた前記電子導波管の間の寸法が
デバイスの作動温度において電子用の弾性手段なしの通
路より小さいように構成したので、作動において非常に
迅速であり、高い集積に適しそしてまた好ましくは室温
で使用されることができる電子−波カプラに基礎を置い
たスイツチデバイスまたは信号パワーデバイダとして役
立つ電子−波結合の半導体デバイスを提供することがで
きる。
【図面の簡単な説明】
【図１】本発明による電子−波結合スイツチングデバイ
スを示す概略平面図。
【図２】図１の平面ＩＩ−ＩＩ上で見られるような図１
のデバイスの概略断面図。
【図３】平面ＩＩＩ−ＩＩＩにおいて見られるような図
１のデバイスのさらに他の概略断面図。
【図４】アハロノフ−ボーム作用を活用する本発明によ
る選択的なデバイスを示す図１と同様な平面図。
【図５】シリコンに基礎が置かれる選択的なデバイスを
示す平面図。
【図６】平面ＶＩまたはＶＩａに対応する図５のデバイ
スの断面図。
【図７】平面ＶＩＩ−ＶＩＩ上で取られた図５のデバイ
スの断面図。
【図８】図１と同様であるが３つの電子導波管を有する
スイツチングデバイスを示す平面図。
【図９】図８と同様であるが４つの電子導波管および僅
かに異なるレイアウトを有する平面図。
【図１０】排他的オアゲート（ＥＯＲ）を実現するため
に第２ゲート電極を備えた図１によるスイツチングデバ
イスの使用を説明する図。
【図１１】排他的オアゲート（ＥＯＲ）を実現するため
に第２ゲート電極を備えた図１によるスイツチングデバ
イスの使用を説明する図。
【図１２】排他的オアゲート（ＥＯＲ）を実現するため
に第２ゲート電極を備えた図１によるスイツチングデバ
イスの使用を説明する図。
【図１３】排他的オアゲート（ＥＯＲ）を実現するため
に第２ゲート電極を備えた図１によるスイツチングデバ
イスの使用を説明する図。
【図１４】２つのゲート電圧の４つの異なる変更のため
の２つの電子導波管またはチヤンネルの出力の値の論理
表を示す図。
【図１５】第２導波管が排他的オアゲートの機能に対応
する出力をどのように有するかを示す図。
【図１６】アンドゲートおよびインバータを実現するた
めに図８によるスイツチングデバイスの使用を説明する
図。
【図１７】アンドゲートおよびインバータを実現するた
めに図８によるスイツチングデバイスの使用を説明する
図。
【図１８】アンドゲートおよびインバータを実現するた
めに図８によるスイツチングデバイスの使用を説明する
図。
【図１９】アンドゲートおよびインバータを実現するた
めに図８によるスイツチングデバイスの使用を説明する
図。
【図２０】図１６ないし図１９の配置の第３電子導波管
がアンドゲートに対応する出力を有しそして第１電子導
波管がインバータに対応する出力を有することを示す図
。
【図２１】図８のデバイスがノアゲートを実現するため
にどのように使用されることができるかを示す図。
【図２２】図２１の実施例の第２電子導波管がノアゲー
トに対応する出力をどのように有するかを示す図。
【図２３】図８のデバイスがインバータを実現するのに
どのように使用されることができるかを示す図。
【図２４】図２３のデバイスの第３できるかを導波管が
インバータに対応する出力をどのようにに有するかを示
す図。
【図２５】図８の同一デバイスがオアゲートを形成する
ためにど変更されることができるかを示す図。
【図２６】図２５のデバイスの第１および第３電子導波
管の結合された出力がオアゲートの機能をどのように実
現するかを示す図。
【符号の説明】
１０　　デバイス １２　　基板 １４　　半導体層 １６，１８　　層 ２８，３０　　キヤツプ領域 ３２　　接点 ３４，３６　　チヤンネル（電子導波管）４０　　第１
ゲート ４２　　第２ゲート ４４　　第３ゲート ５０，５２　　金属キヤツプ ６０　　第３導波管 ６２　　ゲート領域 ７０　　導波管 ７２　　ゲート

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】　　第１バンドギヤツプを有する半導体材
    料からなる第１層、前記第１半導体層上に形成されかつ
    前記第１バンドギヤツプより大きい第２バンドギヤツプ
    を有する材料からなる第２層、並んで形成されるが前記
    第１半導体層と第２層との間の境界に隣接して前記第１
    半導体層内で互いに間隔が置かれる第１および第２電子
    導波管、該電子導波管を横切ってかつそれを超えて前記
    第２層の上方に延在するゲート領域、該ゲート領域の１
    側で前記第１および第２電子導波管への入力接続を備え
    る第１接点手段およびさらに前記第１接点手段からゲー
    ト領域の反対側上で前記第１および第２電子導波管から
    の別個の出力接続を備える接点手段からなる電子−波結
    合の半導体デバイス、とくに半導体スイツチングデバイ
    スにおいて、前記ゲート領域の下の、前記電子導波管に
    沿いかつそれを横切る前記電子導波管の寸法かつまた前
    記電子導波管の間の寸法がデバイスの作動温度において
    電子用の弾性手段なしの通路より小さいことを特徴とす
    る電子−波結合の半導体デバイス。
  2. 【請求項２】　　前記電子導波管は２次元電子ガスの収
    縮された領域によつて形成されたチヤンネルであり、前
    記収縮された領域は擬似１次元電子ガスを示すことを特
    徴とする請求項１に記載の電子−波結合の半導体デバイ
    ス。
  3. 【請求項３】　　絶縁された電子導波管のサブバンドエ
    ネルギレベルは同一の値であることを特徴とする請求項
    １に記載の電子−波結合の半導体デバイス。
  4. 【請求項４】　　前記ゲート領域に作動において印加さ
    れる電圧を変化するための手段を特徴とする前記請求項
    のいずれか１項に記載の電子−波結合の半導体デバイス
    。
  5. 【請求項５】　　前記第１接点手段は前記第１および第
    ２電子導波管への別個の第１および第２接点からなるこ
    とを特徴とする前記請求項のいずれか１項に記載の電子
    −波結合の半導体デバイス。
  6. 【請求項６】　　前記第１接点手段は前記第１および第
    ２電子導波管に共通の接点からなり、そして電界発生手
    段が前記共通接点と前記ゲート領域との間の領域におい
    て前記第１および第２導波管を含んでいる平面に対して
    垂直な磁界を発生するために設けられることを特徴とす
    る請求項１ないし４のいずれか１項に記載の電子−波結
    合の半導体デバイス。
  7. 【請求項７】　　前記第１半導体層がより小さいバンド
    ギヤツプを有する材料からなりかつ前記第２層がより大
    きいバンドギヤツプを有する材料からなることを特徴と
    するＩＩＩ−Ｖ族のヘテロ構造に基礎をおいた前記請求
    項のいずれか１項に記載の電子−波結合の半導体デバイ
    ス。
  8. 【請求項８】　　前記電子導波管を形成する２次元また
    は擬似１次元電子ガスは前記第２層の変調ドーピングに
    より前記第２層に隣接して前記第１半導体層に形成され
    ることを特徴とする請求項７に基礎の電子−波結合の半
    導体デバイス。
  9. 【請求項９】　　前記第１半導体層が、好ましくはそれ
    らの間にバツフア層を備えた、ＧａＡｓ基板上に成長さ
    せられた１μないし１０μ、とくに２μの範囲の厚さを
    有する固有のガリウムヒ素からなり、前記第２層が１０
    ０から１０００Åの範囲かつ代表的には２００Åの厚さ
    を有するドーピングされないＡｌ０．３Ｇａ０．７Ａｓ
    層からなり、　そしてｎドーピングされたＡｌ０．３Ｇ
    ａ０．７Ａｓの形の変調ドーピング層が前記第２層に設
    けられ、ドーパントが代表的には１ないし３×１０１８
    ／ｃｍ３　の濃度を有するシリコンであり、前記変調ド
    ーピング層が代表的にはおよそ５００Åまでの単一層の
    厚さを有しかつ１０ないし３００Åの範囲の距離だけ前
    記ＧａＡｓの境界から間隔が置かれることを特徴とする
    ＡｌＧａＡｓ／ＧａＡｓヘテロ構造を基礎にした請求項
    ７または８に記載の電子−波結合の半導体デバイス。
  10. 【請求項１０】　　前記電子導波管の両側のかつ前記電
    子導波管間のデバイスの領域は、両側で前記電子導波管
    に境界をつけるように、イオン注入またはイオンボンバ
    ードメントにより絶縁材料に変換されることを特徴とす
    る請求項６ないし９のいずれか１項に境界の電子−波結
    合の半導体デバイス。
  11. 【請求項１１】　　所望の電子導波管と平面図において
    実質上同一の形状および大きさを有するキヤツプ領域は
    前記第２層に形成されることを特徴とする請求項１０に
    記載の電子−波結合の半導体デバイス。
  12. 【請求項１２】　　前記ゲート電極は前記第２層の上方
    にかつ前記キヤツプ領域の上方に形成されることを特徴
    とする請求項１１に記載の電子−波結合の半導体デバイ
    ス。
  13. 【請求項１３】　　前記ゲート領域３２は、例えば金か
    らなるシヨツトキーゲートであることを特徴とする請求
    項１１に記載の電子−波結合の半導体デバイス。
  14. 【請求項１４】　　前記第１接点手段および前記さらに
    他の接点手段は、例えば常圧で８０％Ｎ２および２０％
    Ｈ２のガス状環境において８０秒の期間だけ４５０℃で
    、前記デバイスに拡散された、例えば金またはゲルマニ
    ウムからなる金属接点からなることを特徴とする前記請
    求項のいずれか１項に記載の電子−波結合の半導体デバ
    イス。
  15. 【請求項１５】　　前記電子導波管は３０Åまでの範囲
    の厚さ、２ないし３×１０３　Åの範囲の幅を有しそし
    て２ないし３×１０３　Åの距離だけ互いに離されるこ
    とを特徴とする前記請求項のいずれか１項に記載の電子
    −波結合の半導体デバイス。
  16. 【請求項１６】　　前記ゲート領域は０．３μの大きさ
    の前記電子導波管の長さ方向の幅および１μの大きさの
    電子導波管を横切る長さを有することを特徴とする前記
    請求項のいずれか１項に記載の電子−波結合の半導体デ
    バイス。
  17. 【請求項１７】　　前記半導体材料はシリコンに基礎が
    置かれそして前記第１層はｐドーピングされたシリコン
    層からなりかつ前記第２層はＳｉＯ２　層からなり前記
    電子導波管は前記ｐドーピングされたシリコン層と前記
    ＳｉＯ２　との間の境界に隣接する前記ｐドーピングさ
    れた層内の２次元電子ガスによつて形成されており、そ
    して前記ゲート領域は代表的にはアルミニウムまたは金
    からなる第１、第２および第３ゲート電極からなり、そ
    して作動において、前記第１および第２ゲート電極に印
    加された電圧は電子−波を別個に閉じ込めるように選択
    されそして第１および第３ゲート電極間に配置される前
    記第２ゲート電極に印加される電圧は電子−波間の結合
    を誘起するために変化されることを特徴とする請求項１
    ないし６のいずれか１項に記載の電子−波結合の半導体
    デバイス。
  18. 【請求項１８】　　前記電子導波管の長さ方向における
    前記第２ゲート電極の幅は結合長さｌｃ　に対応し、そ
    して前記第１および第２ゲート電極との間のかつ前記第
    ２および第３ゲート電極との間の間隔は比較的短く、例
    えば０．１μｍ以下であることを特徴とする請求項１７
    に記載の電子−波結合の半導体デバイス。
  19. 【請求項１９】　　キヤツプ領域は前記ＳｉＯ２　層上
    に、代表的には金属から形成されそしてポテンシヤルの
    印加時前記電子導波管を形成するために前記キヤツプ領
    域の下の領域に電子を誘起するのに役立ち、前記第１Ｓ
    ｉＯ２　層の露出された部分の頂部に成長させられたさ
    らに他のＳｉＯ２　層がありそして前記キヤツプ領域お
    よび前記ゲート電極が上方に横たわるＳｉＯ２　層の頂
    部に加えられることを特徴とする請求項１７および１８
    のいずれか１項に記載の電子−波結合の半導体デバイス
    。
  20. 【請求項２０】　　複数の電子導波管が設けられそして
    互いに平行に配置されかつ前記スペーサ層との境界に隣
    接する前記第１半導体層内で間隔が置かれそして複数の
    ゲート領域が設けられ、各ゲート領域が２つの隣接する
    電子導波管にわたつて延在することを特徴とする前記請
    求項のいずれか１項に記載の電子−波結合の半導体デバ
    イス。
  21. 【請求項２１】　　前記請求項の１またはそれ以上によ
    る複数のデバイスの直列配置からなることを特徴とする
    デバイス。
  22. 【請求項２２】　　多数のキヤリヤがホールである逆の
    構造として設けられることを特徴とする前記請求項のい
    ずれか１項に記載の電子−波結合の半導体デバイス。
  23. 【請求項２３】　　前記電子導波管に対して横方向のか
    つその上方の前記第２層を超えて延在しかつ他のゲート
    領域から間隔が置かれる追加のゲート領域を備え、それ
    により排他的オアゲートとして作動することができる構
    造を実現することを特徴とする請求項１ないし１９のい
    ずれか１項の半導体デバイスの使用。
  24. 【請求項２４】　　第１、第２および第３電子導波管お
    よび第１および第２ゲート領域からなり、前記第１ゲー
    ト領域が前記第１および第２導波管を超えて延在しそし
    て前記第２ゲート領域が前記第２および第３電子導波管
    を超えて延在することを特徴とする請求項２０に記載の
    電子−波結合の半導体デバイス、とくにアンドゲート、
    ノアゲート、ノツトゲート（イミバータ）またはオアゲ
    ートのすくなくとも１つの機能を実現するのに使用され
    るときのこの種の電子−波結合の半導体デバイス。
JP3022868A 1990-01-23 1991-01-23 電子−波結合の半導体デバイス Pending JPH04356970A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE90101333.4 1990-01-23
EP90101333 1990-01-23

Publications (1)

Publication Number Publication Date
JPH04356970A true JPH04356970A (ja) 1992-12-10

Family

ID=8203527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3022868A Pending JPH04356970A (ja) 1990-01-23 1991-01-23 電子−波結合の半導体デバイス

Country Status (3)

Country Link
US (1) US5148242A (ja)
JP (1) JPH04356970A (ja)
DE (2) DE4020813A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289014A (en) * 1992-08-17 1994-02-22 Motorola, Inc. Semiconductor device having a vertical quantum well via and method for making
GB9311111D0 (en) * 1993-05-28 1993-07-14 Hitachi Europ Ltd Quantum structure devices
US5459604A (en) * 1994-07-22 1995-10-17 National Research Council Of Canada Coherent switch of currents in semiconductors
US7547907B2 (en) * 2004-12-29 2009-06-16 Intel Corporation Non-blocking switch having carbon nanostructures and Mach-Zehnder interferometer
US7440227B2 (en) * 2005-02-28 2008-10-21 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head having a hall effect sensor and circuit for detecting recorded bits from magnetic recording media
JP2008288346A (ja) * 2007-05-16 2008-11-27 Hiroshima Univ 半導体素子
CN103219944B (zh) * 2013-04-23 2015-09-16 华南师范大学 一种基于低维半导体结构的倍频器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799091A (en) * 1984-07-02 1989-01-17 Texas Instruments Incorporated Quantum device output switch
US4733282A (en) * 1985-08-13 1988-03-22 International Business Machines Corporation One-dimensional quantum pipeline type carrier path semiconductor devices
US4810664A (en) * 1986-08-14 1989-03-07 Hewlett-Packard Company Method for making patterned implanted buried oxide transistors and structures
JPS63316484A (ja) * 1987-06-19 1988-12-23 Fujitsu Ltd 量子効果半導体装置
NL8703119A (nl) * 1987-12-23 1989-07-17 Philips Nv Element voor toepassing in een elektrische schakeling.
JPH0226077A (ja) * 1988-07-15 1990-01-29 Fujitsu Ltd 半導体機能素子

Also Published As

Publication number Publication date
US5148242A (en) 1992-09-15
DE69115941T2 (de) 1996-05-30
DE69115941D1 (de) 1996-02-15
DE4020813A1 (de) 1991-07-25

Similar Documents

Publication Publication Date Title
US4581621A (en) Quantum device output switch
US5023671A (en) Microstructures which provide superlattice effects and one-dimensional carrier gas channels
JP4864202B2 (ja) 単一電荷キャリアトランジスタ、量子ドット内に電荷キャリアを保持する方法、及び検出方法
US4912531A (en) Three-terminal quantum device
EP0480354A2 (en) Electron wave interference device and related method for modulating an interference current
AU2023225130B2 (en) Electron hole spin qubit transistor, and methods for forming a electron hole spin qubit transistor
Dagli et al. An electron wave directional coupler and its analysis
US4799091A (en) Quantum device output switch
JPS6184063A (ja) 読み出し専用メモリ
JPH04356970A (ja) 電子−波結合の半導体デバイス
Sakaki Quantum microstructure devices
EP0441156B1 (en) Electron-wave coupled semiconductor switching device
Förster Resonant tunneling diodes: The effect of structural properties on their performance
US4982248A (en) Gated structure for controlling fluctuations in mesoscopic structures
Satoh et al. Voltage gain in GaAs-based lateral single-electron transistors having Schottky wrap gates
Riechert et al. High performance resonant tunnelling structures on GaAs substrates
Knoedler et al. Inert gas reactive ion etching damage to GaAs using inverted heterojunctions
Kano et al. Negative differential resistance device built in a biwell GaAs/AlGaAs superlattice
Okada et al. A novel wrap-gate-controlled single electron transistor formed on an InGaAs ridge quantum wire grown by selective MBE
US20250089575A1 (en) Method for manufacturing spintronic device
Wesström Experimental and theoretical investigations of electron-waveguide devices
JPS6352484A (ja) 半導体装置
Schmid et al. Fabrication of quantum devices in metals and semiconductors
JPH03196573A (ja) 半導体装置
Harris Jr From bloch functions to quantum wells