JPH04357869A - 強誘電体集積回路装置 - Google Patents
強誘電体集積回路装置Info
- Publication number
- JPH04357869A JPH04357869A JP3159458A JP15945891A JPH04357869A JP H04357869 A JPH04357869 A JP H04357869A JP 3159458 A JP3159458 A JP 3159458A JP 15945891 A JP15945891 A JP 15945891A JP H04357869 A JPH04357869 A JP H04357869A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- film
- thin film
- integrated circuit
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置基板
上に強誘電体装置を一体として組み込んだ強誘電体集積
回路装置に関する。
上に強誘電体装置を一体として組み込んだ強誘電体集積
回路装置に関する。
【０００２】
【従来の技術】従来、強誘電体集積回路装置は、半導体
集積回路基板上にＰＺＴ（Ｐｂ−Ｚｒ−Ｔｉ 酸化物）
あるいはＰＬＺＴ（Ｐｂ−Ｌａ−Ｚｒ−Ｔｉ酸化物）
等から成る強誘電体素子が集積化されて成るのが通例
であった。また、強誘電体膜を得るためには、通常スパ
ッタ法で形成された薄膜に高温での熱処理を施し多結晶
化するのが通例であった。
集積回路基板上にＰＺＴ（Ｐｂ−Ｚｒ−Ｔｉ 酸化物）
あるいはＰＬＺＴ（Ｐｂ−Ｌａ−Ｚｒ−Ｔｉ酸化物）
等から成る強誘電体素子が集積化されて成るのが通例
であった。また、強誘電体膜を得るためには、通常スパ
ッタ法で形成された薄膜に高温での熱処理を施し多結晶
化するのが通例であった。
【０００３】
【発明が解決しようとする課題】しかし、上記従来技術
によると、結晶化が困難なことからくる電圧発生特性の
不安定性や、多結晶強誘電体膜の粒界の存在により生じ
る電流のリークに伴う分極特性の劣化や、電界印加によ
り多結晶膜が圧電特性に基づく変形を繰り返し粒界から
機械的疲労破壊を生ずるという問題があり、書き込み、
消去サイクルが１０１１回程度と限定され寿命があるこ
と等の課題があった。このような問題に対して、強誘電
体膜に単結晶強誘電体膜を用いて表面電荷のリークや粒
界から生ずる機械的疲労破壊を回避する方策が考えられ
る。 しかしながら、単結晶膜の製作にはバイアススパッタ法
や原子層エピタキシャル法あるいは分子線エピタキシャ
ル法を用いる必要があるために製膜に多大の時間、コス
トを必要とする。さらに、Ｆｅｒｒｏｅｌｅｃｔｒｉｃ
ｓ Ｖｏｌ．３７（１９８１）ｐｐ．６８５−６８６
によればＢａＴｉＯ３多結晶強誘電体膜を得るためにス
パッタリング製膜中における下地の温度を８００ ℃以
上に保つ必要があることが述べられている。Ｊａｐａｎ
ｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈ
ｙｓｉｃｓ Ｖｏｌ．２４（１９８５）Ｓｕｐｐｌｅｍ
ｅｎｔ ２４−２，ｐｐ．４０４−４０６によれば、Ｒ
Ｆスパッタリング法によりＰｂＴｉＯ３強誘電性多結晶
薄膜を形成するためには製膜後５２０ ℃以上の温度で
薄膜に熱処理を施すことが必要であると述べられている
。また、Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉ
ｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｖｏｌ．Ａ
８（３）（１９９０）ｐｐ．１３８２−１３９０によれ
ばＰｂＴｉＯ３単結晶強誘電体膜を得るためにＲＦマグ
ネトロンスパッタリング法による製膜において製膜中下
地温度を５５０ 〜６００ ℃に保持し、さらに、単結
晶膜の成長を促すために（１００）ＭｇＯ単結晶基板上
に（１００） 配向したＰｔ薄膜を下地として必要とす
る。このように、多結晶あるいは単結晶の強誘電性薄膜
を得るためには少なくとも製膜中の基板温度あるいは製
膜後の熱処理温度を５２０ ℃以上にすることが必要で
あり、また、このような高温では半導体素子が破壊され
てしまうということから、半導体集積回路装置基板上に
これらの多結晶あるいは単結晶強誘電体膜を形成して成
る強誘電体集積回路の形成が従来は困難であった。
によると、結晶化が困難なことからくる電圧発生特性の
不安定性や、多結晶強誘電体膜の粒界の存在により生じ
る電流のリークに伴う分極特性の劣化や、電界印加によ
り多結晶膜が圧電特性に基づく変形を繰り返し粒界から
機械的疲労破壊を生ずるという問題があり、書き込み、
消去サイクルが１０１１回程度と限定され寿命があるこ
と等の課題があった。このような問題に対して、強誘電
体膜に単結晶強誘電体膜を用いて表面電荷のリークや粒
界から生ずる機械的疲労破壊を回避する方策が考えられ
る。 しかしながら、単結晶膜の製作にはバイアススパッタ法
や原子層エピタキシャル法あるいは分子線エピタキシャ
ル法を用いる必要があるために製膜に多大の時間、コス
トを必要とする。さらに、Ｆｅｒｒｏｅｌｅｃｔｒｉｃ
ｓ Ｖｏｌ．３７（１９８１）ｐｐ．６８５−６８６
によればＢａＴｉＯ３多結晶強誘電体膜を得るためにス
パッタリング製膜中における下地の温度を８００ ℃以
上に保つ必要があることが述べられている。Ｊａｐａｎ
ｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈ
ｙｓｉｃｓ Ｖｏｌ．２４（１９８５）Ｓｕｐｐｌｅｍ
ｅｎｔ ２４−２，ｐｐ．４０４−４０６によれば、Ｒ
Ｆスパッタリング法によりＰｂＴｉＯ３強誘電性多結晶
薄膜を形成するためには製膜後５２０ ℃以上の温度で
薄膜に熱処理を施すことが必要であると述べられている
。また、Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉ
ｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｖｏｌ．Ａ
８（３）（１９９０）ｐｐ．１３８２−１３９０によれ
ばＰｂＴｉＯ３単結晶強誘電体膜を得るためにＲＦマグ
ネトロンスパッタリング法による製膜において製膜中下
地温度を５５０ 〜６００ ℃に保持し、さらに、単結
晶膜の成長を促すために（１００）ＭｇＯ単結晶基板上
に（１００） 配向したＰｔ薄膜を下地として必要とす
る。このように、多結晶あるいは単結晶の強誘電性薄膜
を得るためには少なくとも製膜中の基板温度あるいは製
膜後の熱処理温度を５２０ ℃以上にすることが必要で
あり、また、このような高温では半導体素子が破壊され
てしまうということから、半導体集積回路装置基板上に
これらの多結晶あるいは単結晶強誘電体膜を形成して成
る強誘電体集積回路の形成が従来は困難であった。
【０００４】
【発明の目的】本発明は、かかる従来技術の課題を解決
し、粒界がなく分極特性の劣化のない、またスイッチン
グ繰り返し回数の大なる強誘電体膜を用いた強誘電体集
積回路装置を、低温プロセスで提供することを目的とす
る。
し、粒界がなく分極特性の劣化のない、またスイッチン
グ繰り返し回数の大なる強誘電体膜を用いた強誘電体集
積回路装置を、低温プロセスで提供することを目的とす
る。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は強誘電体集積回路装置に関し、半導体集積
回路装置基板上に、アモルファス強誘電体薄膜を有する
強誘電体素子を集積化する手段をとる。本発明における
アモルファス強誘電体薄膜は、真空蒸着法、スパッタリ
ング法などの製膜手段を用いて基板上に、基板温度を５
００℃以下に保持しながら非晶質の薄膜として作製し、
作製したそのままの状態か、あるいは５００℃以下の温
度で熱処理を施すことによって得られる。アモルファス
強誘電体薄膜としては、前記製法により得られるもので
あれば、特に制限はないが、例えば、Ｆｅ２Ｏ３−Ｂｉ
２Ｏ３−ＡＢＯ３（ペロブスカイト型化合物）を主成分
とした三元酸化物系薄膜が挙げられる。ＡＢＯ３はＰｂ
ＴｉＯ３， ＰｂＺｒＯ３， ＢａＴｉＯ３などの強誘
電性、反強誘電性材料である。本発明のアモルファス強
誘電体薄膜は、強誘電性の発現のために５００℃以上の
温度を薄膜の形成プロセスあるいは形成後の熱処理にお
いて必要としないため、半導体装置を破壊することなし
に強誘電体素子を形成できる。また、強誘電体薄膜がア
モルファス構造を有するために結晶粒界が存在しない。 これにより、素子の微細化が可能であり、また多結晶強
誘電体膜の場合に生じたような電荷のリークもなく分極
特性の劣化もない。さらに電圧印加によって生じる圧電
特性に基ずく変形に伴う結晶歪みによる粒界からの機械
的疲労破壊を回避できる。
に、本発明は強誘電体集積回路装置に関し、半導体集積
回路装置基板上に、アモルファス強誘電体薄膜を有する
強誘電体素子を集積化する手段をとる。本発明における
アモルファス強誘電体薄膜は、真空蒸着法、スパッタリ
ング法などの製膜手段を用いて基板上に、基板温度を５
００℃以下に保持しながら非晶質の薄膜として作製し、
作製したそのままの状態か、あるいは５００℃以下の温
度で熱処理を施すことによって得られる。アモルファス
強誘電体薄膜としては、前記製法により得られるもので
あれば、特に制限はないが、例えば、Ｆｅ２Ｏ３−Ｂｉ
２Ｏ３−ＡＢＯ３（ペロブスカイト型化合物）を主成分
とした三元酸化物系薄膜が挙げられる。ＡＢＯ３はＰｂ
ＴｉＯ３， ＰｂＺｒＯ３， ＢａＴｉＯ３などの強誘
電性、反強誘電性材料である。本発明のアモルファス強
誘電体薄膜は、強誘電性の発現のために５００℃以上の
温度を薄膜の形成プロセスあるいは形成後の熱処理にお
いて必要としないため、半導体装置を破壊することなし
に強誘電体素子を形成できる。また、強誘電体薄膜がア
モルファス構造を有するために結晶粒界が存在しない。 これにより、素子の微細化が可能であり、また多結晶強
誘電体膜の場合に生じたような電荷のリークもなく分極
特性の劣化もない。さらに電圧印加によって生じる圧電
特性に基ずく変形に伴う結晶歪みによる粒界からの機械
的疲労破壊を回避できる。
【０００６】
【実施例】以下、実施例により本発明を記述する。図１
は本発明の一実施例を示す半導体装置基板上に強誘電体
素子を形成する強誘電体装置の製造行程の断面図である
。まず、（Ａ）に示すようにＳｉ基板１の表面に形成さ
れたフィールド酸化膜２、拡散層３、ゲート酸化膜４、
ゲート電極５及び層間絶縁膜６からな成るＭＯＳ型ＦＥ
Ｔ基板上に、前記拡散層３か、該拡散層３と連なった第
１の電極７がＴｉＮ 、Ｗ 、ＴｉＷ 、あるいはＡｌ
等の単相か多相により形成され、さらにその表面にＦｅ
２Ｏ３−Ｂｉ２Ｏ３−ＰｂＴｉＯ３系薄膜などＲＦスパ
ッタリング法等により形成したアモルファス強誘電体薄
膜８を形成する。次いで、（Ｂ）に示すようにアモルフ
ァス強誘電体素子部をホト・エッチングにより形成し、
ＴｉＮ 、Ｗ、ＴｉＷ 、あるいはＡｌ等の単相膜また
は多相膜から成る第１の電極９を形成し、前記強誘電体
素子部を前記第１の電極７と該第２の電極９との間には
さんだ形で形成し、ポリイミド膜等から成る弾性に富ん
だオーバーコート膜１０が形成されて成る。該オーバー
コート膜１０は強誘電体素子に電界を印加した時に変形
するので、弾性に富んでいる事が望ましい。なお、アモ
ルファス強誘電体膜８はＦｅ２Ｏ３−Ｂｉ２Ｏ３−Ｐｂ
ＴｉＯ３系薄膜のみならず、ＰｂＴｉＯ３にかえてＰｂ
ＺｒＯ３、ＢａＴｉＯ３などの種々の強誘電性、反強誘
電性ペロブスカイト材料を用いてもよく、該アモルファ
ス強誘電体膜を層間絶縁膜６の全表面に広げて形成して
もよい。
は本発明の一実施例を示す半導体装置基板上に強誘電体
素子を形成する強誘電体装置の製造行程の断面図である
。まず、（Ａ）に示すようにＳｉ基板１の表面に形成さ
れたフィールド酸化膜２、拡散層３、ゲート酸化膜４、
ゲート電極５及び層間絶縁膜６からな成るＭＯＳ型ＦＥ
Ｔ基板上に、前記拡散層３か、該拡散層３と連なった第
１の電極７がＴｉＮ 、Ｗ 、ＴｉＷ 、あるいはＡｌ
等の単相か多相により形成され、さらにその表面にＦｅ
２Ｏ３−Ｂｉ２Ｏ３−ＰｂＴｉＯ３系薄膜などＲＦスパ
ッタリング法等により形成したアモルファス強誘電体薄
膜８を形成する。次いで、（Ｂ）に示すようにアモルフ
ァス強誘電体素子部をホト・エッチングにより形成し、
ＴｉＮ 、Ｗ、ＴｉＷ 、あるいはＡｌ等の単相膜また
は多相膜から成る第１の電極９を形成し、前記強誘電体
素子部を前記第１の電極７と該第２の電極９との間には
さんだ形で形成し、ポリイミド膜等から成る弾性に富ん
だオーバーコート膜１０が形成されて成る。該オーバー
コート膜１０は強誘電体素子に電界を印加した時に変形
するので、弾性に富んでいる事が望ましい。なお、アモ
ルファス強誘電体膜８はＦｅ２Ｏ３−Ｂｉ２Ｏ３−Ｐｂ
ＴｉＯ３系薄膜のみならず、ＰｂＴｉＯ３にかえてＰｂ
ＺｒＯ３、ＢａＴｉＯ３などの種々の強誘電性、反強誘
電性ペロブスカイト材料を用いてもよく、該アモルファ
ス強誘電体膜を層間絶縁膜６の全表面に広げて形成して
もよい。
【０００７】本例に引用したアモルファス強誘電体薄膜
は以下に述べる方法で作製した。すなわち、薄膜作製に
はＲＦマグネトロンスパッタリング装置を用い、スパッ
タガスはＡｒ：Ｏ２＝７：３ の混合ガスとした。スパ
ッタリング中は基体を固定している銅製のアノードを水
冷し、製膜中の基板温度を２０〜２５℃に維持した。こ
のようにして得られた薄膜は製膜後熱処理を施すことな
くアモルファス強誘電体膜となった。このアモルファス
強誘電体薄膜により、製膜時には低い下地温度で、また
製膜後も５００ ℃以上の高温での熱処理を施すことな
しに、すなわち半導体装置を破壊してしまうことなしに
強誘電体素子を形成できた。このアモルファス強誘電体
層はアモルファスゆえに結晶粒界が存在しないため、素
子の微細化が可能であり、また多結晶強誘電体膜の場合
に生じたような電荷のリークもなく分極特性の劣化もな
い。さらに電圧印加によって生じる圧電特性に基ずく変
形に伴う結晶歪みによる粒界からの機械的疲労破壊を回
避できる等の優れた特長を有しており、従来多結晶強誘
電体層を用いた強誘電体素子においておよそ１０１１回
に制限されていた書き込み、消去サイクルが、このアモ
ルファス強誘電体素子を用いた強誘電体素子では１０１
５回以上に達していることがわかった。
は以下に述べる方法で作製した。すなわち、薄膜作製に
はＲＦマグネトロンスパッタリング装置を用い、スパッ
タガスはＡｒ：Ｏ２＝７：３ の混合ガスとした。スパ
ッタリング中は基体を固定している銅製のアノードを水
冷し、製膜中の基板温度を２０〜２５℃に維持した。こ
のようにして得られた薄膜は製膜後熱処理を施すことな
くアモルファス強誘電体膜となった。このアモルファス
強誘電体薄膜により、製膜時には低い下地温度で、また
製膜後も５００ ℃以上の高温での熱処理を施すことな
しに、すなわち半導体装置を破壊してしまうことなしに
強誘電体素子を形成できた。このアモルファス強誘電体
層はアモルファスゆえに結晶粒界が存在しないため、素
子の微細化が可能であり、また多結晶強誘電体膜の場合
に生じたような電荷のリークもなく分極特性の劣化もな
い。さらに電圧印加によって生じる圧電特性に基ずく変
形に伴う結晶歪みによる粒界からの機械的疲労破壊を回
避できる等の優れた特長を有しており、従来多結晶強誘
電体層を用いた強誘電体素子においておよそ１０１１回
に制限されていた書き込み、消去サイクルが、このアモ
ルファス強誘電体素子を用いた強誘電体素子では１０１
５回以上に達していることがわかった。
【０００８】
【発明の効果】以上の説明により明らかなように、本発
明により粒界がなく分極特性の劣化のない、スイッチン
グ繰り返し回数の大なる、さらに強誘電体薄膜を低温プ
ロセスで作製可能な強誘電体集積回路装置を提供できる
。
明により粒界がなく分極特性の劣化のない、スイッチン
グ繰り返し回数の大なる、さらに強誘電体薄膜を低温プ
ロセスで作製可能な強誘電体集積回路装置を提供できる
。
【図１】図１は、本発明の一実施例を説明する強誘電体
集積回路装置の製造行程順の要部の断面図である。
集積回路装置の製造行程順の要部の断面図である。
１ Ｓｉ基板
２ フィールド酸化膜
３ 拡散層
４ ゲート酸化膜
５ ゲート電極
６ 層間絶縁膜
７ 第１の電極
８ アモルファス強誘電体薄膜９
第２の電極 １０ オーバーコート膜
第２の電極 １０ オーバーコート膜
Claims (3)
- 【請求項１】 半導体集積回路基板上に、アモルファ
ス強誘電体薄膜を有する強誘電体素子が集積化されてな
ることを特徴とする強誘電体集積回路装置。 - 【請求項２】 アモルファス強誘電体薄膜が、製膜手
段を用いて基板上に、基板温度を５００℃以下に保持し
ながら非晶質の薄膜として作製し、作製したそのままの
状態か、あるいは５００℃以下の温度で熱処理すること
によって得られたものであることを特徴とする請求項１
の強誘電体集積回路装置。 - 【請求項３】 アモルファス強誘電体薄膜が、Ｆｅ２
Ｏ３−Ｂｉ２Ｏ３−ＡＢＯ３（ペロブスカイト型化合物
）を主成分とした三元酸化物系薄膜からなることを特徴
とする請求項１の強誘電体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3159458A JPH04357869A (ja) | 1991-06-04 | 1991-06-04 | 強誘電体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3159458A JPH04357869A (ja) | 1991-06-04 | 1991-06-04 | 強誘電体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04357869A true JPH04357869A (ja) | 1992-12-10 |
Family
ID=15694206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3159458A Pending JPH04357869A (ja) | 1991-06-04 | 1991-06-04 | 強誘電体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04357869A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6352889B1 (en) | 1998-01-08 | 2002-03-05 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating capacitor and method for fabricating semiconductor device |
| JP2009081417A (ja) * | 2007-09-06 | 2009-04-16 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
-
1991
- 1991-06-04 JP JP3159458A patent/JPH04357869A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6352889B1 (en) | 1998-01-08 | 2002-03-05 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating capacitor and method for fabricating semiconductor device |
| JP2009081417A (ja) * | 2007-09-06 | 2009-04-16 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3950179B2 (ja) | トンネルダイオード | |
| US6642539B2 (en) | Epitaxial template and barrier for the integration of functional thin film metal oxide heterostructures on silicon | |
| US5998819A (en) | Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same | |
| KR100570860B1 (ko) | 처리중에 손상된 강유전체막의 전압사이클링회복 | |
| JPH08306231A (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| KR20010080131A (ko) | 장기간의 기억력을 가진 메모리용 저임프린트의 강유전체재료 및 그 제조방법 | |
| KR20010101386A (ko) | 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법 | |
| JPH10326872A (ja) | 強誘電体記憶素子およびその製造方法 | |
| US20100182730A1 (en) | Ferroelectric varactor with improved tuning range | |
| US7183601B2 (en) | Semiconductor device and method for manufacturing thereof | |
| Aoki et al. | Ferroelectric properties of crystalline-oriented lead-zirconate-titanates formed by sol-gel deposition technique | |
| JPH04357869A (ja) | 強誘電体集積回路装置 | |
| JPH02208978A (ja) | 半導体装置 | |
| JPH11103024A (ja) | 強誘電体素子および半導体装置 | |
| JP3229911B2 (ja) | 強誘電体記憶素子 | |
| JPH0380562A (ja) | 薄膜コンデンサの製造方法 | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| de Oliveira Guimaraes et al. | Ferroelectric switching and temperature-dependent electrical properties of K 0.7 Na 0.3 NbO 3 capacitor devices | |
| JP2001189422A (ja) | 薄膜キャパシタの製造方法 | |
| JPH08335580A (ja) | 誘電体薄膜の製造方法及びそれを用いた強誘電体記憶素子の製造方法 | |
| JPH0823073A (ja) | 強誘電体薄膜キャパシタおよびその製造方法 | |
| KR100389894B1 (ko) | 씨.비.엔을 이용한 금속-강유전체-반도체 트랜지스터 | |
| JPH0319373A (ja) | 強誘電体薄膜の形成方法 | |
| JP3168706B2 (ja) | 半導体記憶装置の製造方法 | |
| KR100600290B1 (ko) | 반도체 소자의 캐패시터 형성 방법 |