JPH04358129A - 薄膜トランジスタ型液晶表示装置 - Google Patents
薄膜トランジスタ型液晶表示装置Info
- Publication number
- JPH04358129A JPH04358129A JP3116425A JP11642591A JPH04358129A JP H04358129 A JPH04358129 A JP H04358129A JP 3116425 A JP3116425 A JP 3116425A JP 11642591 A JP11642591 A JP 11642591A JP H04358129 A JPH04358129 A JP H04358129A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- insulating film
- liquid crystal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 27
- 239000010409 thin film Substances 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010407 anodic oxide Substances 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ型液
晶表示装置における電極構造とパターンに関するもので
ある。
晶表示装置における電極構造とパターンに関するもので
ある。
【０００２】
【従来の技術】従来、この分野の技術としては例えば「
ＥＩＤ９０−６，ＥＤ９０−３５，ＩＥ９０−１５，１
０．４型カラーＴＦＴ−ＬＣＤの開発」に記載されたも
のが知られている。図７は前記文献等に記載されている
薄膜トランジスタ（以下、「ＴＦＴ」という）の構造を
示す一部断面図である。
ＥＩＤ９０−６，ＥＤ９０−３５，ＩＥ９０−１５，１
０．４型カラーＴＦＴ−ＬＣＤの開発」に記載されたも
のが知られている。図７は前記文献等に記載されている
薄膜トランジスタ（以下、「ＴＦＴ」という）の構造を
示す一部断面図である。
【０００３】従来、薄膜トランジスタ型液晶表示装置（
以下「ＴＦＴ−ＬＣＤ」という）におけるＴＦＴ構造は
、図７に示されるような逆スタガ型構造が主流であった
。すなわち、ゲート電極３２は最も下に形成されており
、ゲート絶縁膜３４、半導体層３５、オーミック接合層
３６と続いて形成された後、ドレイン−ソース電極電極
３７，３８が形成されるという構造である。また、画素
電極３３は、この図のようにドレイン−ソース電極３７
，３８より後に形成されるものと、先に形成されるもの
とがあり、どちらかが採用されている。そして、最後に
パッシベーション膜３９が設けられている。
以下「ＴＦＴ−ＬＣＤ」という）におけるＴＦＴ構造は
、図７に示されるような逆スタガ型構造が主流であった
。すなわち、ゲート電極３２は最も下に形成されており
、ゲート絶縁膜３４、半導体層３５、オーミック接合層
３６と続いて形成された後、ドレイン−ソース電極電極
３７，３８が形成されるという構造である。また、画素
電極３３は、この図のようにドレイン−ソース電極３７
，３８より後に形成されるものと、先に形成されるもの
とがあり、どちらかが採用されている。そして、最後に
パッシベーション膜３９が設けられている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ようなＴＦＴ構造の場合、以下のような問題点があった
。第１に、ドレイン電極と液晶層との間には絶縁膜しか
なく、ドレイン電極上の信号が液晶層に入り込み、液晶
層を動作させてしまい、その結果ドレイン電極脇で光漏
れが発生し、コントラストが低下するという点である。
ようなＴＦＴ構造の場合、以下のような問題点があった
。第１に、ドレイン電極と液晶層との間には絶縁膜しか
なく、ドレイン電極上の信号が液晶層に入り込み、液晶
層を動作させてしまい、その結果ドレイン電極脇で光漏
れが発生し、コントラストが低下するという点である。
【０００５】第２に、１フレームの期間の画素電圧の保
持特性を向上させるための補助容量を設ける場合、１本
前のゲート電極との間に形成するくらいしか方法はなく
、この方法は、ゲート電極に入力されるゲートパルスを
歪ませる原因となるゲート電極の容量負荷を大きくして
しまうという欠点があった。本発明は、以上述べたドレ
イン電極脇の光漏れ、及び補助容量を形成するとゲート
パルスが歪むという問題点を解決して、表示品質の優れ
たＴＦＴ−ＬＣＤを提供することを目的とする。
持特性を向上させるための補助容量を設ける場合、１本
前のゲート電極との間に形成するくらいしか方法はなく
、この方法は、ゲート電極に入力されるゲートパルスを
歪ませる原因となるゲート電極の容量負荷を大きくして
しまうという欠点があった。本発明は、以上述べたドレ
イン電極脇の光漏れ、及び補助容量を形成するとゲート
パルスが歪むという問題点を解決して、表示品質の優れ
たＴＦＴ−ＬＣＤを提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、複数のゲート
電極と、それらのゲート電極と交差する複数のドレイン
電極と、その交差部に設けられたＴＦＴと、ＴＦＴのソ
ース電極に接続された画素電極とを有するＴＦＴ基板と
、液晶を挟んでＴＦＴ基板と対向する対向電極基板とを
備えたＴＦＴ−ＬＣＤにおいて、ＴＦＴ基板は、ゲート
電極上に形成された第１絶縁膜と、第１絶縁膜上で、か
つ、ソース電極と画素電極との接続部以外の全面に形成
された第２絶縁膜と、第２絶縁膜上で、かつ、少なくと
もＴＦＴのチャネル部を除いたゲート電極及びソース電
極と画素電極との接続部以外の全面に形成された遮蔽電
極と、遮蔽電極上で、かつ、少なくともソース電極と画
素電極との接続部以外の全面に形成された第３絶縁膜と
、第３絶縁膜上に形成された前記画素電極と、第２絶縁
膜又は第３絶縁膜上で、かつ、ＴＦＴのチャネル部を除
いたゲート電極上に形成され、ゲート電極と電気的に接
続されたゲート補助電極とを備え、かつ、遮蔽電極に入
力する電圧を対向電極基板の対向電極に入力する電圧と
同程度になるように構成した。
電極と、それらのゲート電極と交差する複数のドレイン
電極と、その交差部に設けられたＴＦＴと、ＴＦＴのソ
ース電極に接続された画素電極とを有するＴＦＴ基板と
、液晶を挟んでＴＦＴ基板と対向する対向電極基板とを
備えたＴＦＴ−ＬＣＤにおいて、ＴＦＴ基板は、ゲート
電極上に形成された第１絶縁膜と、第１絶縁膜上で、か
つ、ソース電極と画素電極との接続部以外の全面に形成
された第２絶縁膜と、第２絶縁膜上で、かつ、少なくと
もＴＦＴのチャネル部を除いたゲート電極及びソース電
極と画素電極との接続部以外の全面に形成された遮蔽電
極と、遮蔽電極上で、かつ、少なくともソース電極と画
素電極との接続部以外の全面に形成された第３絶縁膜と
、第３絶縁膜上に形成された前記画素電極と、第２絶縁
膜又は第３絶縁膜上で、かつ、ＴＦＴのチャネル部を除
いたゲート電極上に形成され、ゲート電極と電気的に接
続されたゲート補助電極とを備え、かつ、遮蔽電極に入
力する電圧を対向電極基板の対向電極に入力する電圧と
同程度になるように構成した。
【０００７】
【作用】本発明によれば、以上のようにＴＦＴ−ＬＣＤ
を構成したので、ドレイン電極上の電圧信号は遮蔽電極
により遮蔽され、液晶層に入らなくなる。また、遮蔽電
極と画素電極との間に形成される蓄積容量がゲート−ソ
ース電極間寄生容量に起因する画素電極電圧のシフトダ
ウンを軽減させ、かつ画素電極電圧の保持特性を向上さ
せる。さらに、ゲート補助電極がゲート電極と接続され
ているので、ゲート電極の抵抗、容量が小さくなる。
を構成したので、ドレイン電極上の電圧信号は遮蔽電極
により遮蔽され、液晶層に入らなくなる。また、遮蔽電
極と画素電極との間に形成される蓄積容量がゲート−ソ
ース電極間寄生容量に起因する画素電極電圧のシフトダ
ウンを軽減させ、かつ画素電極電圧の保持特性を向上さ
せる。さらに、ゲート補助電極がゲート電極と接続され
ているので、ゲート電極の抵抗、容量が小さくなる。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例における
ＴＦＴ基板の電極パターンを示す平面図、図２は本発明
の実施例におけるＴＦＴ基板のＴＦＴのチャネル部（図
１のＡ−Ａ′）断面図、図３は本発明の実施例における
ＴＦＴ基板の一部（図１のＢ−Ｂ′）断面図、図４は本
発明の実施例におけるＴＦＴ基板の一部（図１のＣ−Ｃ
′）断面図である。以下、図１〜図４を参照して、本実
施例の構成を詳しく説明する。
ながら詳細に説明する。図１は本発明の実施例における
ＴＦＴ基板の電極パターンを示す平面図、図２は本発明
の実施例におけるＴＦＴ基板のＴＦＴのチャネル部（図
１のＡ−Ａ′）断面図、図３は本発明の実施例における
ＴＦＴ基板の一部（図１のＢ−Ｂ′）断面図、図４は本
発明の実施例におけるＴＦＴ基板の一部（図１のＣ−Ｃ
′）断面図である。以下、図１〜図４を参照して、本実
施例の構成を詳しく説明する。
【０００９】まず図１及び図２に示すように、本実施例
におけるＴＦＴ基板の電極パターンの基本構造は、ゲー
ト電極１とドレイン電極２の交差する場所において半導
体層５をチャネルとするソース電極３との間にトランジ
スタが形成され、ソース電極３と画素電極４は第１コン
タクトホール７により電気的に接続されている。そして
、図２〜図４に示すように、最も下に形成されているゲ
ート電極１の上には、ゲート絶縁膜として機能する第１
絶縁膜１５が、第３コンタクトホール９の部分を除いて
全面に形成されている。なお、本実施例では、図２及び
図４に示すように、チャネル部及びゲート−ドレイン電
極１，２の交点部のゲート電極１の表面は陽極酸化され
、ゲート−ドレイン電極１，２間のショートを防ぐため
のゲート陽極酸化膜１３が形成されている。
におけるＴＦＴ基板の電極パターンの基本構造は、ゲー
ト電極１とドレイン電極２の交差する場所において半導
体層５をチャネルとするソース電極３との間にトランジ
スタが形成され、ソース電極３と画素電極４は第１コン
タクトホール７により電気的に接続されている。そして
、図２〜図４に示すように、最も下に形成されているゲ
ート電極１の上には、ゲート絶縁膜として機能する第１
絶縁膜１５が、第３コンタクトホール９の部分を除いて
全面に形成されている。なお、本実施例では、図２及び
図４に示すように、チャネル部及びゲート−ドレイン電
極１，２の交点部のゲート電極１の表面は陽極酸化され
、ゲート−ドレイン電極１，２間のショートを防ぐため
のゲート陽極酸化膜１３が形成されている。
【００１０】また、図３において、ゲート電極１上に陽
極酸化膜が形成されていないのは、第３コンタクトホー
ル９によりゲート電極１とゲート補助電極１２とを電気
的に接続するからである。この第１絶縁膜１５の上には
半導体層５が図１に示すパターンで形成されている。半
導体層５は、原理的にはトランジスタのチャネル部にの
みあればよいのであるが、このパターンとしたのはゲー
ト−ドレイン電極１，２間のショート低減等のためであ
る。
極酸化膜が形成されていないのは、第３コンタクトホー
ル９によりゲート電極１とゲート補助電極１２とを電気
的に接続するからである。この第１絶縁膜１５の上には
半導体層５が図１に示すパターンで形成されている。半
導体層５は、原理的にはトランジスタのチャネル部にの
みあればよいのであるが、このパターンとしたのはゲー
ト−ドレイン電極１，２間のショート低減等のためであ
る。
【００１１】この半導体層５の上にはオーミック接合層
１４があるが、トランジスタのチャネル部には少なくと
もあってはならないので、そのパターンはドレイン電極
２とソース電極３と半導体層４の重なる部分に形成され
ている。オーミック接合層１４もこのパターンである必
要はなく、上記と同じ理由でこのパターンとなっている
。
１４があるが、トランジスタのチャネル部には少なくと
もあってはならないので、そのパターンはドレイン電極
２とソース電極３と半導体層４の重なる部分に形成され
ている。オーミック接合層１４もこのパターンである必
要はなく、上記と同じ理由でこのパターンとなっている
。
【００１２】このオーミック接合層１４の上に、ドレイ
ン−ソース電極２，３が図１に示すようなパターンで形
成されている。このパターンはごく一般的なものである
。ドレイン−ソース電極２，３の上に第２絶縁膜１６が
、図２〜図４に示すように、第１，第４コンタクトホー
ル７，１０を除いて全面に形成されている。この第２絶
縁膜の上に遮蔽電極６が図１に示すパターンで形成され
ている。すなわち、ゲート電極１及び第１，第２コンタ
クトホール７，８以外に形成されるものであり、かつ、
ゲート電極１と平行方向に形成されているものである。 後で詳しく述べるように、これら遮蔽電極６はＴＦＴア
レイの外部において、電気的に接続されているものであ
り、遮蔽電極６は一つの電極をなしている。この遮蔽電
極は透明でなければならない。
ン−ソース電極２，３が図１に示すようなパターンで形
成されている。このパターンはごく一般的なものである
。ドレイン−ソース電極２，３の上に第２絶縁膜１６が
、図２〜図４に示すように、第１，第４コンタクトホー
ル７，１０を除いて全面に形成されている。この第２絶
縁膜の上に遮蔽電極６が図１に示すパターンで形成され
ている。すなわち、ゲート電極１及び第１，第２コンタ
クトホール７，８以外に形成されるものであり、かつ、
ゲート電極１と平行方向に形成されているものである。 後で詳しく述べるように、これら遮蔽電極６はＴＦＴア
レイの外部において、電気的に接続されているものであ
り、遮蔽電極６は一つの電極をなしている。この遮蔽電
極は透明でなければならない。
【００１３】遮蔽電極６の上には第３絶縁膜１７がある
。この第３絶縁膜１７は、第２コンタクトホール８と第
５コンタクトホール１１以外に形成されている。第３絶
縁膜１７の上には、画素電極４とゲート補助電極１２が
図１に示すパターンで同時に形成されている。この画素
電極４は、第２絶縁膜１６の第１コンタクトホール７と
第３絶縁膜１７の第２コンタクトホール８によって、ソ
ース電極３と電気的に接続されている。また、ゲート補
助電極１２は第１絶縁膜１５の第３コンタクトホール９
と第２絶縁膜１６の第４コンタクトホール１０と第３絶
縁膜１７の第５コンタクトホール１１によってゲート電
極１と電気的に接続されている。さらに、ゲート補助電
極１２は、ゲート電極１とほぼ同一のパターンに形成さ
れているのであるが、ドレイン電極２との交差部におい
ては、図３に示すように第２，第３絶縁膜１６，１７が
あることにより、電気的に非接続となっている。なお、
ゲート補助電極１２を画素電極４でなく、遮蔽電極６と
同時に形成しても得られる効果はほぼ同じである。 本実施例は、ドレイン電極２とゲート補助電極１２のシ
ョートの起こりにくい構成にしてある。
。この第３絶縁膜１７は、第２コンタクトホール８と第
５コンタクトホール１１以外に形成されている。第３絶
縁膜１７の上には、画素電極４とゲート補助電極１２が
図１に示すパターンで同時に形成されている。この画素
電極４は、第２絶縁膜１６の第１コンタクトホール７と
第３絶縁膜１７の第２コンタクトホール８によって、ソ
ース電極３と電気的に接続されている。また、ゲート補
助電極１２は第１絶縁膜１５の第３コンタクトホール９
と第２絶縁膜１６の第４コンタクトホール１０と第３絶
縁膜１７の第５コンタクトホール１１によってゲート電
極１と電気的に接続されている。さらに、ゲート補助電
極１２は、ゲート電極１とほぼ同一のパターンに形成さ
れているのであるが、ドレイン電極２との交差部におい
ては、図３に示すように第２，第３絶縁膜１６，１７が
あることにより、電気的に非接続となっている。なお、
ゲート補助電極１２を画素電極４でなく、遮蔽電極６と
同時に形成しても得られる効果はほぼ同じである。 本実施例は、ドレイン電極２とゲート補助電極１２のシ
ョートの起こりにくい構成にしてある。
【００１４】図４から明らかなように、本実施例におい
ては画素電極４と遮蔽電極６の間に容量を作り込むこと
ができる。すなわち、画素電極４から見れば、下側は第
３絶縁膜１７を介して遮蔽電極６があるので、これが画
素−遮蔽電極間容量を形成している。一方、上側は液晶
であるので液晶とは並列に容量が形成されていることが
分かる。なお、本実施例においては、図１に示すように
、遮蔽電極６のパターンが画素電極４のパターンとすべ
て重なるように形成しているが、画素−遮蔽電極間容量
をどの程度にするかに応じて、遮蔽電極６を小さくして
その一部が画素電極４と重なるようにすることもできる
。
ては画素電極４と遮蔽電極６の間に容量を作り込むこと
ができる。すなわち、画素電極４から見れば、下側は第
３絶縁膜１７を介して遮蔽電極６があるので、これが画
素−遮蔽電極間容量を形成している。一方、上側は液晶
であるので液晶とは並列に容量が形成されていることが
分かる。なお、本実施例においては、図１に示すように
、遮蔽電極６のパターンが画素電極４のパターンとすべ
て重なるように形成しているが、画素−遮蔽電極間容量
をどの程度にするかに応じて、遮蔽電極６を小さくして
その一部が画素電極４と重なるようにすることもできる
。
【００１５】図５は本発明の実施例におけるＴＦＴ−Ｌ
ＣＤの１画素あたりの等価回路図である。図において、
ゲート電極１とドレイン電極２の交差部にトランジスタ
１８があり、ゲート電極１がオンすると、ドレイン電極
２上のドレイン信号がソース−画素電極３，４に書き込
まれ、対向電極２０との電位差により、液晶１９が動作
する。ここで、遮蔽電極６は画素電極４からみて、液晶
と並列に容量を有するので、この図のように示され、ま
た、遮蔽電極６はドレイン電極２上にも形成されている
のでこの図のように示され、各々画素−遮蔽電極間容量
２１、遮蔽−ドレイン電極間容量２２のように示される
。
ＣＤの１画素あたりの等価回路図である。図において、
ゲート電極１とドレイン電極２の交差部にトランジスタ
１８があり、ゲート電極１がオンすると、ドレイン電極
２上のドレイン信号がソース−画素電極３，４に書き込
まれ、対向電極２０との電位差により、液晶１９が動作
する。ここで、遮蔽電極６は画素電極４からみて、液晶
と並列に容量を有するので、この図のように示され、ま
た、遮蔽電極６はドレイン電極２上にも形成されている
のでこの図のように示され、各々画素−遮蔽電極間容量
２１、遮蔽−ドレイン電極間容量２２のように示される
。
【００１６】この図より、ゲート電極１がオンすると、
ドレイン電極２にある電圧信号がトランジスタ１８を通
してソース−画素電極３，４に書き込まれることがわか
る。この時、遮蔽電極６と画素電極４の間の画素−遮蔽
電極間容量２１が液晶１９と並列に入っているので、液
晶１９の電圧保持特性は良好となる。また、遮蔽電極６
はドレイン電極２上にもあるため、ドレイン電極信号は
遮蔽電極６によって遮蔽され、ドレイン電極２上の液晶
遮蔽電極６と対向電極２０に挟まれているので対向−遮
蔽電極２０，６間の電位差が液晶の閾値電圧Ｖｔｈ以下
ならば動作しない。したがって、ドレイン電極２上の液
晶は動作しないため、ドレイン電極脇の光漏れが起きる
ことはない。
ドレイン電極２にある電圧信号がトランジスタ１８を通
してソース−画素電極３，４に書き込まれることがわか
る。この時、遮蔽電極６と画素電極４の間の画素−遮蔽
電極間容量２１が液晶１９と並列に入っているので、液
晶１９の電圧保持特性は良好となる。また、遮蔽電極６
はドレイン電極２上にもあるため、ドレイン電極信号は
遮蔽電極６によって遮蔽され、ドレイン電極２上の液晶
遮蔽電極６と対向電極２０に挟まれているので対向−遮
蔽電極２０，６間の電位差が液晶の閾値電圧Ｖｔｈ以下
ならば動作しない。したがって、ドレイン電極２上の液
晶は動作しないため、ドレイン電極脇の光漏れが起きる
ことはない。
【００１７】さらに、ゲート−ソース電極間容量による
画素電圧のゲートオフ時のシフトダウンも画素−遮蔽電
極間容量２１により軽減される。また、遮蔽電極６はゲ
ート電極１と重ならず、かつ、ゲート補助電極１２がゲ
ート電極１と接続されていることから、ゲート電極の抵
抗、容量とも小さくてすみ、ゲート電圧の歪みはきわめ
て小さくなる。
画素電圧のゲートオフ時のシフトダウンも画素−遮蔽電
極間容量２１により軽減される。また、遮蔽電極６はゲ
ート電極１と重ならず、かつ、ゲート補助電極１２がゲ
ート電極１と接続されていることから、ゲート電極の抵
抗、容量とも小さくてすみ、ゲート電圧の歪みはきわめ
て小さくなる。
【００１８】図６は本発明の実施例によるＴＦＴ−ＬＣ
Ｄの電気的ブロック図である。ゲートドライバ２３とド
レインドライバ２４及び対向電極信号２５は従来のＴＦ
Ｔ−ＬＣＤにおいても設けられていたものであり、本実
施例においては遮蔽電極信号２５を付加するのみなので
、回路が複雑化することはない。そして、この遮蔽電極
信号２５はいかなるものにすればよいかであるが、これ
は対向電極と同じ信号にするのが好ましい。なぜなら、
ドレイン電極２上の遮蔽電極６は、液晶を介して対向電
極２０と向き合っているのでここに液晶の閾値電圧Ｖｔ
ｈ以上の電位差が生じれば、液晶が動作してしまうから
である。したがって、対向電極信号２５と遮蔽電極信号
２６とに印加する電圧の間に液晶を動作させない程度の
ＤＣ成分があってもよい。最も簡単な方法はＴＦＴ−Ｌ
ＣＤパネル内のどこかで対向電極２０と遮蔽電極６を電
気的に接続してしまうことである。
Ｄの電気的ブロック図である。ゲートドライバ２３とド
レインドライバ２４及び対向電極信号２５は従来のＴＦ
Ｔ−ＬＣＤにおいても設けられていたものであり、本実
施例においては遮蔽電極信号２５を付加するのみなので
、回路が複雑化することはない。そして、この遮蔽電極
信号２５はいかなるものにすればよいかであるが、これ
は対向電極と同じ信号にするのが好ましい。なぜなら、
ドレイン電極２上の遮蔽電極６は、液晶を介して対向電
極２０と向き合っているのでここに液晶の閾値電圧Ｖｔ
ｈ以上の電位差が生じれば、液晶が動作してしまうから
である。したがって、対向電極信号２５と遮蔽電極信号
２６とに印加する電圧の間に液晶を動作させない程度の
ＤＣ成分があってもよい。最も簡単な方法はＴＦＴ−Ｌ
ＣＤパネル内のどこかで対向電極２０と遮蔽電極６を電
気的に接続してしまうことである。
【００１９】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではない
。
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではない
。
【００２０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ドレイン電極上に遮蔽電極を設け、対向電極と同
程度の電位を与えるようにしたので、ドレイン電極上の
液晶が動作することがなくなる。その結果、ドレイン電
極脇の光漏れをなくすことができる。
れば、ドレイン電極上に遮蔽電極を設け、対向電極と同
程度の電位を与えるようにしたので、ドレイン電極上の
液晶が動作することがなくなる。その結果、ドレイン電
極脇の光漏れをなくすことができる。
【００２１】また、その遮蔽電極と画素電極との間に容
量を形成することができるので、１フレーム間の画素電
圧保持特性は良好となり、かつ、ゲート電圧オフ時の画
素電圧のシフトダウンが軽減される。その結果、コント
ラストが向上する。さらに、ゲート補助電極をゲート電
極上に配置したことによって、ゲート電極の抵抗値が小
さくなる。その結果、ゲート電圧パルスの歪みがなくな
る。
量を形成することができるので、１フレーム間の画素電
圧保持特性は良好となり、かつ、ゲート電圧オフ時の画
素電圧のシフトダウンが軽減される。その結果、コント
ラストが向上する。さらに、ゲート補助電極をゲート電
極上に配置したことによって、ゲート電極の抵抗値が小
さくなる。その結果、ゲート電圧パルスの歪みがなくな
る。
【図１】本発明の実施例におけるＴＦＴ基板の電極パタ
ーンを示す平面図である。
ーンを示す平面図である。
【図２】本発明の実施例におけるＴＦＴ基板のＴＦＴの
チャネル部の断面図である。
チャネル部の断面図である。
【図３】本発明の実施例におけるＴＦＴ基板の一部（図
１のＢ−Ｂ′）断面図である。
１のＢ−Ｂ′）断面図である。
【図４】本発明の実施例におけるＴＦＴ基板の一部（図
１のＣ−Ｃ′）断面図である。
１のＣ−Ｃ′）断面図である。
【図５】本発明の実施例におけるＴＦＴ−ＬＣＤの１画
素あたりの等価回路図である。
素あたりの等価回路図である。
【図６】本発明の実施例によるＴＦＴ−ＬＣＤの電気的
ブロック図である。
ブロック図である。
【図７】従来のＴＦＴ基板の一部断面図である。
１ ゲート電極
２ ドレイン電極
３ ソース電極
４ 画素電極
５ 半導体層
６ 遮蔽電極
７ 第１コンタクトホール
８ 第２コンタクトホール
９ 第３コンタクトホール
１０ 第４コンタクトホール
１１ 第５コンタクトホール
１２ ゲート補助電極
１３ ゲート陽極酸化膜
１４ オーミック接合層
１５ 第１絶縁膜
１６ 第２絶縁膜
１７ 第３絶縁膜
２０ 対向電極
Claims (1)
- 【請求項１】 複数のゲート電極と、該ゲート電極と
交差する複数のドレイン電極と、その交差部に設けられ
た薄膜トランジスタと、該薄膜トランジスタのソース電
極に接続された画素電極とを有する薄膜トランジスタ基
板と、液晶を挟んで該薄膜トランジスタ基板と対向する
対向電極基板とを備えた薄膜トランジスタ型液晶表示装
置において、前記薄膜トランジスタ基板は、（ａ）前記
ゲート電極上に形成された第１絶縁膜と、（ｂ）該第１
絶縁膜上で、かつ、前記ソース電極と前記画素電極との
接続部以外の全面に形成された第２絶縁膜と、（ｃ）該
第２絶縁膜上で、かつ、少なくとも前記トランジスタの
チャネル部を除いたゲート電極及び前記ソース電極と前
記画素電極との接続部以外の全面に形成された遮蔽電極
と、（ｄ）該遮蔽電極上で、かつ、少なくとも前記ソー
ス電極と前記画素電極との接続部以外の全面に形成され
た第３絶縁膜と、（ｅ）該第３絶縁膜上に形成された前
記画素電極と、（ｆ）該第２絶縁膜又は第３絶縁膜上で
かつ前記トランジスタのチャネル部を除いた前記ゲート
電極上に形成され、前記ゲート電極と電気的に接続され
たゲート補助電極とを備え、かつ、前記遮蔽電極に入力
する電圧を前記対向電極基板の対向電極に入力する電圧
と同程度にしたことを特徴とする薄膜トランジスタ型液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3116425A JPH04358129A (ja) | 1991-05-22 | 1991-05-22 | 薄膜トランジスタ型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3116425A JPH04358129A (ja) | 1991-05-22 | 1991-05-22 | 薄膜トランジスタ型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04358129A true JPH04358129A (ja) | 1992-12-11 |
Family
ID=14686777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3116425A Withdrawn JPH04358129A (ja) | 1991-05-22 | 1991-05-22 | 薄膜トランジスタ型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04358129A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426313A (en) * | 1993-04-22 | 1995-06-20 | Nec Corporation | Thin film transistor array having optical shield layer |
| CN1036618C (zh) * | 1994-05-13 | 1997-12-03 | 汤姆森消费电子(法国)有限公司 | 象素结构被屏蔽的液晶显示器 |
| JPH10293286A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 液晶表示装置の駆動方法 |
| US7517738B2 (en) | 1995-01-17 | 2009-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
| US7615786B2 (en) | 1993-10-01 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor incorporating an integrated capacitor and pixel region |
| US7727898B2 (en) | 1995-11-27 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method of fabricating same |
| JP2010134294A (ja) * | 2008-12-05 | 2010-06-17 | Casio Computer Co Ltd | 液晶表示素子 |
| CN101276078B (zh) | 2007-03-29 | 2011-08-17 | Nec液晶技术株式会社 | 液晶显示器件 |
| US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US8946717B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
-
1991
- 1991-05-22 JP JP3116425A patent/JPH04358129A/ja not_active Withdrawn
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426313A (en) * | 1993-04-22 | 1995-06-20 | Nec Corporation | Thin film transistor array having optical shield layer |
| US7615786B2 (en) | 1993-10-01 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor incorporating an integrated capacitor and pixel region |
| CN1036618C (zh) * | 1994-05-13 | 1997-12-03 | 汤姆森消费电子(法国)有限公司 | 象素结构被屏蔽的液晶显示器 |
| US7517738B2 (en) | 1995-01-17 | 2009-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
| US7727898B2 (en) | 1995-11-27 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method of fabricating same |
| JPH10293286A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 液晶表示装置の駆動方法 |
| US8946717B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9666614B2 (en) | 2002-04-09 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US11101299B2 (en) | 2002-04-09 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US10854642B2 (en) | 2002-04-09 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US8946718B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9105727B2 (en) | 2002-04-09 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10700106B2 (en) | 2002-04-09 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9406806B2 (en) | 2002-04-09 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10050065B2 (en) | 2002-04-09 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
| US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN101276078B (zh) | 2007-03-29 | 2011-08-17 | Nec液晶技术株式会社 | 液晶显示器件 |
| JP2010134294A (ja) * | 2008-12-05 | 2010-06-17 | Casio Computer Co Ltd | 液晶表示素子 |
| US8384867B2 (en) | 2008-12-05 | 2013-02-26 | Casio Computer Co., Ltd. | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0156766B1 (ko) | 박막트랜지스터 및 그를 이용한 표시장치 | |
| US7190418B2 (en) | Semiconductor device | |
| EP0668526B1 (en) | A liquid crystal display device | |
| US5270567A (en) | Thin film transistors without capacitances between electrodes thereof | |
| JP2949487B2 (ja) | 液晶表示素子 | |
| US5796448A (en) | Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same | |
| KR930018301A (ko) | 액티브매트릭스 액정표시장치 | |
| JP2002040480A (ja) | 液晶表示装置 | |
| JP3205155B2 (ja) | 液晶表示装置 | |
| JPH04358129A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JPH06332007A (ja) | 液晶表示装置 | |
| JP2735070B2 (ja) | アクティブマトリクス液晶表示パネル | |
| US6999060B2 (en) | Liquid crystal display and fabricating method thereof | |
| JP3145931B2 (ja) | 薄膜トランジスタ | |
| KR100606963B1 (ko) | 액정 디스플레이 패널 및 그의 제조방법 | |
| JPH04358127A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JPH04358128A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JPH04318512A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| KR19990085789A (ko) | 박막트랜지스터의 구조 | |
| JPH04318523A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP3480105B2 (ja) | 表示パネル | |
| JP3339248B2 (ja) | 表示装置 | |
| JP3723389B2 (ja) | アクティブマトリクス型表示装置 | |
| KR100488925B1 (ko) | 액정 표시 장치 | |
| KR940008220B1 (ko) | 박막트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |