JPH04358242A - アドレス変換装置およびアドレス変換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＰＵや周辺装置等の
アクセス手段と、メモリやＩ／Ｏレジスタ等の被アクセ
ス手段とを有する情報処理システムなどに適用され、Ｃ
ＰＵ等が発生するアドレスをメモリ等に実際に割り当て
られているアドレスに変換するアドレス変換装置および
アドレス変換方法に関するものである。

【０００２】

【従来の技術】情報処理システム等においては、ＣＰＵ
の発生するアドレスが例えば３２ビットであるとすると
、４Ｇバイトのアドレス空間を取り扱うことができる。 これに対して、主メモリを構成するＤＲＡＭは、通常、
物理的制限や価格的制限などにより数Ｍバイトから数十
Ｍバイト程度分しか実装されない。

【０００３】そこで、主メモリのアドレス空間よりも大
きなアドレス空間を取り扱い得るようにするために、Ｃ
ＰＵのアドレス空間に対応するデータを大容量記憶装置
であるハードディスク装置等に格納するようにし、ハー
ドディスク装置等と主メモリとの間で適宜データ転送を
行うとともに、ＣＰＵによるアクセスは主メモリに対し
て行う、いわゆる仮想メモリと称されるシステムが多く
適用されている。ここで、上記ＣＰＵによる主メモリの
アクセスは、より詳しくは、主メモリに記憶されている
、ＣＰＵが発生する仮想のアドレス（以下、論理アドレ
スと称する。）と主メモリの実際のアドレス（以下、物
理アドレスと称する。）との対応関係を示すページテー
ブルに基づき、論理アドレスを物理アドレスに変換して
行うようになっている。

【０００４】これによれば、データが実際に主メモリに
記憶されているかハードディスク装置等に記憶されてい
るかに関わらず、また、データが主メモリにおける何れ
の物理アドレスの領域に格納されているかに関わらず、
仮想アドレスによるアクセスが行えるようになっている
。ところで、上記ページテーブルは、主メモリのアクセ
スを行うごとに読み出されるのでは、アクセス時間が長
くかかることになる。そこで、例えば「情報処理ハンド
ブック」（情報処理学会編、１９８９年５月、オーム社
発行）ｐ．６９に示されているように、ＴＬＢ（ｔｒａ
ｎｓｌａｔｉｏｎ　　ｌｏｏｋａｓｉｄｅｂｕｆｆｅｒ
）等と称されるアドレス変換用高速バッファを有するア
ドレス変換装置が用いられている。

【０００５】以下、従来のアドレス変換装置が備えられ
た情報処理システムの例を図３および図４に基づいて説
明する。同図に示すように、情報処理システムは、ＣＰ
Ｕ３１と、アドレス変換用高速バッファ３２と、主メモ
リ３３と、ハードディスク装置３４とが設けられて構成
されている。

【０００６】上記主メモリ３３とハードディスク装置３
４との間では、ページと称される所定量単位でデータの
交換（以下、スワッピングと称する。）が行われ、主メ
モリ３３にはハードディスク装置３４に記憶されている
データのうちの一部が格納されるようになっている。上
記主メモリ３３には、また、論理アドレスの上位ビット
を構成する論理ページ番号と、物理アドレスの上位ビッ
トを構成する物理ページ番号とを対応付けるページテー
ブル３５が格納されるようになっている。

【０００７】また、アドレス変換用高速バッファ３２は
、ページテーブル３５の一部を保持し、ＣＰＵ３１から
出力された論理ページ番号を物理ページ番号に変換する
もので、より詳しくは、図４に示すように論理ページ番
号部４１と、比較部４２と、物理ページ番号部４３とが
設けられて構成されている。上記論理ページ番号部４１
および物理ページ番号部４３は、それぞれページテーブ
ル３５における論理ページ番号または物理ページ番号を
エントリとして保持するものである。比較部４２は、Ｃ
ＰＵ３１から出力される論理ページ番号と論理ページ番
号部４１内の各エントリとを比較し、一致するエントリ
に対応する物理ページ番号部４３内のエントリを物理ペ
ージ番号として物理ページ番号部４３に出力させるもの
である。

【０００８】なお、ＣＰＵ３１から出力される論理アド
レスの下位ビットを構成する論理ページ内オフセットは
、そのまま物理ページ内オフセットとして物理ページ番
号と結合され、物理アドレスとして出力されるようにな
っている。ここで、アドレス変換用高速バッファ３２に
は、ハードウェア上の制約などから、ページテーブル３
５の一部だけが保持されるように構成されるため、ＣＰ
Ｕ３１から出力される論理ページ番号に一致するエント
リが存在しない場合がある。　　この場合には、ページ
テーブル３５における必要な部分が読み出され、新たな
エントリとしてアドレス変換用高速バッファ３２に保持
された後、上記のような変換が行われるようになってい
るが、このような動作が行われると、アドレス変換時間
が長くかかり、それゆえ、アクセス時間がかえって増大
することになる。

【０００９】そこで、上記新たなエントリは、所定の時
間の範囲内で最も参照頻度の低いエントリと置き換えら
れて保持されるようになっている。すなわち、ＣＰＵ３
１によって行われるアクセスは、通常、一度アクセスさ
れたアドレスの付近のアドレスに対して行われる可能性
が非常に高い。換言すれば、アクセス頻度の低い論理ペ
ージほど、再度アクセスされる可能性が低い。それゆえ
、最も参照頻度の低いエントリを新たなエントリと置き
換えることにより、必要なエントリの存在する場合がで
きるだけ多くなるようになっている。

【００１０】

【発明が解決しようとする課題】ところで、上記のよう
なアドレス変換装置は、ＣＰＵから出力される論理アド
レスの変換だけでなく、ネットワークコントローラやハ
ードディスクコントローラ等の複数の周辺コントローラ
などから出力される論理アドレスと物理アドレスとの対
応付けを行うために用いられることがある。

【００１１】しかしながら、このような場合、前記エン
トリの置き換えが頻繁に発生してアクセス速度が低下し
がちであるうえ、アドレス変換用高速バッファにおける
エントリを保持する領域が有効に活用されないという問
題点を有していた。すなわち、例えばネットワークコン
トローラが取り扱うアドレス空間はＣＰＵが取り扱うア
ドレス空間に比べて狭い。それゆえ、ネットワークコン
トローラによってアクセスが行われる際には、常に所定
の限られた範囲のアドレスが出力される。

【００１２】ところが、これらのネットワークコントロ
ーラによるアクセス自体の頻度が少ないと、対応するエ
ントリの参照頻度が低いことになるので、前記のように
ＣＰＵによるアクセス等により新たなエントリと置き換
えられてしまい、必要なエントリがアドレス変換用高速
バッファに保持されていない場合が多くなる。それゆえ
、ネットワークコントローラによるアクセスが行われる
ごとに、エントリの置き換えが発生しがちになり、した
がってアクセス速度が低下することになる。

【００１３】また、ハードディスクコントローラの制御
によってハードディスク装置と主メモリとの間でデータ
のスワッピングが行われる際には、論理アドレスと実ア
ドレスとの対応関係が変更されるので、ページテーブル
が書き換えられるとともに新たなエントリがアドレス変
換用高速バッファに保持され、また、ページテーブルに
おける書き換えられる前のエントリがアドレス変換用高
速バッファに保持されていた場合には、そのエントリが
無効にされる。

【００１４】ところで、上記スワッピングは、同一の論
理アドレスのデータについて連続して行われることはほ
とんどない。それゆえ、スワッピングによってアドレス
変換用高速バッファに保持されたエントリがその後のス
ワッピングによって再度参照されることもほとんどない
。ところが、スワッピングによって保持されたエントリ
は、スワッピングが行われてからある程度の時間が経過
するまではアクセス頻度が高いことになるので、他のエ
ントリと置き換えられることなく保持されていることが
多くなる。すなわち、アドレス変換用高速バッファにお
けるエントリを保持する領域が有効に活用されないこと
になるうえ、そのために、アドレス変換用高速バッファ
にＣＰＵ等によるアクセスに必要なエントリの保持され
ていない場合が多くなり、エントリの置き換えが頻繁に
発生しがちになって、やはりアクセス速度が低下するこ
とになる。

【００１５】本発明は上記の点に鑑み、エントリの置き
換えの発生頻度を小さく抑えてアクセス速度を向上させ
るとともに、アドレス変換用高速バッファにおけるエン
トリを保持する領域が有効に活用されるアドレス変換装
置およびアドレス変換方法の提供を目的としている。

【００１６】

【課題を解決するための手段】上記目的を達成するため
、本発明は、被アクセス手段をアクセスする複数のアク
セス手段が発生する第１群のアドレスを、被アクセス手
段に実際に割り当てられている第２群のアドレスに変換
するアドレス変換装置であって、第１群のアドレスと第
２群のアドレスとの対応関係のうちの少なくとも一部を
保持してアドレス変換を行うアドレス変換手段と、変換
しようとする第１群のアドレスと第２群のアドレスとの
対応関係が前記アドレス変換手段に保持されていない場
合に、アドレス変換手段における各アクセス手段ごとに
割り当てられた所定の領域に前記対応関係を保持させる
対応関係制御手段とを備えたことを特徴としている。

【００１７】

【作用】上記構成によれば、アドレス変換手段は、第１
群のアドレスと第２群のアドレスとの対応関係のうちの
少なくとも一部を保持してアドレス変換を行い、対応関
係制御手段は、変換しようとする第１群のアドレスと第
２群のアドレスとの対応関係が前記アドレス変換手段に
保持されていない場合に、アドレス変換手段における各
アクセス手段ごとに割り当てられた所定の領域に前記対
応関係を保持させる。

【００１８】

【実施例】以下本発明の実施例を図面を用いて詳細に説
明する。図１は本発明の一実施例におけるアドレス変換
装置を備えた情報処理システムのブロック図である。同
図に示すように、情報処理システムは、ネットワーク１
に接続されたネットワークコントローラ２と、ハードデ
ィスク装置３に接続されたハードディスクコントローラ
４と、ＣＰＵ５と、調停部６と、アドレス変換用高速バ
ッファ７と、アドレスバス８と、主メモリ１２およびＩ
／Ｏレジスタ１３から成るデータ格納部１１とが設けら
れて構成されている。

【００１９】上記調停部６は、ネットワークコントロー
ラ２等から同時にアドレスが出力されることのないよう
に、ネットワークコントローラ２等からのデータ転送要
求信号に応じて、いずれか一つだけにデータ転送許可信
号を出力するとともに、アドレス変換用高速バッファ７
に、後述するネットワークコントローラ用論理ページ番
号部２１ａ等を選択するための選択信号を出力するよう
になっている。

【００２０】主メモリ１２とハードディスク装置３との
間では、ページと称される所定量単位でデータの交換（
以下、スワッピングと称する。）が行われ、主メモリ１
２にはハードディスク装置３に記憶されているデータの
うちの一部が格納されるようになっている。主メモリ１
２には、また、全ての論理アドレスの上位ビットを構成
する論理ページ番号と、物理アドレスの上位ビットを構
成する物理ページ番号とを対応付けるページテーブル１
４が格納されるようになっている。

【００２１】また、アドレス変換用高速バッファ７は、
対応関係にある論理ページ番号と物理ページ番号とをエ
ントリとして保持し、ＣＰＵ５等から出力された論理ペ
ージ番号を物理ページ番号に変換するもので、より詳し
くは、図２に示すように論理ページ番号部２１、比較部
２２、および物理ページ番号部２３が設けられて構成さ
れている。

【００２２】論理ページ番号部２１は、ネットワークコ
ントローラ用論理ページ番号部２１ａ、ハードディスク
コントローラ用論理ページ番号部２１ｂ、およびＣＰＵ
用論理ページ番号部２１ｃから構成される一方、物理ペ
ージ番号部２３は、ネットワークコントローラ用物理ペ
ージ番号部２３ａ、ハードディスクコントローラ用物理
ページ番号部２３ｂ、およびＣＰＵ用物理ページ番号部
２３ｃから構成されている。

【００２３】上記ネットワークコントローラ用論理ペー
ジ番号部２１ａ、およびネットワークコントローラ用物
理ページ番号部２３ａは、例えばページサイズが８Ｋバ
イト、ネットワークコントローラ２から出力されるアド
レスのアドレス空間が１６Ｋバイトとすると、１６／８
＝２組のエントリ、すなわちネットワークコントローラ
２が取り扱う全アドレス空間分のエントリを保持し得る
ように構成されている。このエントリは情報処理システ
ムの初期設定時にＣＰＵ５の制御によって設定され、そ
の後は変更されないようになっている。

【００２４】ハードディスクコントローラ用論理ページ
番号部２１ｂ、およびハードディスクコントローラ用物
理ページ番号部２３ｂは、例えばページサイズが８Ｋバ
イト、１回のデータ転送による最大転送量が６４Ｋバイ
トとすると、６４／８＝８組のエントリ、すなわち１回
のデータ転送で参照されるすべてのエントリを保持し得
るように構成されている。このエントリはデータ転送開
始時ごとにＣＰＵ５の制御によって設定されるようにな
っている。

【００２５】ＣＰＵ用論理ページ番号部２１ｃ、および
ＣＰＵ用物理ページ番号部２３ｃは、情報処理システム
の用途等に応じた所定量のエントリを保持し得るように
構成され、ページテーブル１４の一部が保持されるよう
になっている。また、ＣＰＵ５から出力される論理ペー
ジ番号に一致するエントリがＣＰＵ用論理ページ番号部
２１ｃに存在しない場合には、ページテーブル１４にお
ける必要な部分が読み出され、ＣＰＵ用論理ページ番号
部２１ｃおよびＣＰＵ用物理ページ番号部２３ｃに新た
なエントリとして設定されるようになっている。

【００２６】比較部２２は、ネットワークコントローラ
用比較部２２ａ、ハードディスクコントローラ用比較部
２２ｂ、およびＣＰＵ用比較部２２ｃから構成され、調
停部６からの選択信号に応じていずれか一つの比較部２
２ａ〜２２ｃが選択され、ＣＰＵ５等から出力される論
理ページ番号とＣＰＵ用論理ページ番号部２１ｃ等内の
各エントリとを比較し、一致するエントリに対応するＣ
ＰＵ用物理ページ番号部２３ｃ等内のエントリを物理ペ
ージ番号としてＣＰＵ用物理ページ番号部２３ｃ等に出
力させるようになっている。

【００２７】なお、ＣＰＵ５等から出力される論理アド
レスの下位ビットを構成する論理ページ内オフセットは
、そのまま物理ページ内オフセットとして物理ページ番
号と結合され、物理アドレスとして出力されるようにな
っている。上記の構成において、ネットワークコントロ
ーラ２がデータ格納部１１をアクセスする際には、ネッ
トワークコントローラ２は、まず調停部６にデータ転送
要求信号を出力する。

【００２８】調停部６は、ＣＰＵ５等から同時にデータ
転送要求信号が出力されていなければネットワークコン
トローラ２にデータ転送許可信号を出力するとともに、
アドレス変換用高速バッファ７にネットワークコントロ
ーラ用論理ページ番号部２１ａ、ネットワークコントロ
ーラ用比較部２２ａ、およびネットワークコントローラ
用物理ページ番号部２３ａを選択するための選択信号を
出力する。

【００２９】そこでネットワークコントローラ２が論理
アドレスを出力すると、ネットワークコントローラ用比
較部２２ａは、その上位ビットの論理ページ番号をネッ
トワークコントローラ用論理ページ番号部２１ａ内のエ
ントリと比較する。ここで、ネットワークコントローラ
用論理ページ番号部２１ａには、前記のようにネットワ
ークコントローラ２から出力される全ての論理ページ番
号のエントリがあらかじめ設定され、ネットワークコン
トローラ２のアクセスなどによって置き換えられること
はないので、必ず何れかのエントリが一致し、高速なア
ドレス変換が行われる。また、ハードディスクコントロ
ーラ用論理ページ番号部２１ｂやＣＰＵ用論理ページ番
号部２１ｃ等のエントリの置き換えが生じることもない
。

【００３０】ネットワークコントローラ用物理ページ番
号部２３ａは、上記一致したエントリに対応するエント
リを物理ページ番号として出力し、論理ページ内オフセ
ット（＝物理ページ内オフセット）と結合されて物理ア
ドレスとして出力され、データ格納部１１の主メモリ１
２がアクセスされる。また、ハードディスクコントロー
ラ４を介して主メモリ１２とハードディスク装置３との
間でスワッピングが行われる場合には、まず、ＣＰＵ５
がデータ転送に用いられるエントリをハードディスクコ
ントローラ用論理ページ番号部２１ｂおよびハードディ
スクコントローラ用物理ページ番号部２３ｂに設定する
。すなわち、ネットワークコントローラ用論理ページ番
号部２１ａやＣＰＵ用論理ページ番号部２１ｃ等のエン
トリが新たなエントリに置き換えられることはない。 しかも、新たなエントリは、ハードディスクコントロー
ラ用論理ページ番号部２１ｂ、およびハードディスクコ
ントローラ用物理ページ番号部２３ｂにおける以前のス
ワッピングが行われる際に用いられたエントリと置き換
えられるので、エントリを保持する領域は有効に活用さ
れることになる。

【００３１】その後、上記ネットワークコントローラ２
によるアクセスの場合と同様に、調停部６からの選択信
号によってハードディスクコントローラ用論理ページ番
号部２１ｂ、ハードディスクコントローラ用比較部２２
ｂ、およびハードディスクコントローラ用物理ページ番
号部２３ｂが選択され、ハードディスクコントローラ用
比較部２２ｂが、ハードディスクコントローラ４から出
力された論理ページ番号とハードディスクコントローラ
用論理ページ番号部２１ｂ内のエントリとを比較し、ハ
ードディスクコントローラ用物理ページ番号部２３ｂは
物理ページ番号を出力して、物理アドレスによる主メモ
リ１２のアクセスによりデータ転送が行われる。

【００３２】ここで、スワッピングが行われている際中
に例えばネットワークコントローラ２やＣＰＵ５による
割り込み処理等が行われたとしても、ハードディスクコ
ントローラ用論理ページ番号部２１ｂおよびハードディ
スクコントローラ用物理ページ番号部２３ｂのエントリ
が置き換えられることはないので、スワッピングが完了
するまでアドレス変換は高速に行われる。

【００３３】一方、ＣＰＵ５がデータ格納部１１をアク
セスする際には、前記ネットワークコントローラ２によ
るアクセスの場合と同様に、ＣＰＵ用比較部２２ｃが、
ＣＰＵ５から出力された論理ページ番号とＣＰＵ用論理
ページ番号部２１ｃ内のエントリとを比較し、ＣＰＵ用
物理ページ番号部２３ｃは物理ページ番号を出力して、
物理アドレスによる主メモリ１２またはＩ／Ｏレジスタ
１３のアクセスが行われる。

【００３４】ここで、上記比較によって一致するエント
リが存在しない場合には、ページテーブル１４における
必要な部分が読み出され、新たなエントリとして、ＣＰ
Ｕ用論理ページ番号部２１ｃおよびＣＰＵ用物理ページ
番号部２３ｃにおける、所定の時間の範囲内で最も参照
頻度の低いエントリと置き換えられる。すなわち、ネッ
トワークコントローラ用論理ページ番号部２１ａやハー
ドディスクコントローラ用論理ページ番号部２１ｂ等の
エントリを置き換えてネットワークコントローラ２等の
アクセス時間を増大させることはない。また、前記のよ
うにネットワークコントローラ２、またはハードディス
クコントローラ４のアクセスなどによってエントリの置
き換えが生じることもないので、参照される可能性の高
いエントリが常に保持され、高速なアドレス変換が行わ
れることになる。

【００３５】なお、上記のようにエントリの参照、およ
び置き換えを、ネットワークコントローラ２等に対応す
るネットワークコントローラ用論理ページ番号部２１ａ
やネットワークコントローラ用物理ページ番号部２３ａ
等に対してだけ行う場合には、それぞれ独立したアドレ
ス空間を持たせることもできるし、また、アドレス変換
用高速バッファ７を複数に分割して別個に設けることも
できる。

【００３６】一方、例えばＣＰＵ５のアクセスが行われ
る場合に、エントリの置き換えだけが、ＣＰＵ用論理ペ
ージ番号部２１ｃおよびＣＰＵ用物理ページ番号部２３
ｃに限定されるようにして、アドレス変換はハードディ
スクコントローラ用論理ページ番号部２１ｂ等をも参照
し得るようにしてもよい。また、アドレス変換用高速バ
ッファ７には、ネットワークコントローラ２、ハードデ
ィスクコントローラ４、およびＣＰＵ５に限らず、さら
に他の複数の周辺コントローラ等が接続されるようにし
てもよい。

【００３７】また、ネットワークコントローラ用論理ペ
ージ番号部２１ａ等へのエントリの設定はＣＰＵ５の制
御により行われるように構成された例を示したが、これ
に限らず例えば専用のマネジメントユニットなどを設け
るようにしてもよい。

【００３８】

【発明の効果】以上説明したように、本発明によれば、
変換しようとする第１群のアドレスと第２群のアドレス
との対応関係がアドレス変換手段に保持されていない場
合に、アドレス変換手段における各アクセス手段ごとに
割り当てられた所定の領域に前記対応関係を保持させる
対応関係制御手段を備えていることにより、各アクセス
手段のアクセスによって新たな対応関係が保持される場
合でも、その新たな対応関係が、他のアクセス手段によ
るアクセス時のアドレス変換に必要な対応関係と置き換
えられることはないので、対応関係の置き換えの発生頻
度を小さく抑えてアクセス速度を向上させることができ
、しかも、アドレス変換手段における対応関係を保持す
る領域の容量は、各アクセス手段ごとに必要最小限の容
量に設定することができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例におけるアドレス変換装置を
備えた情報処理システムの構成を示すブロック図である
。

【図２】同アドレス変換用高速バッファの詳細な構成を
示すブロック図である。

【図３】従来のアドレス変換装置を備えた情報処理シス
テムの構成を示すブロック図である。

【図４】同アドレス変換用高速バッファの詳細な構成を
示すブロック図である。

【符号の説明】

１　　　　ネットワーク ２　　　　ネットワークコントローラ ３　　　　ハードディスク装置 ４　　　　ハードディスクコントローラ５　　　　ＣＰ
Ｕ ６　　　　調停部 ７　　　　アドレス変換用高速バッファ８　　　　アド
レスバス １１　　　　データ格納部 １２　　　　主メモリ １３　　　　Ｉ／Ｏレジスタ １４　　　　ページテーブル ２１　　　　論理ページ番号部 ２１ａ　　ネットワークコントローラ用論理ページ番号
部２１ｂ　　ハードディスクコントローラ用論理ページ
番号部 ２１ｃ　　ＣＰＵ用論理ページ番号部 ２２　　　　比較部 ２２ａ　　ネットワークコントローラ用比較部２２ｂ　
　ハードディスクコントローラ用比較部２２ｃ　　ＣＰ
Ｕ用比較部 ２３　　　　物理ページ番号部 ２３ａ　　ネットワークコントローラ用物理ページ番号
部２３ｂ　　ハードディスクコントローラ用物理ページ
番号部 ２３ｃ　　ＣＰＵ用物理ページ番号部

Claims (7)

【特許請求の範囲】
1. 【請求項１】　　被アクセス手段をアクセスする複数の
   アクセス手段が発生する第１群のアドレスを、被アクセ
   ス手段に実際に割り当てられている第２群のアドレスに
   変換するアドレス変換装置であって、第１群のアドレス
   と第２群のアドレスとの対応関係のうちの少なくとも一
   部を保持してアドレス変換を行うアドレス変換手段と、
   変換しようとする第１群のアドレスと第２群のアドレス
   との対応関係が前記アドレス変換手段に保持されていな
   い場合に、アドレス変換手段における各アクセス手段ご
   とに割り当てられた所定の領域に前記対応関係を保持さ
   せる対応関係制御手段とを備えたことを特徴とするアド
   レス変換装置。
2. 【請求項２】　　少なくとも１つのアクセス手段が発生
   する前記第１群のアドレスのアドレス空間は、他のアク
   セス手段が発生する第１群のアドレスのアドレス空間と
   は独立したアドレス空間であることを特徴とする請求項
   １のアドレス変換装置。
3. 【請求項３】　　少なくとも１つのアクセス手段に応じ
   た前記対応関係を、所定の初期設定時に、前記アドレス
   変換手段に保持させる対応関係初期制御手段を備えたこ
   とを特徴とする請求項１のアドレス変換装置。
4. 【請求項４】　　アクセス手段によってデータ転送が開
   始される際に、そのデータ転送に応じた前記対応関係を
   前記アドレス変換手段に保持させる対応関係データ転送
   時制御手段を備えたことを特徴とする請求項１のアドレ
   ス変換装置。
5. 【請求項５】　　被アクセス手段をアクセスする複数の
   アクセス手段が発生する第１群のアドレスを、被アクセ
   ス手段に実際に割り当てられている第２群のアドレスに
   変換するアドレス変換方法であって、アドレス変換手段
   に、第１群のアドレスと第２群のアドレスとの対応関係
   のうちの少なくとも一部を保持させてアドレス変換を行
   わせるとともに、変換させようとする第１群のアドレス
   と第２群のアドレスとの対応関係が前記アドレス変換手
   段に保持されていない場合に、アドレス変換手段におけ
   る各アクセス手段ごとに割り当てられた所定の領域に前
   記対応関係を保持させることを特徴とするアドレス変換
   方法。
6. 【請求項６】　　少なくとも１つのアクセス手段に応じ
   た前記対応関係を、所定の初期設定時に、前記アドレス
   変換手段に保持させることを特徴とする請求項５のアド
   レス変換方法。
7. 【請求項７】　　アクセス手段によってデータ転送が開
   始される際に、そのデータ転送に応じた前記対応関係を
   前記アドレス変換手段に保持させることを特徴とする請
   求項５のアドレス変換方法。