JPH04359431A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04359431A JPH04359431A JP13314991A JP13314991A JPH04359431A JP H04359431 A JPH04359431 A JP H04359431A JP 13314991 A JP13314991 A JP 13314991A JP 13314991 A JP13314991 A JP 13314991A JP H04359431 A JPH04359431 A JP H04359431A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- film
- current density
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り， 特に， アルミニウム（Ａｌ）系配線の形成方
法に関する。
係り， 特に， アルミニウム（Ａｌ）系配線の形成方
法に関する。
【０００２】
【従来の技術】半導体装置の配線を純粋なＡｌで行うと
， ＡｌとＳｉとのコンタクト部において，両者が反応
してスパイクを生じ， これが浅いｐｎ接合を破壊して
いた。
， ＡｌとＳｉとのコンタクト部において，両者が反応
してスパイクを生じ， これが浅いｐｎ接合を破壊して
いた。
【０００３】これを防止するため，従来の半導体装置に
おいては， Ａｌ中にＳｉを１〜２％程度含ませている
が，この場合でも熱処理を経るに従ってＡｌ中のＳｉが
Ａｌ／Ｓｉ 界面においてＳｉ基板表面に沿って固相成
長してコンタクト面積を狭め， その結果コンタクト抵
抗が増大するという問題がある。
おいては， Ａｌ中にＳｉを１〜２％程度含ませている
が，この場合でも熱処理を経るに従ってＡｌ中のＳｉが
Ａｌ／Ｓｉ 界面においてＳｉ基板表面に沿って固相成
長してコンタクト面積を狭め， その結果コンタクト抵
抗が増大するという問題がある。
【０００４】これの対策として，Ａｌ−Ｓｉ 配線とＳ
ｉ基板間にバリアメタルとして， Ｓｉ基板側より順次
チタン（Ｔｉ）と窒化チタン（ＴｉＮ） 膜を挿入する
ことが検討されている。
ｉ基板間にバリアメタルとして， Ｓｉ基板側より順次
チタン（Ｔｉ）と窒化チタン（ＴｉＮ） 膜を挿入する
ことが検討されている。
【０００５】
【発明が解決しようとする課題】従来例において，コン
タクト抵抗低減のために Ｔｉ＋ＴｉＮ バリアメタ
ルを使用すると配線のストレスマイグレーションの耐性
は強くなるが， エレクトロマイグレーションの耐性が
劣化するという問題が生じた。
タクト抵抗低減のために Ｔｉ＋ＴｉＮ バリアメタ
ルを使用すると配線のストレスマイグレーションの耐性
は強くなるが， エレクトロマイグレーションの耐性が
劣化するという問題が生じた。
【０００６】本発明は電流密度の小さいセル部と電流密
度の大きい周辺回路部を有する半導体装置の配線と基板
とのコンタクト抵抗を低減し，且つ配線のストレスマイ
グレーションおよびエレクトロマイグレーション耐性の
劣化を防止することを目的とする。
度の大きい周辺回路部を有する半導体装置の配線と基板
とのコンタクト抵抗を低減し，且つ配線のストレスマイ
グレーションおよびエレクトロマイグレーション耐性の
劣化を防止することを目的とする。
【０００７】
【課題を解決するための手段】上記課題の解決は，電流
密度の小さいセル部と電流密度の大きい周辺回路部を有
する半導体装置の製造に際し， 拡散層（２） が形成
されたシリコン基板（１） 上に層間絶縁膜（３），（
４） を形成し， 該拡散層上の該層間絶縁膜にコンタ
クトホールを開口する工程と，次いで， 該基板上に高
融点金属および／あるいはその化合物からなるバリアメ
タル膜を被着し，周辺回路部の該バリアメタル膜を除去
する工程と， 次いで，該基板上にアルミニウムを含む
金属膜を被着し， 該金属膜をパターニングして配線を
形成する工程とを有する半導体装置の製造方法により達
成できる。
密度の小さいセル部と電流密度の大きい周辺回路部を有
する半導体装置の製造に際し， 拡散層（２） が形成
されたシリコン基板（１） 上に層間絶縁膜（３），（
４） を形成し， 該拡散層上の該層間絶縁膜にコンタ
クトホールを開口する工程と，次いで， 該基板上に高
融点金属および／あるいはその化合物からなるバリアメ
タル膜を被着し，周辺回路部の該バリアメタル膜を除去
する工程と， 次いで，該基板上にアルミニウムを含む
金属膜を被着し， 該金属膜をパターニングして配線を
形成する工程とを有する半導体装置の製造方法により達
成できる。
【０００８】
【作用】本発明はストレスマイグレーションに弱いセル
内の配線の細い部分ではＡｌ配線の下にＴｉ＋ＴｉＮ
バリアメタル膜を敷いて断線を防ぎ， エレクトロマイ
グレーションに弱い電流密度の高い周辺回路部ではバリ
アメタル膜を選択的に除去してデバイスの短寿命化を防
止するようにしたものである。
内の配線の細い部分ではＡｌ配線の下にＴｉ＋ＴｉＮ
バリアメタル膜を敷いて断線を防ぎ， エレクトロマイ
グレーションに弱い電流密度の高い周辺回路部ではバリ
アメタル膜を選択的に除去してデバイスの短寿命化を防
止するようにしたものである。
【０００９】この際， 電流密度の高い周辺回路部は，
通常セル部より拡散層が深く， 基板とのコンタクト
面積が大きいからバリアメタル膜を除去してもコンタク
ト抵抗の増大はみられない。
通常セル部より拡散層が深く， 基板とのコンタクト
面積が大きいからバリアメタル膜を除去してもコンタク
ト抵抗の増大はみられない。
【００１０】
【実施例】図１（Ａ），（Ｂ） は本発明の一実施例を
説明する断面図である。図１（Ａ） において，拡散層
２を形成したシリコン（Ｓｉ）基板１上に気相成長（Ｃ
ＶＤ） 法ににより，厚さ２０００Åの二酸化シリコン
（ＳｉＯ２）膜３と厚さ４０００Åの硼素ドープのりん
珪酸ガラス（Ｂ−ＰＳＧ） 膜４を順に成長する。
説明する断面図である。図１（Ａ） において，拡散層
２を形成したシリコン（Ｓｉ）基板１上に気相成長（Ｃ
ＶＤ） 法ににより，厚さ２０００Åの二酸化シリコン
（ＳｉＯ２）膜３と厚さ４０００Åの硼素ドープのりん
珪酸ガラス（Ｂ−ＰＳＧ） 膜４を順に成長する。
【００１１】次いで， 通常のリソグラフィを用いて，
拡散層２上のＢ−ＰＳＧ 膜４およびＳＩＯ２膜３に
コンタクトホールを開口する。次いで，スパッタ法によ
り， 基板上全面に厚さ ２００ÅのＴｉ膜５と厚さ１
０００ÅのＴｉＮ 膜６を順に被着する。
拡散層２上のＢ−ＰＳＧ 膜４およびＳＩＯ２膜３に
コンタクトホールを開口する。次いで，スパッタ法によ
り， 基板上全面に厚さ ２００ÅのＴｉ膜５と厚さ１
０００ÅのＴｉＮ 膜６を順に被着する。
【００１２】次いで，セル部をレジスト膜で覆い，レジ
スト膜をエッチングマスクにして，電流密度の高い周辺
回路部のみＴｉＮ 膜６およびＴｉ膜５をエッチング除
去する。ＴｉおよびＴｉＮ のエッチング条件の一例を
次に示す。
スト膜をエッチングマスクにして，電流密度の高い周辺
回路部のみＴｉＮ 膜６およびＴｉ膜５をエッチング除
去する。ＴｉおよびＴｉＮ のエッチング条件の一例を
次に示す。
【００１３】反応ガス： Ｃｌ２， ＢＣｌ３ガス圧力
： ４．５ ｍＴｏｒｒ ＲＦ電力： ２００ Ｗ μ波電力：１０００ Ｗ 基板温度： ３５℃ 図１（Ｂ） において，スパッタ法により， 基板上全
面に厚さ５０００ÅのＡｌ膜７を被着する。
： ４．５ ｍＴｏｒｒ ＲＦ電力： ２００ Ｗ μ波電力：１０００ Ｗ 基板温度： ３５℃ 図１（Ｂ） において，スパッタ法により， 基板上全
面に厚さ５０００ÅのＡｌ膜７を被着する。
【００１４】次いで，Ａｌ膜７をパターニングして配線
を終了する。実施例では，バリアメタルとしてＴｉ＋Ｔ
ｉＮ を用いたが， これの代わりにＴｉＷ，ＭｏＳｉ
， ＷＳｉ 等を用いても本発明は適用可能である。
を終了する。実施例では，バリアメタルとしてＴｉ＋Ｔ
ｉＮ を用いたが， これの代わりにＴｉＷ，ＭｏＳｉ
， ＷＳｉ 等を用いても本発明は適用可能である。
【００１５】
【発明の効果】電流密度の小さいセル部と電流密度の大
きい周辺回路部を有する半導体装置の配線と基板とのコ
ンタクト抵抗を低減し，且つ配線のストレスマイグレー
ションおよびエレクトロマイグレーション耐性の劣化を
防止することができた。
きい周辺回路部を有する半導体装置の配線と基板とのコ
ンタクト抵抗を低減し，且つ配線のストレスマイグレー
ションおよびエレクトロマイグレーション耐性の劣化を
防止することができた。
【図１】 本発明の一実施例を説明する断面図
１ Ｓｉ基板
２ 拡散層膜
３ 層間絶縁膜でＳＩＯ２膜
４ 層間絶縁膜でＢ−ＰＳＧ 膜
５ バリアメタル膜でＴｉ膜
６ バリアメタル膜でＴｉＮ 膜
７ 配線用のＡｌ系膜
Claims (1)
- 【請求項１】 電流密度の小さいセル部と電流密度の
大きい周辺回路部を有する半導体装置の製造に際し，拡
散層（２） が形成されたシリコン基板（１） 上に層
間絶縁膜（３），（４） を形成し，該拡散層上の該層
間絶縁膜にコンタクトホールを開口する工程と，次いで
， 該基板上に高融点金属および／あるいはその化合物
からなるバリアメタル膜を被着し，該周辺回路部の該バ
リアメタル膜を除去する工程と，次いで，該基板上にア
ルミニウムを含む金属膜を被着し， 該金属膜をパター
ニングして配線を形成する工程とを有することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13314991A JPH04359431A (ja) | 1991-06-05 | 1991-06-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13314991A JPH04359431A (ja) | 1991-06-05 | 1991-06-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04359431A true JPH04359431A (ja) | 1992-12-11 |
Family
ID=15097865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13314991A Withdrawn JPH04359431A (ja) | 1991-06-05 | 1991-06-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04359431A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013214609A (ja) * | 2012-04-02 | 2013-10-17 | Fuji Electric Co Ltd | 逆阻止型半導体装置 |
-
1991
- 1991-06-05 JP JP13314991A patent/JPH04359431A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013214609A (ja) * | 2012-04-02 | 2013-10-17 | Fuji Electric Co Ltd | 逆阻止型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63205951A (ja) | 安定な低抵抗コンタクト | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| US6242358B1 (en) | Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same | |
| US6475907B1 (en) | Semiconductor device having a barrier metal layer and method for manufacturing the same | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| JP2701751B2 (ja) | 半導体装置の製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| CN1231510A (zh) | 去除氮化硅保护层针孔的方法 | |
| JPH04359431A (ja) | 半導体装置の製造方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| JPH0945770A (ja) | 半導体装置及びその製造方法 | |
| JPH1022379A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JPH10144629A (ja) | バリアメタルの製造方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR20040059918A (ko) | 반도체 소자의 배선 형성방법 | |
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| JP2000277522A (ja) | 半導体装置とその製造方法 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| KR20040081863A (ko) | 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |