JPH0945770A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0945770A JPH0945770A JP7194647A JP19464795A JPH0945770A JP H0945770 A JPH0945770 A JP H0945770A JP 7194647 A JP7194647 A JP 7194647A JP 19464795 A JP19464795 A JP 19464795A JP H0945770 A JPH0945770 A JP H0945770A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium nitride
- semiconductor device
- tungsten
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 上層配線を塩素系ガスでエッチングする際、
微細な貫通口に埋込まれる窒化チタニウムがエッチング
されるのを防止する。 【解決手段】 シリコン酸化膜２に開口した貫通口２ａ
内にチタニウム３と窒化チタニウム４を全面成長した
後、エッチバックして貫通口２ａ内部のみに残す。次に
窒化チタニウム膜４とチタニウム膜３の上に選択的にＣ
ＶＤ法によりチタニウムタングステン膜５を薄く形成
し、その上に窒化チタニウム６，Ａｌ合金７を形成した
後、フォトレジスト膜８をマスクとして塩素系ガスでエ
ッチングしＡｌ配線を形成する。位置合わせの余裕が小
さくＡｌ配線から貫通口２ａが露出しても窒化チタニウ
ム膜４とチタニウム膜３はチタニウムタングステン膜５
で保護されてエッチングされることはない。
微細な貫通口に埋込まれる窒化チタニウムがエッチング
されるのを防止する。 【解決手段】 シリコン酸化膜２に開口した貫通口２ａ
内にチタニウム３と窒化チタニウム４を全面成長した
後、エッチバックして貫通口２ａ内部のみに残す。次に
窒化チタニウム膜４とチタニウム膜３の上に選択的にＣ
ＶＤ法によりチタニウムタングステン膜５を薄く形成
し、その上に窒化チタニウム６，Ａｌ合金７を形成した
後、フォトレジスト膜８をマスクとして塩素系ガスでエ
ッチングしＡｌ配線を形成する。位置合わせの余裕が小
さくＡｌ配線から貫通口２ａが露出しても窒化チタニウ
ム膜４とチタニウム膜３はチタニウムタングステン膜５
で保護されてエッチングされることはない。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に層間絶縁膜に設けた接続用開口部
を高融点金属あるいは高融点金属化合物で埋め込んだ半
導体装置及びその製造方法に関する。
製造方法に関し、特に層間絶縁膜に設けた接続用開口部
を高融点金属あるいは高融点金属化合物で埋め込んだ半
導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化は、デザインルー
ルの微細化や配線の多層化等により進められてきた。デ
ザインルールの微細化に伴い、素子あるいは配線間を接
続するための開口部の径も小さくなるが、それに比較し
て、層間絶縁膜の膜厚はほとんど変化しないため、開口
部の深さを径で割ったアスペクト比は増大する一方であ
り、アスペクト比は５を越えようとしている。
ルの微細化や配線の多層化等により進められてきた。デ
ザインルールの微細化に伴い、素子あるいは配線間を接
続するための開口部の径も小さくなるが、それに比較し
て、層間絶縁膜の膜厚はほとんど変化しないため、開口
部の深さを径で割ったアスペクト比は増大する一方であ
り、アスペクト比は５を越えようとしている。
【０００３】このような高アスペクト比の開口部に対し
て従来から広く使用されてきたスパッタ法により必要な
膜厚の窒化チタニウムを形成することは困難である。窒
化チタニウムは、配線材料となるＡｌ合金とＳｉ基板と
の反応を防いだり、化学気相成長法によりＷを成長する
際に原料ガスである六弗化タングステン（ＷＦ6）とシ
リコン基板との反応を防ぐ等のバリアメタルとしての役
割があり、これらの役割を果たすためには開口部の底に
１０ｎｍ以上の窒化チタニウムを形成する必要がある。
て従来から広く使用されてきたスパッタ法により必要な
膜厚の窒化チタニウムを形成することは困難である。窒
化チタニウムは、配線材料となるＡｌ合金とＳｉ基板と
の反応を防いだり、化学気相成長法によりＷを成長する
際に原料ガスである六弗化タングステン（ＷＦ6）とシ
リコン基板との反応を防ぐ等のバリアメタルとしての役
割があり、これらの役割を果たすためには開口部の底に
１０ｎｍ以上の窒化チタニウムを形成する必要がある。
【０００４】アスペクト比５を越えるような開口部に窒
化チタニウムをスパッタ法に１０ｎｍ以上形成するのは
困難であるため、被覆性に優れた化学気相成長法（ＣＶ
Ｄ法）が使用されつつある。開口部の径が０．３μｍ以
下と微細な場合には、窒化チタニウム上にタングステン
を成長させて開口部を埋め込む従来の方法では工程数が
多く、コスト高となるため、窒化チタニウムを埋め込む
方法によりコスト低減を図る方法が提案されている（例
えば１９９３年秋季 第５４回 応用物理学会学術講演
会 予稿集 ｐ−７０７の２８ｐ−ＺＥ−２）。上述し
た窒化チタニウムで開口部を埋め込む方法は、一般的に
窒化チタニウムの応力が大きく成長速度が小さいため、
厚く成長させることは困難であり、これまで実用化され
ていない。しかしながら、開口部の径が０．３μｍ以下
と微細となってくると、０．１５μｍ程度の薄い膜厚で
も埋め込むことが可能となり、実用化が可能となってく
る。
化チタニウムをスパッタ法に１０ｎｍ以上形成するのは
困難であるため、被覆性に優れた化学気相成長法（ＣＶ
Ｄ法）が使用されつつある。開口部の径が０．３μｍ以
下と微細な場合には、窒化チタニウム上にタングステン
を成長させて開口部を埋め込む従来の方法では工程数が
多く、コスト高となるため、窒化チタニウムを埋め込む
方法によりコスト低減を図る方法が提案されている（例
えば１９９３年秋季 第５４回 応用物理学会学術講演
会 予稿集 ｐ−７０７の２８ｐ−ＺＥ−２）。上述し
た窒化チタニウムで開口部を埋め込む方法は、一般的に
窒化チタニウムの応力が大きく成長速度が小さいため、
厚く成長させることは困難であり、これまで実用化され
ていない。しかしながら、開口部の径が０．３μｍ以下
と微細となってくると、０．１５μｍ程度の薄い膜厚で
も埋め込むことが可能となり、実用化が可能となってく
る。
【０００５】また従来において窒化チタニウムを形成し
た後にＷで開口部を埋め込む方法としては、窒化チタニ
ウムを全面成長後、その上に全面にＷを成長させ、Ｗを
全面にエッチバックして開口部の中にのみＷを残す方法
が一般的であるが、この方法では工程数が多くコスト高
であることや、窒化チタニウムの被覆性が悪いこと、Ｗ
成長の際のバリア性が不十分となりジャンクションリー
クが発生することがあるため、次のような方法が提案さ
れている。その方法について図面を用いて説明する。
た後にＷで開口部を埋め込む方法としては、窒化チタニ
ウムを全面成長後、その上に全面にＷを成長させ、Ｗを
全面にエッチバックして開口部の中にのみＷを残す方法
が一般的であるが、この方法では工程数が多くコスト高
であることや、窒化チタニウムの被覆性が悪いこと、Ｗ
成長の際のバリア性が不十分となりジャンクションリー
クが発生することがあるため、次のような方法が提案さ
れている。その方法について図面を用いて説明する。
【０００６】図４（ａ）に示すように、まずシリコン基
板２１上にシリコン酸化膜２２からなる層間絶縁膜を形
成し、シリコン基板２１に達する開口部を形成し、次に
開口部の肩部で成長速度とエッチング速度が同じくなる
条件で化学気相成長法により窒化チタニウム２３を形成
する。
板２１上にシリコン酸化膜２２からなる層間絶縁膜を形
成し、シリコン基板２１に達する開口部を形成し、次に
開口部の肩部で成長速度とエッチング速度が同じくなる
条件で化学気相成長法により窒化チタニウム２３を形成
する。
【０００７】その後、図４（ｂ）に示すように窒化チタ
ニウム２３を全面エッチバックした後、図４（ｃ）に示
すように開口部の周囲にのみフォトレジスト膜２４を形
成し、図４（ｄ）に示すように層間絶縁膜上の窒化チタ
ニウム２３をエッチング除去して開口部にのみ窒化チタ
ニウム２３を残す。
ニウム２３を全面エッチバックした後、図４（ｃ）に示
すように開口部の周囲にのみフォトレジスト膜２４を形
成し、図４（ｄ）に示すように層間絶縁膜上の窒化チタ
ニウム２３をエッチング除去して開口部にのみ窒化チタ
ニウム２３を残す。
【０００８】その後、図４（ｅ）に示すように窒化チタ
ニウム上にＷＦ6をシラン（ＳｉＨ4）により還元して、
選択的にＷ２５を成長させて開口部をＷ２５で埋め込
み、さらに図４（ｆ）に示すようにＡｌ合金２６でＡｌ
配線を形成する（例えば特開平４−７８２５号公報参
照）。
ニウム上にＷＦ6をシラン（ＳｉＨ4）により還元して、
選択的にＷ２５を成長させて開口部をＷ２５で埋め込
み、さらに図４（ｆ）に示すようにＡｌ合金２６でＡｌ
配線を形成する（例えば特開平４−７８２５号公報参
照）。
【０００９】
【発明が解決しようとする課題】図４に示した従来の半
導体装置の製造方法では、開口部の底のみに窒化チタニ
ウムを残す工程が複雑であり、コスト高になってしまう
という問題点がある。さらに開口部の埋め込みは主にＷ
で行っており、Ｗを厚く成長しなければならず、Ｗを層
間絶縁膜上には全く成長させずに、窒化チタニウム上に
のみ厚く形成するのは非常に困難であるため、層間絶縁
膜上にも粒状にＷが成長してしまう。たとえば１．０μ
ｍの厚さにＷを形成する場合には０．５μｍ径程度のＷ
粒が層間絶縁膜上に形成されてしまう。その上にＡｌ合
金膜を成膜して配線を形成する際、Ａｌ合金のエッチン
グでＷはエッチングされず残ってしまうため、図４
（ｆ）に示すように配線間を短絡してしまうという問題
もある。
導体装置の製造方法では、開口部の底のみに窒化チタニ
ウムを残す工程が複雑であり、コスト高になってしまう
という問題点がある。さらに開口部の埋め込みは主にＷ
で行っており、Ｗを厚く成長しなければならず、Ｗを層
間絶縁膜上には全く成長させずに、窒化チタニウム上に
のみ厚く形成するのは非常に困難であるため、層間絶縁
膜上にも粒状にＷが成長してしまう。たとえば１．０μ
ｍの厚さにＷを形成する場合には０．５μｍ径程度のＷ
粒が層間絶縁膜上に形成されてしまう。その上にＡｌ合
金膜を成膜して配線を形成する際、Ａｌ合金のエッチン
グでＷはエッチングされず残ってしまうため、図４
（ｆ）に示すように配線間を短絡してしまうという問題
もある。
【００１０】また径が０．３μｍ以下のように微細であ
る開口部を窒化チタニウムで埋め込む場合は、その上に
Ａｌ合金等で配線を形成する際、開口部と配線の位置合
わせの余裕がほとんどなく、配線から開口部がはみ出し
てしまうような場合、配線がＡｌあるいはＡｌ合金又は
ＣｒあるいはＣｕ合金の場合、塩素系のガスでエッチン
グするため、窒化チタニウムがエッチングされてしま
い、配線からはみ出した開口部の窒化チタニウムがエッ
チングされて窪みが形成されてしまう（図５（ａ））。
る開口部を窒化チタニウムで埋め込む場合は、その上に
Ａｌ合金等で配線を形成する際、開口部と配線の位置合
わせの余裕がほとんどなく、配線から開口部がはみ出し
てしまうような場合、配線がＡｌあるいはＡｌ合金又は
ＣｒあるいはＣｕ合金の場合、塩素系のガスでエッチン
グするため、窒化チタニウムがエッチングされてしま
い、配線からはみ出した開口部の窒化チタニウムがエッ
チングされて窪みが形成されてしまう（図５（ａ））。
【００１１】窪みが形成されてしまうと、その上に形成
するシリコン酸化膜３２等の層間絶縁膜の被覆性が悪く
なり、配線の信頼性を低下させると共に層間絶縁膜の平
坦化が困難となってくるという問題点がある（図５
（ｂ））。
するシリコン酸化膜３２等の層間絶縁膜の被覆性が悪く
なり、配線の信頼性を低下させると共に層間絶縁膜の平
坦化が困難となってくるという問題点がある（図５
（ｂ））。
【００１２】本発明の目的は、上層配線を塩素系ガスで
エッチングする際に窒化チタニウムがエッチングされる
のを防止するようにした構造をもつ半導体装置及びその
製造方法を提供することにある。
エッチングする際に窒化チタニウムがエッチングされる
のを防止するようにした構造をもつ半導体装置及びその
製造方法を提供することにある。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、素子あるいは配線間を
接続するために層間絶縁膜に設けた貫通口を高融点金属
や高融点金属化合物で埋め込んだ半導体装置であって、
前記貫通口のほとんどは窒化チタニウム膜で埋め込ま
れ、前記窒化チタニウム膜上は薄いタングステン膜ある
いはタングステン化合物膜で覆われたものである。
め、本発明に係る半導体装置は、素子あるいは配線間を
接続するために層間絶縁膜に設けた貫通口を高融点金属
や高融点金属化合物で埋め込んだ半導体装置であって、
前記貫通口のほとんどは窒化チタニウム膜で埋め込ま
れ、前記窒化チタニウム膜上は薄いタングステン膜ある
いはタングステン化合物膜で覆われたものである。
【００１４】また前記高融点金属や高融点金属化合物で
埋め込まれた貫通口上の配線は、主にアルミニウム，ア
ルミニウム合金，銅，銅合金の中から選ばれたものであ
る。
埋め込まれた貫通口上の配線は、主にアルミニウム，ア
ルミニウム合金，銅，銅合金の中から選ばれたものであ
る。
【００１５】また前記タングステン膜あるいはタングス
テン化合物膜の膜厚は、２０〜２００ｎｍである。
テン化合物膜の膜厚は、２０〜２００ｎｍである。
【００１６】また本発明に係る半導体装置の製造方法
は、埋込工程と、エッチング工程と、成膜工程とを有
し、素子あるいは配線間を接続するために層間絶縁膜に
設けた貫通口を高融点金属や高融点金属化合物で埋め込
む半導体装置の製造方法であって、前記埋込工程は、窒
化チタニウム膜の全面成長により前記貫通口を埋め込む
処理であり、エッチング工程は、前記層間絶縁膜上の前
記窒化チタニウム膜を除去して前記貫通口内にのみ前記
窒化チタニウム膜を残す処理であり、成膜工程は、前記
窒化チタニウム膜上のみに薄いタングステン膜あるいは
タングステン化合物膜を形成する処理である。
は、埋込工程と、エッチング工程と、成膜工程とを有
し、素子あるいは配線間を接続するために層間絶縁膜に
設けた貫通口を高融点金属や高融点金属化合物で埋め込
む半導体装置の製造方法であって、前記埋込工程は、窒
化チタニウム膜の全面成長により前記貫通口を埋め込む
処理であり、エッチング工程は、前記層間絶縁膜上の前
記窒化チタニウム膜を除去して前記貫通口内にのみ前記
窒化チタニウム膜を残す処理であり、成膜工程は、前記
窒化チタニウム膜上のみに薄いタングステン膜あるいは
タングステン化合物膜を形成する処理である。
【００１７】また前記窒化チタニウム膜の除去方法は、
全面エッチバック法である。
全面エッチバック法である。
【００１８】また前記窒化チタニウム膜の除去方法は、
研磨法である。
研磨法である。
【００１９】また前記窒化チタニウム膜の成長方法は、
化学気相成長法である。
化学気相成長法である。
【００２０】また前記貫通口の径は３００ｎｍ以下であ
り、前記窒化チタニウム膜の成長膜厚は３００ｎｍ以上
である。
り、前記窒化チタニウム膜の成長膜厚は３００ｎｍ以上
である。
【００２１】また前記タングステン膜を化学気相成長法
により前記窒化チタニウム膜上のみに選択的に形成する
ものである。
により前記窒化チタニウム膜上のみに選択的に形成する
ものである。
【００２２】また前記窒化チタニウム膜の比抵抗は３０
μΩｃｍ以下である。
μΩｃｍ以下である。
【００２３】また前記タングステン膜あるいはタングス
テン化合物膜を形成する工程の後、全面にアルミニウ
ム，アルミニウム合金，銅，銅合金のいずれかを主とす
る金属層を形成する工程と、前記金属層を塩素を含むガ
スにてエッチングしてパターニングする工程を含むもの
である。
テン化合物膜を形成する工程の後、全面にアルミニウ
ム，アルミニウム合金，銅，銅合金のいずれかを主とす
る金属層を形成する工程と、前記金属層を塩素を含むガ
スにてエッチングしてパターニングする工程を含むもの
である。
【００２４】また前記タングステン膜あるいはタングス
テン化合物の形成膜厚は２０〜２００ｎｍである。
テン化合物の形成膜厚は２０〜２００ｎｍである。
【００２５】以上のように本発明によれば、層間絶縁膜
に設けた貫通口内に窒化チタニウムを埋め込み、その窒
化チタニウムの表層を薄いタングステンあるいはタング
ステン化合物とすることにより、上層配線を塩素系ガス
にてエッチングする際に前記貫通口内の窒化チタニウム
がエッチングされないようにしている。
に設けた貫通口内に窒化チタニウムを埋め込み、その窒
化チタニウムの表層を薄いタングステンあるいはタング
ステン化合物とすることにより、上層配線を塩素系ガス
にてエッチングする際に前記貫通口内の窒化チタニウム
がエッチングされないようにしている。
【００２６】
【発明の実施の形態】次に本発明について図面を用いて
説明する。
説明する。
【００２７】（実施形態１）図１は本発明の実施形態１
を製造工程順に示す断面図である。図１（ａ）に示すよ
うに、まず素子が形成されたシリコン基板１上にシリコ
ン酸化膜２を１．５μｍの厚さに形成する。シリコン酸
化膜２にはボロンやリンを添加しても良い。シリコン酸
化膜２の所望の位置に通常のリソグラフィ技術及びドラ
イエッチング技術により直径０．３μｍの貫通口２ａを
シリコン基板１に達する深さに形成する。貫通口２ａは
深さ１．５μｍに対して直径が０．３μｍであるため、
そのアスペクト比は５である。
を製造工程順に示す断面図である。図１（ａ）に示すよ
うに、まず素子が形成されたシリコン基板１上にシリコ
ン酸化膜２を１．５μｍの厚さに形成する。シリコン酸
化膜２にはボロンやリンを添加しても良い。シリコン酸
化膜２の所望の位置に通常のリソグラフィ技術及びドラ
イエッチング技術により直径０．３μｍの貫通口２ａを
シリコン基板１に達する深さに形成する。貫通口２ａは
深さ１．５μｍに対して直径が０．３μｍであるため、
そのアスペクト比は５である。
【００２８】その後、シリコン酸化膜２の全面にコリメ
ートスパッタ法によりチタニウム膜３を１００ｎｍ，窒
化チタニウム膜４を埋め込みに必要な膜厚（ここでは１
５０〜３００ｎｍの厚さ）に順次形成する。窒化チタニ
ウム膜４は応力が大きく３００ｎｍより厚く形成すると
剥がれたり、クラックが発生したりするが、３００ｎｍ
以上の膜厚で埋め込めるコンタクトに適用するのが望ま
しい。
ートスパッタ法によりチタニウム膜３を１００ｎｍ，窒
化チタニウム膜４を埋め込みに必要な膜厚（ここでは１
５０〜３００ｎｍの厚さ）に順次形成する。窒化チタニ
ウム膜４は応力が大きく３００ｎｍより厚く形成すると
剥がれたり、クラックが発生したりするが、３００ｎｍ
以上の膜厚で埋め込めるコンタクトに適用するのが望ま
しい。
【００２９】コリメートスパッタ法とは、ターゲットと
基板の間に多数の孔を設けたコリメート板と呼ばれるも
のを設置し、基板に対して垂直に近い方向に入射するス
パッタ粒子のみを選択して基板に到達するようにし、開
口部の底部での被覆性を向上させたスパッタ法であり、
ここではコリメート板の厚み：コリメート板の開口部の
直径が２：１のものを用いており、貫通口２ａの底部に
およそ１０ｎｍのチタニウム膜３が形成される。
基板の間に多数の孔を設けたコリメート板と呼ばれるも
のを設置し、基板に対して垂直に近い方向に入射するス
パッタ粒子のみを選択して基板に到達するようにし、開
口部の底部での被覆性を向上させたスパッタ法であり、
ここではコリメート板の厚み：コリメート板の開口部の
直径が２：１のものを用いており、貫通口２ａの底部に
およそ１０ｎｍのチタニウム膜３が形成される。
【００３０】窒化チタニウム膜４は、テトラキシデメチ
ルアミノチタニウム（ＴＤＭＡＴ）の熱分解により形成
する。アンモニア（ＮＨ3）を加えて窒化させる方法も
あるが、段差被覆性が悪化するので、微細な開口部を埋
め込むのには適さない。成長時の圧力は０．３〜１．０
Ｔｏｒｒとし、基板温度は３５０〜４５０℃とする。こ
の程度の温度範囲では表面律速反応で成長するため、段
差被覆に優れ微細な貫通孔２ａへの埋め込みに適してい
る。
ルアミノチタニウム（ＴＤＭＡＴ）の熱分解により形成
する。アンモニア（ＮＨ3）を加えて窒化させる方法も
あるが、段差被覆性が悪化するので、微細な開口部を埋
め込むのには適さない。成長時の圧力は０．３〜１．０
Ｔｏｒｒとし、基板温度は３５０〜４５０℃とする。こ
の程度の温度範囲では表面律速反応で成長するため、段
差被覆に優れ微細な貫通孔２ａへの埋め込みに適してい
る。
【００３１】次に図１（ｂ）に示すように、３塩化ホウ
素（ＢＣｌ3）ガスを用いた反応性イオンエッチング法
により窒化チタニウム膜４及びチタニウム膜３を全面エ
ッチングし、シリコン酸化膜２上から除去し、これらを
貫通口２ａ内のみに残す。その際、オーバエッチングを
行い、貫通口２ａの上部開口縁から１０〜２０ｎｍ程度
下方に凹んだ位置に窒化チタニウム膜４及びチタニウム
膜３が存在するようにしている。
素（ＢＣｌ3）ガスを用いた反応性イオンエッチング法
により窒化チタニウム膜４及びチタニウム膜３を全面エ
ッチングし、シリコン酸化膜２上から除去し、これらを
貫通口２ａ内のみに残す。その際、オーバエッチングを
行い、貫通口２ａの上部開口縁から１０〜２０ｎｍ程度
下方に凹んだ位置に窒化チタニウム膜４及びチタニウム
膜３が存在するようにしている。
【００３２】次に図１（ｃ）に示すようにスパッタリン
グ法を用い、タングステン中に重量で１０％程度チタニ
ウムを加えたチタニウムタングステン（ＴｉＷ）膜５を
２００〜５００ｎｍの厚さに形成する。スパッタリング
法では、段差被覆性は良くないが、貫通口２ａ内におけ
る窒化チタニウム膜４及びチタニウム膜３の凹み程度が
極く小さいため、スパッタリング法により貫通口２ａ内
の凹み部分をチタニウムタングステン膜５で完全に埋め
込むことが可能である。
グ法を用い、タングステン中に重量で１０％程度チタニ
ウムを加えたチタニウムタングステン（ＴｉＷ）膜５を
２００〜５００ｎｍの厚さに形成する。スパッタリング
法では、段差被覆性は良くないが、貫通口２ａ内におけ
る窒化チタニウム膜４及びチタニウム膜３の凹み程度が
極く小さいため、スパッタリング法により貫通口２ａ内
の凹み部分をチタニウムタングステン膜５で完全に埋め
込むことが可能である。
【００３３】次に図１（ｄ）に示すようにＣＦ4ガスを
用いた反応性イオンエッチング法によりチタニウムタン
グステン膜を全面エッチングしてシリコン酸化膜２上か
ら除去し、これを貫通口２ａ内の凹み部分にのみ残し、
ほぼ平坦面にする。
用いた反応性イオンエッチング法によりチタニウムタン
グステン膜を全面エッチングしてシリコン酸化膜２上か
ら除去し、これを貫通口２ａ内の凹み部分にのみ残し、
ほぼ平坦面にする。
【００３４】ここでチタニウムタングステン膜を全面成
長させてエッチバックにより貫通口２ａの凹み部分を埋
め込む方法に代えて、図２に示すようにタングステン膜
９を減圧化学気相成長法によりチタニウム膜３と窒化チ
タニウム膜４上にのみ選択的に１０〜２０ｎｍ成長させ
るようにしても良い。この場合タングステン膜９は、六
弗化タングステン（ＷＦ6）ガスをＳｉＨ4にて還元して
成長させる。その成長温度は２００〜２７０℃とし、Ｓ
ｉＨ4の流量はＷＦ6の５０〜１００％とし、トータル圧
力は１０〜１００ｍＴｏｒｒとする。
長させてエッチバックにより貫通口２ａの凹み部分を埋
め込む方法に代えて、図２に示すようにタングステン膜
９を減圧化学気相成長法によりチタニウム膜３と窒化チ
タニウム膜４上にのみ選択的に１０〜２０ｎｍ成長させ
るようにしても良い。この場合タングステン膜９は、六
弗化タングステン（ＷＦ6）ガスをＳｉＨ4にて還元して
成長させる。その成長温度は２００〜２７０℃とし、Ｓ
ｉＨ4の流量はＷＦ6の５０〜１００％とし、トータル圧
力は１０〜１００ｍＴｏｒｒとする。
【００３５】タングステン膜９の膜厚は１０〜２０ｎｍ
と薄いため、シリコン酸化膜２上にはほとんどタングス
テン膜９は成長しない。タングステン膜９を窒化チタニ
ウム膜４上に選択成長する場合、ガスを流してからタン
グステン膜９が成長を開始するまでの時間が窒化チタニ
ウム膜４の比抵抗により変化し、比抵抗が高いと、タン
グステン膜９は成長しにくく、シリコン酸化膜２上と選
択性を保つのは困難なため、窒化チタニウム膜４の比抵
抗は３００μΩｃｍ以下にすることが望ましい。窒化チ
タニウム膜４の比抵抗を３００μΩｃｍ以下にすれば、
タングステン膜９を１０〜２０ｎｍ成長させても全くシ
リコン酸化膜２上にはタングステン膜９は成長しない。
と薄いため、シリコン酸化膜２上にはほとんどタングス
テン膜９は成長しない。タングステン膜９を窒化チタニ
ウム膜４上に選択成長する場合、ガスを流してからタン
グステン膜９が成長を開始するまでの時間が窒化チタニ
ウム膜４の比抵抗により変化し、比抵抗が高いと、タン
グステン膜９は成長しにくく、シリコン酸化膜２上と選
択性を保つのは困難なため、窒化チタニウム膜４の比抵
抗は３００μΩｃｍ以下にすることが望ましい。窒化チ
タニウム膜４の比抵抗を３００μΩｃｍ以下にすれば、
タングステン膜９を１０〜２０ｎｍ成長させても全くシ
リコン酸化膜２上にはタングステン膜９は成長しない。
【００３６】次に図１（ｅ）に示すように第２の窒化チ
タニウム膜６を５０〜１００ｎｍ，Ａｌ合金膜７を０．
３〜１．０μｍの厚さにスパッタリング法により順次形
成した後、フォトレジスト膜８を塗布してＡｌ配線とな
る所望のパターンを露光，現像により形成する。その
際、貫通口２ａとＡｌ配線の位置合わせの余裕が小さい
と、貫通口２ａがフォトレジスト膜８からはみ出してし
まう。
タニウム膜６を５０〜１００ｎｍ，Ａｌ合金膜７を０．
３〜１．０μｍの厚さにスパッタリング法により順次形
成した後、フォトレジスト膜８を塗布してＡｌ配線とな
る所望のパターンを露光，現像により形成する。その
際、貫通口２ａとＡｌ配線の位置合わせの余裕が小さい
と、貫通口２ａがフォトレジスト膜８からはみ出してし
まう。
【００３７】次に図１（ｆ）に示すように塩素を含むガ
ス、例えばＣｌ2，ＢＣｌ3，ＣＣｌ4，ＳｉＣｌ4等のガ
スを用い反応性イオンエッチング法により、Ａｌ合金膜
７，窒化チタニウム膜６をエッチングした後、フォトレ
ジスト膜８を除去する。その際、貫通口２ａの表面が露
出してしまうが、その表面はチタニウムタングステン膜
９が存在するため、塩素系のガスではほとんどエッチン
グされず、貫通口２ａ内に凹みが形成されることなく、
Ａｌ配線を形成することができる。
ス、例えばＣｌ2，ＢＣｌ3，ＣＣｌ4，ＳｉＣｌ4等のガ
スを用い反応性イオンエッチング法により、Ａｌ合金膜
７，窒化チタニウム膜６をエッチングした後、フォトレ
ジスト膜８を除去する。その際、貫通口２ａの表面が露
出してしまうが、その表面はチタニウムタングステン膜
９が存在するため、塩素系のガスではほとんどエッチン
グされず、貫通口２ａ内に凹みが形成されることなく、
Ａｌ配線を形成することができる。
【００３８】（実施形態２）図３は本発明の実施形態２
を製造工程順に示す断面図である。図３（ａ）に示すよ
うに、まずシリコン酸化膜１２で表面が覆われたシリコ
ン基板１１上に多結晶シリコン１３により第１の配線を
形成する。次に第２のシリコン酸化膜１４を形成した
後、通常のリソグラフィ技術とドライエッチング技術を
用いて、シリコン基板１１と多結晶シリコン１３に達す
る貫通口１４ａと１４ｂを形成し、その後チタニウム膜
１５及び窒化チタニウム膜１６を化学気相成長法により
順次形成する。
を製造工程順に示す断面図である。図３（ａ）に示すよ
うに、まずシリコン酸化膜１２で表面が覆われたシリコ
ン基板１１上に多結晶シリコン１３により第１の配線を
形成する。次に第２のシリコン酸化膜１４を形成した
後、通常のリソグラフィ技術とドライエッチング技術を
用いて、シリコン基板１１と多結晶シリコン１３に達す
る貫通口１４ａと１４ｂを形成し、その後チタニウム膜
１５及び窒化チタニウム膜１６を化学気相成長法により
順次形成する。
【００３９】チタニウム膜１５は、四塩化チタニウム
（ＴｉＣｌ4）に水素を加えてプラズマＣＶＤ法にて形
成する。窒化チタニウム膜１６は、ＴｉＣｌ4をアンモ
ニア（ＮＨ3）により窒化させ、プラズマを用いない通
常の減圧ＣＶＤ法で形成する。
（ＴｉＣｌ4）に水素を加えてプラズマＣＶＤ法にて形
成する。窒化チタニウム膜１６は、ＴｉＣｌ4をアンモ
ニア（ＮＨ3）により窒化させ、プラズマを用いない通
常の減圧ＣＶＤ法で形成する。
【００４０】チタニウム膜１５は、段差被覆性が良いた
め、５〜２０ｎｍの厚さで良い。また、窒化チタニウム
膜１６は、実施形態１と同様に貫通口１４ａ，１４ｂを
埋め込める以上の膜厚とするが、厚過ぎると膜剥がれや
クラックが発生するため、３００ｎｍ以下としたほうが
良い。また本方法では、膜中に炭素が含まれないため、
実施形態１に比べて窒化チタニウム膜１６の比抵抗を１
００〜１５０μΩｃｍと小さくすることが可能であり、
その上に選択的にタングステン膜を成長させるのに有利
である。
め、５〜２０ｎｍの厚さで良い。また、窒化チタニウム
膜１６は、実施形態１と同様に貫通口１４ａ，１４ｂを
埋め込める以上の膜厚とするが、厚過ぎると膜剥がれや
クラックが発生するため、３００ｎｍ以下としたほうが
良い。また本方法では、膜中に炭素が含まれないため、
実施形態１に比べて窒化チタニウム膜１６の比抵抗を１
００〜１５０μΩｃｍと小さくすることが可能であり、
その上に選択的にタングステン膜を成長させるのに有利
である。
【００４１】次に図３（ｂ）に示すように化学的機械的
研磨法にて窒化チタニウム膜１６とチタニウム膜１５を
研磨して、シリコン酸化膜１４上から除去する。これに
より表面はほぼ平坦となる。
研磨法にて窒化チタニウム膜１６とチタニウム膜１５を
研磨して、シリコン酸化膜１４上から除去する。これに
より表面はほぼ平坦となる。
【００４２】次に図３（ｃ）に示すように減圧ＣＶＤ法
によりタングステン膜１７を２０〜２００ｎｍの厚さに
チタニウム膜１５と窒化チタニウム膜１６の表面に選択
的に形成する。タングステン膜１７は実施形態１と同様
にＷＦ6をＳｉＨ4により還元して形成してもよいが、Ｗ
Ｆ6を水素により還元して形成してもよい。水素により
還元する方法は、ＳｉＨ4により還元する方法に比べて
成長速度は小さいが、成長膜厚が小さいため問題とはな
らない。
によりタングステン膜１７を２０〜２００ｎｍの厚さに
チタニウム膜１５と窒化チタニウム膜１６の表面に選択
的に形成する。タングステン膜１７は実施形態１と同様
にＷＦ6をＳｉＨ4により還元して形成してもよいが、Ｗ
Ｆ6を水素により還元して形成してもよい。水素により
還元する方法は、ＳｉＨ4により還元する方法に比べて
成長速度は小さいが、成長膜厚が小さいため問題とはな
らない。
【００４３】タングステン膜１７は表面が平坦なため、
成長膜厚とほぼ同じだけ横にも成長するので、厚くする
と隣接する配線等と短絡する可能性があり、あまり厚く
形成することはできず、２００ｎｍ以下、望ましくは１
００ｎｍ以下とするのが望ましい。またタングステン膜
１７が２０ｎｍよりも薄いと、その後Ａｌ合金をエッチ
ングする際にエッチングされてしまい、タングステン膜
１７の下のチタニウム膜１５や窒化チタニウム膜１６ま
でもエッチングされてしまうことがあるため、タングス
テン膜１７は２０ｎｍ以上とする。
成長膜厚とほぼ同じだけ横にも成長するので、厚くする
と隣接する配線等と短絡する可能性があり、あまり厚く
形成することはできず、２００ｎｍ以下、望ましくは１
００ｎｍ以下とするのが望ましい。またタングステン膜
１７が２０ｎｍよりも薄いと、その後Ａｌ合金をエッチ
ングする際にエッチングされてしまい、タングステン膜
１７の下のチタニウム膜１５や窒化チタニウム膜１６ま
でもエッチングされてしまうことがあるため、タングス
テン膜１７は２０ｎｍ以上とする。
【００４４】次に図３（ｄ）に示すようにタングステン
膜１７を成長後、Ａｌ合金膜１８をスパッタリング法に
より形成し、その上にフォトレジスト膜１９を塗布し、
Ａｌ配線となる所望のパターンを露光現像により形成す
る。その際、貫通口１４ａ，１４ｂとＡｌ配線の位置合
わせの余裕が小さいと、貫通口１４ａ，１４ｂがフォト
レジスト膜１９からはみ出してしまう。
膜１７を成長後、Ａｌ合金膜１８をスパッタリング法に
より形成し、その上にフォトレジスト膜１９を塗布し、
Ａｌ配線となる所望のパターンを露光現像により形成す
る。その際、貫通口１４ａ，１４ｂとＡｌ配線の位置合
わせの余裕が小さいと、貫通口１４ａ，１４ｂがフォト
レジスト膜１９からはみ出してしまう。
【００４５】次に図３（ｅ）に示すように塩素を含むガ
スにて反応性イオンエッチング法によりＡｌ合金膜１８
をエッチングした後、フォトレジスト膜１９を除去して
Ａｌ配線を完成する。その際、貫通口１４ａ，１４ｂの
表面が露出してもタングステン膜１７は塩素系ガスによ
りほとんどエッチングされないため、下の窒化チタニウ
ム膜１６，チタニウム膜１５がエッチングされることは
ない。
スにて反応性イオンエッチング法によりＡｌ合金膜１８
をエッチングした後、フォトレジスト膜１９を除去して
Ａｌ配線を完成する。その際、貫通口１４ａ，１４ｂの
表面が露出してもタングステン膜１７は塩素系ガスによ
りほとんどエッチングされないため、下の窒化チタニウ
ム膜１６，チタニウム膜１５がエッチングされることは
ない。
【００４６】本実施形態のように深さの違う貫通口１４
ａと１４ｂとにも同時に形成可能である。
ａと１４ｂとにも同時に形成可能である。
【００４７】以上説明した実施形態では、シリコン基板
や多結晶シリコンに接続する貫通口を設けたが、これに
限られるものではなく、下層のＡｌ配線等に接続する貫
通口についても本発明が適用できることはいうまでもな
い。下層配線が高融点金属あるいは、そのシリサイド、
あるいはＡｌ合金膜が高融点金属で覆われている場合、
窒化チタニウム膜の下層にチタニウム膜を特に必要とし
ないため、貫通口の形成後、直接窒化チタニウム膜を成
長させて貫通口を埋め込んでもよい。
や多結晶シリコンに接続する貫通口を設けたが、これに
限られるものではなく、下層のＡｌ配線等に接続する貫
通口についても本発明が適用できることはいうまでもな
い。下層配線が高融点金属あるいは、そのシリサイド、
あるいはＡｌ合金膜が高融点金属で覆われている場合、
窒化チタニウム膜の下層にチタニウム膜を特に必要とし
ないため、貫通口の形成後、直接窒化チタニウム膜を成
長させて貫通口を埋め込んでもよい。
【００４８】また上層の配線はＡｌ合金を用いたが、こ
れに限られるものではなく、銅や銅合金も塩素ガスを用
いて紫外線を照射しながらプラズマエッチによりエッチ
ングを行うことが可能である。
れに限られるものではなく、銅や銅合金も塩素ガスを用
いて紫外線を照射しながらプラズマエッチによりエッチ
ングを行うことが可能である。
【００４９】
【発明の効果】以上説明したように本発明は、層間絶縁
膜に設けた貫通口のほとんどを窒化チタニウム膜で埋め
込み、その窒化チタニウム膜上を薄いタングステン膜あ
るいは、タングステン化合物膜で覆うことにより、その
上に配線金属となるＡｌ合金や銅を形成し、塩素を含む
ガスにてエッチングする際、位置合わせの余裕がなく配
線から貫通口がはみ出しても、貫通口内の窒化チタニウ
ム膜が全くエッチングされることがなく、その上に層間
絶縁膜を被覆性良く形成することができ、微細な貫通口
を有する微細多層配線を信頼性を悪化させることなく容
易に形成できる。
膜に設けた貫通口のほとんどを窒化チタニウム膜で埋め
込み、その窒化チタニウム膜上を薄いタングステン膜あ
るいは、タングステン化合物膜で覆うことにより、その
上に配線金属となるＡｌ合金や銅を形成し、塩素を含む
ガスにてエッチングする際、位置合わせの余裕がなく配
線から貫通口がはみ出しても、貫通口内の窒化チタニウ
ム膜が全くエッチングされることがなく、その上に層間
絶縁膜を被覆性良く形成することができ、微細な貫通口
を有する微細多層配線を信頼性を悪化させることなく容
易に形成できる。
【００５０】窒化チタニウム膜上のタングステン膜を選
択的にＣＶＤ法で形成する場合も、その膜厚は薄くても
よいため、選択性が悪化してタングステン膜による配線
間の短絡等は全くなく、歩留り良く配線を形成できる。
択的にＣＶＤ法で形成する場合も、その膜厚は薄くても
よいため、選択性が悪化してタングステン膜による配線
間の短絡等は全くなく、歩留り良く配線を形成できる。
【図１】本発明の実施形態１を製造工程順に示す断面図
である。
である。
【図２】本発明の実施形態１における途中の工程の別の
例を示す図である。
例を示す図である。
【図３】本発明の実施形態２を製造工程順に示す断面図
である。
である。
【図４】従来例を製造工程順に示す断面図である。
【図５】従来技術の問題点を示す断面図である。
１，１１，２１ シリコン基板 ２，１２，１４，２２，３２ シリコン酸化膜 ３，１５ チタニウム膜 ４，６，１６，２３ 窒化チタニウム ５ チタニウムタングステン（ＴｉＷ）膜 ９，１７，２５ タングステン（Ｗ）膜 ７，１８，２６，３１ Ａｌ合金 ８，１９，２４ フォトレジスト膜 １３ 多結晶シリコン
Claims (12)
- 【請求項１】 素子あるいは配線間を接続するために層
間絶縁膜に設けた貫通口を高融点金属や高融点金属化合
物で埋め込んだ半導体装置であって、 前記貫通口のほとんどは窒化チタニウム膜で埋め込ま
れ、前記窒化チタニウム膜上は薄いタングステン膜ある
いはタングステン化合物膜で覆われたものであることを
特徴とする半導体装置。 - 【請求項２】 前記高融点金属や高融点金属化合物で埋
め込まれた貫通口上の配線は、主にアルミニウム，アル
ミニウム合金，銅，銅合金の中から選ばれたものである
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記タングステン膜あるいはタングステ
ン化合物膜の膜厚は、２０〜２００ｎｍであることを特
徴とする請求項２に記載の半導体装置。 - 【請求項４】 埋込工程と、エッチング工程と、成膜工
程とを有し、素子あるいは配線間を接続するために層間
絶縁膜に設けた貫通口を高融点金属や高融点金属化合物
で埋め込む半導体装置の製造方法であって、 前記埋込工程は、窒化チタニウム膜の全面成長により前
記貫通口を埋め込む処理であり、 エッチング工程は、前記層間絶縁膜上の前記窒化チタニ
ウム膜を除去して前記貫通口内にのみ前記窒化チタニウ
ム膜を残す処理であり、 成膜工程は、前記窒化チタニウム膜上のみに薄いタング
ステン膜あるいはタングステン化合物膜を形成する処理
であることを特徴とする半導体装置の製造方法。 - 【請求項５】 前記窒化チタニウム膜の除去方法は、全
面エッチバック法であることを特徴とする請求項４に記
載の半導体装置の製造方法。 - 【請求項６】 前記窒化チタニウム膜の除去方法は、研
磨法であることを特徴とする請求項４に記載の半導体装
置の製造方法。 - 【請求項７】 前記窒化チタニウム膜の成長方法は、化
学気相成長法であることを特徴とする請求項４，５及び
６に記載の半導体装置の製造方法。 - 【請求項８】 前記貫通口の径は３００ｎｍ以下であ
り、前記窒化チタニウム膜の成長膜厚は３００ｎｍ以上
であることを特徴とする請求項７に記載の半導体装置の
製造方法。 - 【請求項９】 前記タングステン膜を化学気相成長法に
より前記窒化チタニウム膜上のみに選択的に形成するこ
とを特徴とする請求項４，５，６，７または８に記載の
半導体装置の製造方法。 - 【請求項１０】 前記窒化チタニウム膜の比抵抗は３０
μΩｃｍ以下であることを特徴とする請求項９に記載の
半導体装置の製造方法。 - 【請求項１１】 前記タングステン膜あるいはタングス
テン化合物膜を形成する工程の後、全面にアルミニウ
ム，アルミニウム合金，銅，銅合金のいずれかを主とす
る金属層を形成する工程と、前記金属層を塩素を含むガ
スにてエッチングしてパターニングする工程を含むこと
を特徴とする請求項４，５，６，７，８，９又は１０に
記載の半導体装置の製造方法。 - 【請求項１２】 前記タングステン膜あるいはタングス
テン化合物の形成膜厚は２０〜２００ｎｍであることを
特徴とする請求項１１に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7194647A JPH0945770A (ja) | 1995-07-31 | 1995-07-31 | 半導体装置及びその製造方法 |
| KR1019960031817A KR100221760B1 (ko) | 1995-07-31 | 1996-07-31 | 에칭으로부터 비아 홀을 보호하기 위한 보호층을 포함하는 반도 체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7194647A JPH0945770A (ja) | 1995-07-31 | 1995-07-31 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945770A true JPH0945770A (ja) | 1997-02-14 |
Family
ID=16327996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7194647A Pending JPH0945770A (ja) | 1995-07-31 | 1995-07-31 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0945770A (ja) |
| KR (1) | KR100221760B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6028360A (en) * | 1997-06-30 | 2000-02-22 | Hitachi, Ltd. | Semiconductor integrated circuit device in which a conductive film is formed over a trap film which in turn is formed over a titanium film |
| US6576509B1 (en) | 1999-08-18 | 2003-06-10 | Hitachi Ltd. | Semiconductor integrated circuit device and method of manufacturing the same |
| KR100464384B1 (ko) * | 1997-05-31 | 2005-02-28 | 삼성전자주식회사 | 반도체장치의비아홀형성방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100558034B1 (ko) * | 1999-06-30 | 2006-03-07 | 주식회사 하이닉스반도체 | 텅스텐 비트라인 형성시 플러그의 손상을 방지할 수 있는 반도체 소자 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766202A (ja) * | 1993-08-27 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053254A (ja) * | 1991-06-24 | 1993-01-08 | Sony Corp | 積層配線形成方法 |
-
1995
- 1995-07-31 JP JP7194647A patent/JPH0945770A/ja active Pending
-
1996
- 1996-07-31 KR KR1019960031817A patent/KR100221760B1/ko not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766202A (ja) * | 1993-08-27 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464384B1 (ko) * | 1997-05-31 | 2005-02-28 | 삼성전자주식회사 | 반도체장치의비아홀형성방법 |
| US6028360A (en) * | 1997-06-30 | 2000-02-22 | Hitachi, Ltd. | Semiconductor integrated circuit device in which a conductive film is formed over a trap film which in turn is formed over a titanium film |
| US6492730B1 (en) | 1997-06-30 | 2002-12-10 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit |
| US6605530B2 (en) | 1997-06-30 | 2003-08-12 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit |
| US6853081B2 (en) | 1997-06-30 | 2005-02-08 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit |
| US7119443B2 (en) | 1997-06-30 | 2006-10-10 | Hitachi, Ltd. | Semiconductor integrated circuit device having a conductive film which contains metal atoms bondable to a halogen element |
| US6576509B1 (en) | 1999-08-18 | 2003-06-10 | Hitachi Ltd. | Semiconductor integrated circuit device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100221760B1 (ko) | 1999-09-15 |
| KR970008418A (ko) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2832824B2 (ja) | 半導体装置の配線形成方法 | |
| US5260232A (en) | Refractory metal plug forming method | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| US6048788A (en) | Method of fabricating metal plug | |
| US5966613A (en) | Consistent alignment mark profiles on semiconductor wafers using metal organic chemical vapor deposition titanium nitride protective | |
| JPH08148563A (ja) | 半導体装置の多層配線構造体の形成方法 | |
| US6569756B1 (en) | Method for manufacturing a semiconductor device | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| US5607878A (en) | Contact plug forming method | |
| JPH0945770A (ja) | 半導体装置及びその製造方法 | |
| JPH10172969A (ja) | 半導体装置の製造方法 | |
| US6995085B2 (en) | Underlayer protection for the dual damascene etching | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| JP3246046B2 (ja) | 高融点金属膜の堆積方法 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JPH10209280A (ja) | 半導体装置の製造方法 | |
| JP2002280449A (ja) | 半導体装置の製造方法 | |
| JP3158421B2 (ja) | 配線の形成方法 | |
| JPH11297699A (ja) | 拡散バリア層およびその製造方法 | |
| JPH09275136A (ja) | 半導体装置及びその製造方法 | |
| JP3191477B2 (ja) | 配線構造およびその製造方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JP2000294636A (ja) | 半導体装置およびその製造方法 | |
| JPH0425159A (ja) | 電極配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980512 |