JPH0435992B2 - - Google Patents
Info
- Publication number
- JPH0435992B2 JPH0435992B2 JP17317383A JP17317383A JPH0435992B2 JP H0435992 B2 JPH0435992 B2 JP H0435992B2 JP 17317383 A JP17317383 A JP 17317383A JP 17317383 A JP17317383 A JP 17317383A JP H0435992 B2 JPH0435992 B2 JP H0435992B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- voltage
- signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000630 rising effect Effects 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 description 14
- 238000007493 shaping process Methods 0.000 description 10
- 238000004804 winding Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】
本発明は、サイリスタ式３相全波整流器の位相
制御方法に関する。 この種の整流器の主回路は、６個のサイリスタ
をブリツジ接続して構成されるが、各サイリスタ
の通電制御可能な期間は電源電圧半サイクル中の
順電圧を受ける期間即ち電気角で120度の位相範
囲（30〜150、210〜330）となる為、該期間範囲
内に位相制御パルスをサイリスタに供給しなけれ
ば欠相運転となる。この位相制御パルスは、従
来、チユーロン回路等を用い、これに入力される
位相制御信号の大きさに対応した位相で発生させ
るようにしているが、その発生位相を電源電圧の
０〜180度の範囲に亘つて制御できる為、上記位
相制御信号が所定レベル以下、またはあるレベル
以上になると、位相制御パルスの発生位相が上記
通電制御可能な期間から外れ、そのままでは、欠
相運転が起こると云う問題があつた。 この為、従来は、上下限リミツタを設けて位相
制御信号のレベル範囲を制限することにより上記
欠相運転を防いでいるが、整流器の機能調整を現
場で行う場合に上記上下限リミツタの調整ミスに
より過電流が発生して遮断器が働いてしまうなど
の面倒を惹起していた。 本発明は、この問題点に鑑みてなされたもの
で、位相制御されるサイリスタ式３相全波整流器
の交流電源の相間電圧と同相の電圧をΔ結線検出
トランスで取り出し、これら電圧とその90度進み
位相の電圧のAND信号及びNOR信号、該AND
信号とNOR信号にそれぞれ基づく鋸歯状波信号、
及び位相制御信号を用いてゲートパルスの発生タ
イミングを決定する構成とすることにより、簡単
な構成であるが、位相制御信号のレベルが過大も
しくは過小になつても、欠相を起こすことなく確
実にサイリスタを点孤することができるサイリス
タ式３相全波整流器の位相制御方法を提供するこ
とを目的とする。 以下、本発明の一実施例を図面を参照して説明
する。 第１図において、１０は出力側がＹ結線された
電源トランスであつて、ａ，ｂ及びｃはそれぞれ
Ａ相、Ｂ相及びＣ相の出力端子、ｏは中性点を示
している。２０は位相制御される３相全波整流器
であつて、６個のサイリスタ２１〜２６をブリツ
ジ接続して構成され、その直流出力端子ｄ−ｅ間
にはフライホイルダイオード２７が挿入されてい
る。各サイリスタ２１〜２６には位相制御装置３
０から所定の順序で位相制御パルスＧ１〜Ｇ６が
供給される。 次に、上記位相制御装置３０を第１図及び第２
図について説明する。該位相制御装置３０は、そ
の入力部に位相変換用の検出トランス３１を有し
ている。該検出トランス３１の入力巻線はΔ結線
されて電源トランス１０の出力側に接続されてい
る。Ｘ，Ｙ，Ｚは検出トランス３１の出力巻線で
あつて、出力巻線Ｘは電源のＡ相電圧Vaに対し
て位相が30度遅れた遅れ電圧Vca、出力巻線Ｙは
電源のＢ相電圧Vbに対して位相が30度遅れた遅
れ電圧Vab、出力巻線Ｚは電源のＣ相電圧Vcに
対して位相が30度遅れた遅れ電圧Vbcをそれぞれ
出力する。３２Ａは位相変換回路であつて、出力
巻線Ｘが送出する遅れ電圧Vcaが供給され、該遅
れ電圧Vcaより90度進み位相の進み電圧を出
力する。３３Ａ及び３４Ａは波形成形回路であつ
て、前者は遅れ電圧Vcaを矩形波に波形成形して
出力し、後者は進み電圧を矩形波に波形成形
して出力する。３５ＡはAND素子、３６Ａは
NOR素子であつて、共に波形成形された進み電
圧と波形成形された遅れ電圧Vcaとが導か
れ、AND素子３５ＡはとVcaが共に正であ
る場合にAND信号Pca（Ｈレベル）を発生し、
NOR素子３６ＡはとVcaが共に負である場
合にNOR信号Pca（Ｈレベル）を発生する。３
２Ｂは位相変換回路であつて、出力巻線Ｙが送出
する遅れ電圧Vabが供給され、該遅れ電圧Vabよ
り90度進み位相の進み電圧を出力する。３３
Ｂ及び３４Ｂは波形成形回路であつて、前者は遅
れ電圧Vabを矩形波に波形成形して出力し、後者
は進み電圧を矩形波に波形成形して出力す
る。３５ＢはAND素子、３６ＢはNOR素子であ
つて、共に波形成形された進み電圧と波形成
形された遅れ電圧Vabとが導かれ、AND素子３
５ＢはとVabが共に正である場合にAND信
号Pab（Ｈレベル）を発生し、NOR素子３６Ｂは
VabとVabが共に負である場合にNOR信号Pab
（Ｈレベル）を発生する。３２Ｃは位相変換回路
であつて、出力巻線Ｚが送出する送れ電圧Vbcが
供給され、該遅れ電圧Vbcより90度進み位相の進
み電圧を出力する。３３Ｃ及び３４Ｃは波形
成形回路であつて、前者は遅れ電圧Vbcを矩形波
に波形成形して出力し、後者は進み電圧を矩
形波に波形成形して出力する。３５ＣはAND素
子、３６ＣはNOR素子であつて、共に波形成形
された進み電圧と波形成形された遅れ電圧
Vbcとが導かれ、AND素子３５ＣはとVbc
が共に正である場合にAND信号Pbc（Ｈレベル）
を発生し、NOR素子３６はとVbcが共に負
である場合にNOR信号Pbc（Ｈレベル）を発生
する。 AND素子３５Ａ，３５Ｂ及び３５ＣのAND信
号Pca，Pab及びPbcはOR素子３７−１を介して
鋸歯状波発生回路３８−１に供給される。また、
NOR素子３６Ａ，３６Ｂ及び３６Ｃの出力Pca，
Pab及びPbcはOR素子３７−２を介して鋸歯状
波発生回路３８−２に供給される。鋸歯状波発生
回路３８−１はAND信号Pca，Pab及びPbcの立
上りに同期して負の所定レベルから零レベルに立
上り該零レベルから所定勾配で増大し、AND信
号Pca，Pab及びPbcの立下りに同期して上記負
の所定レベルまで立下る波形の出力Ｑ１を発生す
る。鋸歯状波発生回路３８−２はNOR信号Pca，
Pab及びPbcの立上りに同期して負の所定レベル
から零レベルに立上り該零レベルから所定勾配で
増大し、NOR信号，Pab及びPbcの立下りに
同期して上記負の所定レベルまで立下る波形の出
力Ｑ２を発生する。鋸歯状波発生回路３８−１の
出力Ｑ１は比較回路３９−１で位相制御信号ｘと
比較され、また、鋸歯状波発生回路３８−２の出
力Ｑ２は比較回路３９−２で位相制御信号ｘと比
較される。比較回路３９−１は、Ｑ１＞ｘである
場合に信号Ｍ１（Ｈレベル）を発生し、比較回路
３９−２は、Ｑ２＞ｘである場合に信号Ｍ２（Ｈ
レベル）を発生する。４０−１はNAND素子で
あつて、比較回路３９−１の出力Ｍ１の反転信号
とOR素子３７−１の出力とが導かれ、信号Ｍ１
に同期する出力Ｋ１を発生する。この出力Ｋ１は
ワンシヨツトマルチ４１−１に供給され、該ワン
シヨツトマルチ４１−１は信号Ｍ１の立上りもし
くはOR素子３７−１の出力の立下りに同期して
所定の小時間巾のパルスｐ１を発生する。 ４０−２はNAND素子であつて、比較回路３
９−２の出力Ｍ２の反転信号とOR素子３７−２
の出力とが導かれ、信号Ｍ２に同期する出力Ｋ２
を発生する。この出力Ｋ２はワンシヨツトマルチ
４１−２に供給され、該ワンシヨツトマルチ４１
−２は信号Ｍ２の立上りもしくはOR素子３７−
２の出力の立下りに同期して所定の小時間巾のパ
ルスｐ２を発生する。４２Ａ，４２Ｂ，４２Ｃは
AND素子であつて、それぞれにはAND素子３５
Ａ，３５Ｂ，３５Ｃの出力Pca，Pab，Pbcが遅
延素子４３Ａ，４３Ｂ，４３Ｃをそれぞれ介して
供給されると共にパルスｐ１が供給される。４２
Ａ，４２Ｂ，４２ＣはAND素子であつて、それ
ぞれにはNOR素子３６Ａ，３６Ｂ，３６Ｃの出
力Pca，Pab，Pbcが遅延素子４３Ａ，４３Ｂ，
４３Ｃをそれぞれ介して供給されると共にパルス
ｐ２が供給される。４４はリングカウンタであつ
て、AND素子４２Ａ〜４２Ｃの出力Na〜Ncに
それぞれ同期する位相制御パルスＧ１〜Ｇ６をダ
ブルパルス化して発生する。 次に、この装置の動作について、第３図の波形
タイムチヤートを参照して説明する。 電源トランス１０が出力する３相交流の電源電
圧（相電圧）Va，Vb，Vcは検出トランス３１
を介して位相制御装置３０に取り込まれるが、該
検出トランスはΔ結線である為、その出力電圧は
前記した通り上記電源電圧より30度位相遅れの電
圧となる。出力巻線Ｘの電圧について説明すれ
ば、該出力巻線Ｘは電源電圧のＡ相電圧Vaより
30度だけ位相が遅れた電圧Vcaを出力する。位相
変換された遅れ電圧Vcaは、位相変換回路３２Ａ
で90度進み位相の電圧に変換される。この遅
れ電圧Vcaと進み電圧はAND素子３５Ａに
供給され、該AND素子３５Ａは遅れ電圧Vcaの
零位相、即ち電源電圧Vaの30度位相に立上り、
進み電圧の180度位相、即ち電源電圧Vaの120度
位相に立下るAND信号Pcaを送出する。同様に
して、AND素子３５Ｂからは、電源電圧Vbの30
度位相に立上り120度位相で立下るAND信号Pab
が送出され、AND素子３５Ｃからは、電源電圧
Vcの30度位相に立上り120度位相で立下る出力
Pbcが送出される。鋸歯状波発生回路３８−１は
AND信号Pca，Pab，Pbcを受けてそれぞれの立
上り時点から所定の勾配でレベル上昇し立下り時
点に同期して立下る30度間隔の鋸歯状波の信号Ｑ
１を発生する。 この信号Ｑ１は比較回路３９−１で位相制御信
号ｘと比較されるが、位相制御信号ｘのレベルが
信号Ｑ１の最大値Q1maxと零レベルの間にある
場合は両レベルは交差するので、比較回路３９−
１の出力Ｍ１は、信号Ｑ１が位相制御信号ｘのレ
ベルまで上昇した時点で立上り、信号Ｑ１の立下
り時点で立下る断続信号となり、この立上りに同
期して発生するNAND素子４０−１の出力Ｋ１
によりワンシヨツトマルチ４１−１が駆動されて
パルスｐ１を発生する。この時AND素子４２Ａ
には遅延素子４３Ａを介してAND素子３５Ａの
出力Pcaが入力されているので、該AND素子４
２Ａはパルスｐ１を受けると同時に（Q1＝ｘの
時点）パルスNaを発生する。AND素子４２Ｂ，
４２Ｃからは、同様に、それぞれAND信号Pbc，
Pcaの発生中にパルスｐ１に同期するパルスNb，
Ncを発生する。逆に、位相制御信号ｘが上昇し
て信号Ｑ１の最大値Q1maxを超えた時には、上
記反転信号はＨレベルのままであるが、OR素子
３７−１の出力の立下り時点にNAND素子４０
−１の出力が立上るのでパルスｐ１が発生し、こ
の時、進み電圧が零レベルになつてAND信
号Pcaは消滅するが、遅延素子４３Ａがある為、
AND素子４２ＡはAND信号Pcaの消滅時点にパ
ルスNaを発生する。このように、位相制御信号
ｘのレベルが信号Ｑ１の最大値Q1maxを超えた
場合には、進み電圧の零点降下時に同期して
AND素子４２ＡがパルスNaを発生する。AND
素子４２Ｂ，４２Ｃの出力Nb，Ncについても同
様である。 このように、パルスNa，Nb，Ncの発生時点
は位相制御信号ｘのレベル上昇に伴つてAND信
号Pca，Pab，Pbcの立上り時点から立下り時点
に向かつて移動するが、信号Ｑ１の最大値
Q1maxを超えた後は該立下り時点に固定されて
しまうので、立相制御パルスＧ１，Ｇ２，Ｇ３は
電源電圧Va，Vb，Vcの30度位相から120度位相
の間に必ず１回発生する。 上記遅れ電圧Vcaと進み電圧は、また、
NOR素子３６Ａに供給され、該NOR素子３６Ａ
からは遅れ電圧Vcaの180度位相、即ち電源電圧
Vaの210度位相に立上り、進み電圧の360度位相、
即ち電源電圧Vaの300度位相に立下るNOR信号
Pcaが送出される。同様にして、NOR素子３６
Ｂからは、電源電圧Vbの210度位相に立上り300
度位相で立下るNOR信号Pabが送出され、NOR
素子３６Ｃからは、電源電圧Vcの210度位相に立
上り300度位相で立下るNOR信号Pbcが送出され
る。鋸歯状波発生回路３８−２はNOR信号Pca，
Pab，Pbcを受けてそれぞれの立上り時点から所
定の勾配でレベル上昇し立下り時点に同期して立
下る30度間隔の鋸歯状波の信号Ｑ２を発生する。 この信号Ｑ２は比較回路３９−２で位相制御信
号ｘと比較されるが、位相制御信号ｘのレベルが
信号Ｑ２の最大値Q2maxと零レベルの間にある
場合は両レベルは交差するので、比較回路３９−
２の出力Ｍ２は、信号Ｑ２が位相制御信号ｘのレ
ベルまで上昇した時点で立上り信号Ｑ２の立下り
時点で立下る断続信号となり、この立上りに同期
して発生するNAND素子４０−２の出力Ｋ２に
よりワンシヨツトマルチ４１−２が駆動されてパ
ルスｐ２を発生する。この時AND素子４２Ａに
は遅延素子４３Ａを介してNOR素子３６Ａの出
力Pcaが入力されているので、該AND素子４２
Ａはパルスｐ２を受けると同時に（Q2＝ｘの時
点）パルスNaを発生する。AND素子４２Ｂ，４
２Ｃからは、同様に、それぞれNOR信号Pab，
Pbcの発生中にパルスｐ２に同期するパルスNb，
Ncを発生する。逆に、位相制御信号ｘが上昇し
て信号Ｑ２の最大値Q2maxを超えた時には、上
記反転信号はＨレベルのままであるが、OR素子
３７−２の出力が立下り時点にNAND素子４０
−２の出力が立上るのでパルスｐ２が発生し、こ
の時、遅れ電圧Vcaが零レベルにあつてNOR信
号Pcaは消滅するが遅延素子４３Ａがある為、
AND素子４２ＡはNOR信号Pcaの消滅時点にパ
ルスNaを発生する。 AND素子４２Ｂ，４２Ｃの出力Nb，Ncにつ
いても同様である。 このように、パルスNa，Nb，Ncの発生時点
は位相制御信号ｘのレベル上昇に伴つてNOR信
号Pca，Pab，Pbcの立上り時点から立下り時点
に向かつて移動するが、信号Ｑ２の最大値
Q2maxを超えた後は該立下り時点に固定されて
しまうので、位相制御パルスＧ４，Ｇ５，Ｇ６は
電源電圧Va，Vb，Vcの210度位相から300度位
相の間に必ず１回発生する。 従つて、電源電圧Va，Vb，Vcの30〜120度、
210度〜300度の間に発生する位相制御パルスＧ
１，Ｇ２，Ｇ３及びＧ４，Ｇ５，Ｇ６は対応する
サイリスタ２１，２２，２３及び２４，２５，２
６に供給されると共にサイリスタ２５，２６，２
４，２２，２３，２１に供給される。 以上の如く、本発明によれば、電源電圧をΔ結
線トランスを用いて取出した上記電源電圧に対す
る遅れ電圧の零点位相を基準とし、該零点位相と
この遅れ電圧を90度進ませた進み電圧の零点位相
との間で１つの位相制御パルスが発生する構成と
したことにより、簡単な回路構成であるが、位相
制御信号が過大レベルになつても、過小レベルに
なつても、サイリスタが順電圧を受けている間に
確実に位相制御パルスが発生するので、整流器の
欠相運転を確実に防止して該整流器の位相制御を
行うことができ、前記した上下限リミツタが不要
であるので、現場据付調整作業時の操作員の負担
を軽減することができる利点がある。
制御方法に関する。 この種の整流器の主回路は、６個のサイリスタ
をブリツジ接続して構成されるが、各サイリスタ
の通電制御可能な期間は電源電圧半サイクル中の
順電圧を受ける期間即ち電気角で120度の位相範
囲（30〜150、210〜330）となる為、該期間範囲
内に位相制御パルスをサイリスタに供給しなけれ
ば欠相運転となる。この位相制御パルスは、従
来、チユーロン回路等を用い、これに入力される
位相制御信号の大きさに対応した位相で発生させ
るようにしているが、その発生位相を電源電圧の
０〜180度の範囲に亘つて制御できる為、上記位
相制御信号が所定レベル以下、またはあるレベル
以上になると、位相制御パルスの発生位相が上記
通電制御可能な期間から外れ、そのままでは、欠
相運転が起こると云う問題があつた。 この為、従来は、上下限リミツタを設けて位相
制御信号のレベル範囲を制限することにより上記
欠相運転を防いでいるが、整流器の機能調整を現
場で行う場合に上記上下限リミツタの調整ミスに
より過電流が発生して遮断器が働いてしまうなど
の面倒を惹起していた。 本発明は、この問題点に鑑みてなされたもの
で、位相制御されるサイリスタ式３相全波整流器
の交流電源の相間電圧と同相の電圧をΔ結線検出
トランスで取り出し、これら電圧とその90度進み
位相の電圧のAND信号及びNOR信号、該AND
信号とNOR信号にそれぞれ基づく鋸歯状波信号、
及び位相制御信号を用いてゲートパルスの発生タ
イミングを決定する構成とすることにより、簡単
な構成であるが、位相制御信号のレベルが過大も
しくは過小になつても、欠相を起こすことなく確
実にサイリスタを点孤することができるサイリス
タ式３相全波整流器の位相制御方法を提供するこ
とを目的とする。 以下、本発明の一実施例を図面を参照して説明
する。 第１図において、１０は出力側がＹ結線された
電源トランスであつて、ａ，ｂ及びｃはそれぞれ
Ａ相、Ｂ相及びＣ相の出力端子、ｏは中性点を示
している。２０は位相制御される３相全波整流器
であつて、６個のサイリスタ２１〜２６をブリツ
ジ接続して構成され、その直流出力端子ｄ−ｅ間
にはフライホイルダイオード２７が挿入されてい
る。各サイリスタ２１〜２６には位相制御装置３
０から所定の順序で位相制御パルスＧ１〜Ｇ６が
供給される。 次に、上記位相制御装置３０を第１図及び第２
図について説明する。該位相制御装置３０は、そ
の入力部に位相変換用の検出トランス３１を有し
ている。該検出トランス３１の入力巻線はΔ結線
されて電源トランス１０の出力側に接続されてい
る。Ｘ，Ｙ，Ｚは検出トランス３１の出力巻線で
あつて、出力巻線Ｘは電源のＡ相電圧Vaに対し
て位相が30度遅れた遅れ電圧Vca、出力巻線Ｙは
電源のＢ相電圧Vbに対して位相が30度遅れた遅
れ電圧Vab、出力巻線Ｚは電源のＣ相電圧Vcに
対して位相が30度遅れた遅れ電圧Vbcをそれぞれ
出力する。３２Ａは位相変換回路であつて、出力
巻線Ｘが送出する遅れ電圧Vcaが供給され、該遅
れ電圧Vcaより90度進み位相の進み電圧を出
力する。３３Ａ及び３４Ａは波形成形回路であつ
て、前者は遅れ電圧Vcaを矩形波に波形成形して
出力し、後者は進み電圧を矩形波に波形成形
して出力する。３５ＡはAND素子、３６Ａは
NOR素子であつて、共に波形成形された進み電
圧と波形成形された遅れ電圧Vcaとが導か
れ、AND素子３５ＡはとVcaが共に正であ
る場合にAND信号Pca（Ｈレベル）を発生し、
NOR素子３６ＡはとVcaが共に負である場
合にNOR信号Pca（Ｈレベル）を発生する。３
２Ｂは位相変換回路であつて、出力巻線Ｙが送出
する遅れ電圧Vabが供給され、該遅れ電圧Vabよ
り90度進み位相の進み電圧を出力する。３３
Ｂ及び３４Ｂは波形成形回路であつて、前者は遅
れ電圧Vabを矩形波に波形成形して出力し、後者
は進み電圧を矩形波に波形成形して出力す
る。３５ＢはAND素子、３６ＢはNOR素子であ
つて、共に波形成形された進み電圧と波形成
形された遅れ電圧Vabとが導かれ、AND素子３
５ＢはとVabが共に正である場合にAND信
号Pab（Ｈレベル）を発生し、NOR素子３６Ｂは
VabとVabが共に負である場合にNOR信号Pab
（Ｈレベル）を発生する。３２Ｃは位相変換回路
であつて、出力巻線Ｚが送出する送れ電圧Vbcが
供給され、該遅れ電圧Vbcより90度進み位相の進
み電圧を出力する。３３Ｃ及び３４Ｃは波形
成形回路であつて、前者は遅れ電圧Vbcを矩形波
に波形成形して出力し、後者は進み電圧を矩
形波に波形成形して出力する。３５ＣはAND素
子、３６ＣはNOR素子であつて、共に波形成形
された進み電圧と波形成形された遅れ電圧
Vbcとが導かれ、AND素子３５ＣはとVbc
が共に正である場合にAND信号Pbc（Ｈレベル）
を発生し、NOR素子３６はとVbcが共に負
である場合にNOR信号Pbc（Ｈレベル）を発生
する。 AND素子３５Ａ，３５Ｂ及び３５ＣのAND信
号Pca，Pab及びPbcはOR素子３７−１を介して
鋸歯状波発生回路３８−１に供給される。また、
NOR素子３６Ａ，３６Ｂ及び３６Ｃの出力Pca，
Pab及びPbcはOR素子３７−２を介して鋸歯状
波発生回路３８−２に供給される。鋸歯状波発生
回路３８−１はAND信号Pca，Pab及びPbcの立
上りに同期して負の所定レベルから零レベルに立
上り該零レベルから所定勾配で増大し、AND信
号Pca，Pab及びPbcの立下りに同期して上記負
の所定レベルまで立下る波形の出力Ｑ１を発生す
る。鋸歯状波発生回路３８−２はNOR信号Pca，
Pab及びPbcの立上りに同期して負の所定レベル
から零レベルに立上り該零レベルから所定勾配で
増大し、NOR信号，Pab及びPbcの立下りに
同期して上記負の所定レベルまで立下る波形の出
力Ｑ２を発生する。鋸歯状波発生回路３８−１の
出力Ｑ１は比較回路３９−１で位相制御信号ｘと
比較され、また、鋸歯状波発生回路３８−２の出
力Ｑ２は比較回路３９−２で位相制御信号ｘと比
較される。比較回路３９−１は、Ｑ１＞ｘである
場合に信号Ｍ１（Ｈレベル）を発生し、比較回路
３９−２は、Ｑ２＞ｘである場合に信号Ｍ２（Ｈ
レベル）を発生する。４０−１はNAND素子で
あつて、比較回路３９−１の出力Ｍ１の反転信号
とOR素子３７−１の出力とが導かれ、信号Ｍ１
に同期する出力Ｋ１を発生する。この出力Ｋ１は
ワンシヨツトマルチ４１−１に供給され、該ワン
シヨツトマルチ４１−１は信号Ｍ１の立上りもし
くはOR素子３７−１の出力の立下りに同期して
所定の小時間巾のパルスｐ１を発生する。 ４０−２はNAND素子であつて、比較回路３
９−２の出力Ｍ２の反転信号とOR素子３７−２
の出力とが導かれ、信号Ｍ２に同期する出力Ｋ２
を発生する。この出力Ｋ２はワンシヨツトマルチ
４１−２に供給され、該ワンシヨツトマルチ４１
−２は信号Ｍ２の立上りもしくはOR素子３７−
２の出力の立下りに同期して所定の小時間巾のパ
ルスｐ２を発生する。４２Ａ，４２Ｂ，４２Ｃは
AND素子であつて、それぞれにはAND素子３５
Ａ，３５Ｂ，３５Ｃの出力Pca，Pab，Pbcが遅
延素子４３Ａ，４３Ｂ，４３Ｃをそれぞれ介して
供給されると共にパルスｐ１が供給される。４２
Ａ，４２Ｂ，４２ＣはAND素子であつて、それ
ぞれにはNOR素子３６Ａ，３６Ｂ，３６Ｃの出
力Pca，Pab，Pbcが遅延素子４３Ａ，４３Ｂ，
４３Ｃをそれぞれ介して供給されると共にパルス
ｐ２が供給される。４４はリングカウンタであつ
て、AND素子４２Ａ〜４２Ｃの出力Na〜Ncに
それぞれ同期する位相制御パルスＧ１〜Ｇ６をダ
ブルパルス化して発生する。 次に、この装置の動作について、第３図の波形
タイムチヤートを参照して説明する。 電源トランス１０が出力する３相交流の電源電
圧（相電圧）Va，Vb，Vcは検出トランス３１
を介して位相制御装置３０に取り込まれるが、該
検出トランスはΔ結線である為、その出力電圧は
前記した通り上記電源電圧より30度位相遅れの電
圧となる。出力巻線Ｘの電圧について説明すれ
ば、該出力巻線Ｘは電源電圧のＡ相電圧Vaより
30度だけ位相が遅れた電圧Vcaを出力する。位相
変換された遅れ電圧Vcaは、位相変換回路３２Ａ
で90度進み位相の電圧に変換される。この遅
れ電圧Vcaと進み電圧はAND素子３５Ａに
供給され、該AND素子３５Ａは遅れ電圧Vcaの
零位相、即ち電源電圧Vaの30度位相に立上り、
進み電圧の180度位相、即ち電源電圧Vaの120度
位相に立下るAND信号Pcaを送出する。同様に
して、AND素子３５Ｂからは、電源電圧Vbの30
度位相に立上り120度位相で立下るAND信号Pab
が送出され、AND素子３５Ｃからは、電源電圧
Vcの30度位相に立上り120度位相で立下る出力
Pbcが送出される。鋸歯状波発生回路３８−１は
AND信号Pca，Pab，Pbcを受けてそれぞれの立
上り時点から所定の勾配でレベル上昇し立下り時
点に同期して立下る30度間隔の鋸歯状波の信号Ｑ
１を発生する。 この信号Ｑ１は比較回路３９−１で位相制御信
号ｘと比較されるが、位相制御信号ｘのレベルが
信号Ｑ１の最大値Q1maxと零レベルの間にある
場合は両レベルは交差するので、比較回路３９−
１の出力Ｍ１は、信号Ｑ１が位相制御信号ｘのレ
ベルまで上昇した時点で立上り、信号Ｑ１の立下
り時点で立下る断続信号となり、この立上りに同
期して発生するNAND素子４０−１の出力Ｋ１
によりワンシヨツトマルチ４１−１が駆動されて
パルスｐ１を発生する。この時AND素子４２Ａ
には遅延素子４３Ａを介してAND素子３５Ａの
出力Pcaが入力されているので、該AND素子４
２Ａはパルスｐ１を受けると同時に（Q1＝ｘの
時点）パルスNaを発生する。AND素子４２Ｂ，
４２Ｃからは、同様に、それぞれAND信号Pbc，
Pcaの発生中にパルスｐ１に同期するパルスNb，
Ncを発生する。逆に、位相制御信号ｘが上昇し
て信号Ｑ１の最大値Q1maxを超えた時には、上
記反転信号はＨレベルのままであるが、OR素子
３７−１の出力の立下り時点にNAND素子４０
−１の出力が立上るのでパルスｐ１が発生し、こ
の時、進み電圧が零レベルになつてAND信
号Pcaは消滅するが、遅延素子４３Ａがある為、
AND素子４２ＡはAND信号Pcaの消滅時点にパ
ルスNaを発生する。このように、位相制御信号
ｘのレベルが信号Ｑ１の最大値Q1maxを超えた
場合には、進み電圧の零点降下時に同期して
AND素子４２ＡがパルスNaを発生する。AND
素子４２Ｂ，４２Ｃの出力Nb，Ncについても同
様である。 このように、パルスNa，Nb，Ncの発生時点
は位相制御信号ｘのレベル上昇に伴つてAND信
号Pca，Pab，Pbcの立上り時点から立下り時点
に向かつて移動するが、信号Ｑ１の最大値
Q1maxを超えた後は該立下り時点に固定されて
しまうので、立相制御パルスＧ１，Ｇ２，Ｇ３は
電源電圧Va，Vb，Vcの30度位相から120度位相
の間に必ず１回発生する。 上記遅れ電圧Vcaと進み電圧は、また、
NOR素子３６Ａに供給され、該NOR素子３６Ａ
からは遅れ電圧Vcaの180度位相、即ち電源電圧
Vaの210度位相に立上り、進み電圧の360度位相、
即ち電源電圧Vaの300度位相に立下るNOR信号
Pcaが送出される。同様にして、NOR素子３６
Ｂからは、電源電圧Vbの210度位相に立上り300
度位相で立下るNOR信号Pabが送出され、NOR
素子３６Ｃからは、電源電圧Vcの210度位相に立
上り300度位相で立下るNOR信号Pbcが送出され
る。鋸歯状波発生回路３８−２はNOR信号Pca，
Pab，Pbcを受けてそれぞれの立上り時点から所
定の勾配でレベル上昇し立下り時点に同期して立
下る30度間隔の鋸歯状波の信号Ｑ２を発生する。 この信号Ｑ２は比較回路３９−２で位相制御信
号ｘと比較されるが、位相制御信号ｘのレベルが
信号Ｑ２の最大値Q2maxと零レベルの間にある
場合は両レベルは交差するので、比較回路３９−
２の出力Ｍ２は、信号Ｑ２が位相制御信号ｘのレ
ベルまで上昇した時点で立上り信号Ｑ２の立下り
時点で立下る断続信号となり、この立上りに同期
して発生するNAND素子４０−２の出力Ｋ２に
よりワンシヨツトマルチ４１−２が駆動されてパ
ルスｐ２を発生する。この時AND素子４２Ａに
は遅延素子４３Ａを介してNOR素子３６Ａの出
力Pcaが入力されているので、該AND素子４２
Ａはパルスｐ２を受けると同時に（Q2＝ｘの時
点）パルスNaを発生する。AND素子４２Ｂ，４
２Ｃからは、同様に、それぞれNOR信号Pab，
Pbcの発生中にパルスｐ２に同期するパルスNb，
Ncを発生する。逆に、位相制御信号ｘが上昇し
て信号Ｑ２の最大値Q2maxを超えた時には、上
記反転信号はＨレベルのままであるが、OR素子
３７−２の出力が立下り時点にNAND素子４０
−２の出力が立上るのでパルスｐ２が発生し、こ
の時、遅れ電圧Vcaが零レベルにあつてNOR信
号Pcaは消滅するが遅延素子４３Ａがある為、
AND素子４２ＡはNOR信号Pcaの消滅時点にパ
ルスNaを発生する。 AND素子４２Ｂ，４２Ｃの出力Nb，Ncにつ
いても同様である。 このように、パルスNa，Nb，Ncの発生時点
は位相制御信号ｘのレベル上昇に伴つてNOR信
号Pca，Pab，Pbcの立上り時点から立下り時点
に向かつて移動するが、信号Ｑ２の最大値
Q2maxを超えた後は該立下り時点に固定されて
しまうので、位相制御パルスＧ４，Ｇ５，Ｇ６は
電源電圧Va，Vb，Vcの210度位相から300度位
相の間に必ず１回発生する。 従つて、電源電圧Va，Vb，Vcの30〜120度、
210度〜300度の間に発生する位相制御パルスＧ
１，Ｇ２，Ｇ３及びＧ４，Ｇ５，Ｇ６は対応する
サイリスタ２１，２２，２３及び２４，２５，２
６に供給されると共にサイリスタ２５，２６，２
４，２２，２３，２１に供給される。 以上の如く、本発明によれば、電源電圧をΔ結
線トランスを用いて取出した上記電源電圧に対す
る遅れ電圧の零点位相を基準とし、該零点位相と
この遅れ電圧を90度進ませた進み電圧の零点位相
との間で１つの位相制御パルスが発生する構成と
したことにより、簡単な回路構成であるが、位相
制御信号が過大レベルになつても、過小レベルに
なつても、サイリスタが順電圧を受けている間に
確実に位相制御パルスが発生するので、整流器の
欠相運転を確実に防止して該整流器の位相制御を
行うことができ、前記した上下限リミツタが不要
であるので、現場据付調整作業時の操作員の負担
を軽減することができる利点がある。
第１図は本発明によるサイリスタ式３相全波整
流器の位相制御方法の実施例の回路図、第２図は
第１図における位相制御装置の詳細ブロツク図、
第３図は上記実施例における波形タイムチヤート
である。 １０……電源トランス、２０……３相全波整流
器、２１〜２６……サイリスタ、３０……位相制
御装置、３１……検出トランス、３２Ａ〜３２Ｃ
……位相変換回路、３３Ａ〜３３Ｃ，３４Ａ〜３
４Ｃ……波形成形回路、３５Ａ〜３５Ｃ……
AND素子、３６Ａ〜３６Ｃ……NOR素子、３７
−１，３７−２……OR素子、３８−１，３８−
２……鋸歯状波発生回路、３９−１，３９−２…
…比較回路、４０−１，４０−２……NAND素
子、４１−１，４１−２……ワンシヨツトマル
チ、４２Ａ〜４２Ｃ……AND素子、４３Ａ〜４
３Ｃ……遅延素子、４４……リングカウンタ。
流器の位相制御方法の実施例の回路図、第２図は
第１図における位相制御装置の詳細ブロツク図、
第３図は上記実施例における波形タイムチヤート
である。 １０……電源トランス、２０……３相全波整流
器、２１〜２６……サイリスタ、３０……位相制
御装置、３１……検出トランス、３２Ａ〜３２Ｃ
……位相変換回路、３３Ａ〜３３Ｃ，３４Ａ〜３
４Ｃ……波形成形回路、３５Ａ〜３５Ｃ……
AND素子、３６Ａ〜３６Ｃ……NOR素子、３７
−１，３７−２……OR素子、３８−１，３８−
２……鋸歯状波発生回路、３９−１，３９−２…
…比較回路、４０−１，４０−２……NAND素
子、４１−１，４１−２……ワンシヨツトマル
チ、４２Ａ〜４２Ｃ……AND素子、４３Ａ〜４
３Ｃ……遅延素子、４４……リングカウンタ。
Claims (1)
- １ 位相制御されるサイリスタ式３相全波整流器
の電源トランス出力端子にΔ結線検出トランスを
接続して各相の相間電圧を取り出し、各電圧につ
いて、位相変換回路に導いて90度進み電圧を生ぜ
しめ、該90度進み電圧と上記相間電圧をAND素
子に入力すると共にNOR素子に供給し、上記
AND素子の出力を第１の鋸歯状波発生回路に、
上記NOR素子の出力を第２の鋸歯状波発生回路
にそれぞれ入力し、第１の鋸歯状波発生回路の出
力を第１の比較回路で位相制御信号と比較して該
位相制御信号より大である場合に該比較回路から
出力を生ぜしめ、該出力の立上り時点もしくは上
記AND素子の出力の立下り時点に同期するパル
スを発生せしめ、該パルスに同期して位相制御パ
ルスを発生させ、また、上記第２の鋸歯状波発生
回路の出力を第２の比較回路で上記位相制御信号
と比較して位相制御信号より大である場合に該比
較回路から出力を生ぜしめ、該出力の立上り時点
及び上記NOR素子の出力の立下り時点にそれぞ
れ同期するパルスを発生せしめ、該パルスに同期
して位相制御パルスを発生させることを特徴とす
るサイリスタ式３相全波整流器の位相制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17317383A JPS6066672A (ja) | 1983-09-21 | 1983-09-21 | サイリスタ式３相全波整流器の位相制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17317383A JPS6066672A (ja) | 1983-09-21 | 1983-09-21 | サイリスタ式３相全波整流器の位相制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6066672A JPS6066672A (ja) | 1985-04-16 |
| JPH0435992B2 true JPH0435992B2 (ja) | 1992-06-12 |
Family
ID=15955441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17317383A Granted JPS6066672A (ja) | 1983-09-21 | 1983-09-21 | サイリスタ式３相全波整流器の位相制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066672A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4797802A (en) * | 1987-12-03 | 1989-01-10 | Sundstrand Corp. | Multiple phase rectifier with active filter for removing noise in triggering signals and digital phase shift compensator for phase shifting signal passed through |
-
1983
- 1983-09-21 JP JP17317383A patent/JPS6066672A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6066672A (ja) | 1985-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511834A (en) | Control and stabilizing system for damperless synchronous motor | |
| US5317498A (en) | Electrical power generation system | |
| EP0283952B1 (en) | Pwm inverter controller | |
| JP3238721B2 (ja) | 電力変換装置を制御する方法 | |
| JPH09149660A (ja) | Ｐｗｍ制御インバータの制御装置 | |
| CA1233509A (en) | Twelve pulse ac motor drive | |
| EP0769221B1 (en) | Load-commutated synchronous motor drive | |
| US3444451A (en) | Closed loop motor control system | |
| EP0160310B1 (en) | Load-commutated inverter for operating synchronous motor | |
| US4122516A (en) | Inverter control apparatus | |
| JPH0435992B2 (ja) | ||
| JPS58108994A (ja) | 交流電動機負荷を制御する方法と装置 | |
| US3678369A (en) | Cycloconverters | |
| US3780361A (en) | Control circuit for an inverter including a controlled thyristor in an intermediate direct current circuit | |
| EP2011225B1 (en) | Motor control | |
| JPH0640742B2 (ja) | コンバ−タ装置 | |
| JPH0435991B2 (ja) | ||
| US3302097A (en) | Electrical apparatus | |
| US3099785A (en) | Means for controlling valve-action rectifiers | |
| SU731548A1 (ru) | Способ управлени параллельными статическими преобразовател ми | |
| SU1003293A1 (ru) | Устройство дл управлени мостовым преобразователем | |
| US2864991A (en) | Mechanical current converter | |
| SU1136298A1 (ru) | Устройство дл управлени тиристорным регул тором | |
| SU985922A1 (ru) | Способ инверсного регулировани напр жени на двух нагрузках | |
| RU7778U1 (ru) | Цифровое устройство для управления вентильным преобразователем |