JPS6066672A - サイリスタ式３相全波整流器の位相制御方法 - Google Patents
サイリスタ式３相全波整流器の位相制御方法Info
- Publication number
- JPS6066672A JPS6066672A JP17317383A JP17317383A JPS6066672A JP S6066672 A JPS6066672 A JP S6066672A JP 17317383 A JP17317383 A JP 17317383A JP 17317383 A JP17317383 A JP 17317383A JP S6066672 A JPS6066672 A JP S6066672A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- output
- signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000001360 synchronised effect Effects 0.000 claims abstract description 7
- 230000000630 rising effect Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000016507 interphase Effects 0.000 abstract 2
- 230000002950 deficient Effects 0.000 abstract 1
- 230000003111 delayed effect Effects 0.000 description 20
- 238000007493 shaping process Methods 0.000 description 10
- 238000004804 winding Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 2
- 235000011468 Albizia julibrissin Nutrition 0.000 description 1
- 240000007185 Albizia julibrissin Species 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、サイリスク式３相全波整流器の位相制御方法
に関する。
に関する。
この種の整流器の主回路は、６１１１ｉ１のサイリスク
をブリッジ接続して構成されるが、各サイリスクの通電
制御可能な期間は電源電圧率サイクル中の順電圧を受け
る期間即ち電気角で１２０度の位相範囲（３０〜１５０
．２１０〜３３０）となる為、該期間内に位相制御パル
スをサイリスクに供給しなければ欠相運転となる。この
位相制御パルスは、従来、チューロン回路等を用い、こ
れに入力される位相制御信号の大きさに対応した位相で
発生させるようにしているが、その発生位相を電源電圧
の０〜１８０度の範囲に亘って制御できる為、上記位相
制御信号が所定レベル以下、またはあるレベル以上にな
ると、位相制御パルスの発生位相が上記通電制御可能な
期間から外れ、そのままでは、欠相運転が起こると云う
問題があった。
をブリッジ接続して構成されるが、各サイリスクの通電
制御可能な期間は電源電圧率サイクル中の順電圧を受け
る期間即ち電気角で１２０度の位相範囲（３０〜１５０
．２１０〜３３０）となる為、該期間内に位相制御パル
スをサイリスクに供給しなければ欠相運転となる。この
位相制御パルスは、従来、チューロン回路等を用い、こ
れに入力される位相制御信号の大きさに対応した位相で
発生させるようにしているが、その発生位相を電源電圧
の０〜１８０度の範囲に亘って制御できる為、上記位相
制御信号が所定レベル以下、またはあるレベル以上にな
ると、位相制御パルスの発生位相が上記通電制御可能な
期間から外れ、そのままでは、欠相運転が起こると云う
問題があった。
この為、従来は、上下限リミッタを設りて位相制御信号
のレベル範囲を制限することにより上記欠相運転を防い
でいるが、整流器の機能調整を現場で行う場合に上記上
下限リミッタの調整ミスにより過電流が発生して遮断器
が働いてしまうなどの面倒を惹起していた。
のレベル範囲を制限することにより上記欠相運転を防い
でいるが、整流器の機能調整を現場で行う場合に上記上
下限リミッタの調整ミスにより過電流が発生して遮断器
が働いてしまうなどの面倒を惹起していた。
本発明は、この問題点に鑑みてなされたもので、位相制
御されるサイリスク式３相全波整流器の交流電源の相間
電圧と同相の電圧をΔ結線検出トランスで取り出し、こ
れら電圧とその９０度進み位相の電圧のＡＮＤ信号及び
Ｎ ＯＲ信号、該ＡＮＤ信号とＮＯＲ信号にそれぞれ基
づく鋸歯状波信号、及び位相制御信号を用いてゲートパ
ルスの発生タイミングを決定する構成とすることにより
、節用な構成であるが、位相制御信号のレベルが過大も
しくは過小になっても、欠相を起こすことなく確実にサ
イリスクを点弧することができるサイリスク式３相全波
整流器の位相制御方法を提供することを目的とする。
御されるサイリスク式３相全波整流器の交流電源の相間
電圧と同相の電圧をΔ結線検出トランスで取り出し、こ
れら電圧とその９０度進み位相の電圧のＡＮＤ信号及び
Ｎ ＯＲ信号、該ＡＮＤ信号とＮＯＲ信号にそれぞれ基
づく鋸歯状波信号、及び位相制御信号を用いてゲートパ
ルスの発生タイミングを決定する構成とすることにより
、節用な構成であるが、位相制御信号のレベルが過大も
しくは過小になっても、欠相を起こすことなく確実にサ
イリスクを点弧することができるサイリスク式３相全波
整流器の位相制御方法を提供することを目的とする。
以下、本発明の一実施例を図面を参照して説明する。
第１図において、１０は出力側がＹ結線された電源トラ
ンスあって、＋ａｌ、（ｂｌ及び（Ｃ１はそれぞれＡ相
、Ｂ相及びＣ相の出力端子、＋０１は中性点を示してい
る。２０は位相制御される３相全波整流器であって、６
（１＆ｌのサイリスク２１〜２６をブリッジ接続して構
成され、その直流出力端子ｄ−ｅ間にはフライボイルダ
イオード２７が挿入されている。各サイリスク２１〜２
６には位相制御装置３０から所定の順序で位相制御パル
スＧ１〜Ｇ６が供給される。
ンスあって、＋ａｌ、（ｂｌ及び（Ｃ１はそれぞれＡ相
、Ｂ相及びＣ相の出力端子、＋０１は中性点を示してい
る。２０は位相制御される３相全波整流器であって、６
（１＆ｌのサイリスク２１〜２６をブリッジ接続して構
成され、その直流出力端子ｄ−ｅ間にはフライボイルダ
イオード２７が挿入されている。各サイリスク２１〜２
６には位相制御装置３０から所定の順序で位相制御パル
スＧ１〜Ｇ６が供給される。
次に、上記位相制御装置３０を第１図及び第２図につい
て説明する。該位相制御装置１ｔ３０は、その入力部に
位相変換用の検出Ｉ・ランス３１を有している。該検出
トランス３１の入力巻線はΔ結線されて？Ｔｉｉ＋７ｉ
ｉトランス１０の出力側に接続されている。Ｘ、、Ｙ、
Ｚは検出Ｉ・ランス３１の出力巻線であって、出力巻線
Ｘば電源のΔ相電圧Ｖａに対して位相が３０度遅れた遅
れ電圧Ｖｃａ、出力巻線Ｙは電源のＢ相電圧ｖｂに対し
て位相が３０度遅れた遅れ電圧Ｖａｂ、出力巻線Ｚは電
源のＣ相電圧Ｖ ｃ、に対して位相が３０度遅れた遅れ
電圧ｖｂＣをそれぞれ出力する。３２Ａは位相変換回路
であって、出力巻線Ｘが送出する遅れ電圧Ｖｃａが供給
され、該遅れ電圧Ｖｃａより９０度進み位相の進め電圧
■τ１を出力する。３３Ａ及び３４Δは波形成形回路で
あって、前者は遅れ電圧Ｖｃａを矩形波に波形成形して
出力し、後者は進み電圧■ττを矩形波に波形成形して
出力する。３５ＡはＡ Ｎ Ｉ）素子、３６ＡはＮＯＲ
素子であって、共に波形成形された進み電圧Ｖττと波
形成形された遅れ電圧Ｖｃａとが導かれ、ＡＮＤ素子３
５Ａは■τ１とＶｃａが共に正である場合にＡＮｌ）信
号Ｐｃａ（Ｈレベル）を発生し、ＮＯＲ素子３６Ａは■
ττとＶｃａが共に負である場合にＮ ＯＲ信号ｔμａ
（Ｈレベル）を発生ずる。３２Ｉ３は位相変換回路であ
って、出力巻線Ｙが送出する遅れ電圧Ｖａｂが供給され
、該遅れ電圧Ｖａｂより９０度進み位相の進め電圧Ｖａ
丁を出力する。３３Ｂ及び３４Ｂは波形成形回路であっ
て、前者は遅れ電圧Ｖａｂを矩形波に波形成形して出力
し、後者は進み電圧Ｖａｂを矩形波に波形成形して出力
する。３５ＢはＡＮＤ素子、３６ＢはＮＯＩン素子であ
って、共に波形成形された進め電圧ｖｂτと波形成形さ
れた遅れ電圧Ｖｂｃとが導かれ、ＡＮＤ−素子３５Ｂは
Ｖａｂと■ａＩ）が共ニ正テアル場合にＡＮＤ信号Ｐａ
ｂ（Ｈレベル）を発生し、Ｎ ＯＲ素子３６ＢはＷｉｌ
とＶａｂが共に負である場合にＮ ＯＲ信号り１立（１
−Ｉレベル）を発生ずる。３２Ｃは位相変換回路であっ
て、出力巻線Ｚが送出する遅れ電圧Ｖｂｃが供給され、
該遅れ電圧Ｖｂｃより９０度進み位相の進み電圧Ｖｂｃ
を出力する。３３Ｇ及び３４Ｃは波形成形回路であって
、前者は遅れ電圧Ｖ ｂ ｃを矩形波に波形成形して出
力し、後者は進み電圧ｖｂ■を矩形波に波形成形して出
力する。３５ＣはＡＮＤ素子、３６ＣはＮ ＯＲ素子で
あって、共に波形成形された進み電ＩＬ’Ｖ ｂ ｃと
波形成形された遅れ電圧Ｖｂｃとが導かれ、ＡＮＤ素子
３５ＣはＶｂｃとＶｂｃが共に正である場合にＡＮＤ信
ｑｌ）ｂ ｃ （ＩＩレレベ）を発生し、Ｎｏ）ン素子
３６Ｇは７ｂｃとＶｂｃが共に負である場合にＮＯＲ信
号ヱ亙ｃ（１−ルベル）を発生ずる。
て説明する。該位相制御装置１ｔ３０は、その入力部に
位相変換用の検出Ｉ・ランス３１を有している。該検出
トランス３１の入力巻線はΔ結線されて？Ｔｉｉ＋７ｉ
ｉトランス１０の出力側に接続されている。Ｘ、、Ｙ、
Ｚは検出Ｉ・ランス３１の出力巻線であって、出力巻線
Ｘば電源のΔ相電圧Ｖａに対して位相が３０度遅れた遅
れ電圧Ｖｃａ、出力巻線Ｙは電源のＢ相電圧ｖｂに対し
て位相が３０度遅れた遅れ電圧Ｖａｂ、出力巻線Ｚは電
源のＣ相電圧Ｖ ｃ、に対して位相が３０度遅れた遅れ
電圧ｖｂＣをそれぞれ出力する。３２Ａは位相変換回路
であって、出力巻線Ｘが送出する遅れ電圧Ｖｃａが供給
され、該遅れ電圧Ｖｃａより９０度進み位相の進め電圧
■τ１を出力する。３３Ａ及び３４Δは波形成形回路で
あって、前者は遅れ電圧Ｖｃａを矩形波に波形成形して
出力し、後者は進み電圧■ττを矩形波に波形成形して
出力する。３５ＡはＡ Ｎ Ｉ）素子、３６ＡはＮＯＲ
素子であって、共に波形成形された進み電圧Ｖττと波
形成形された遅れ電圧Ｖｃａとが導かれ、ＡＮＤ素子３
５Ａは■τ１とＶｃａが共に正である場合にＡＮｌ）信
号Ｐｃａ（Ｈレベル）を発生し、ＮＯＲ素子３６Ａは■
ττとＶｃａが共に負である場合にＮ ＯＲ信号ｔμａ
（Ｈレベル）を発生ずる。３２Ｉ３は位相変換回路であ
って、出力巻線Ｙが送出する遅れ電圧Ｖａｂが供給され
、該遅れ電圧Ｖａｂより９０度進み位相の進め電圧Ｖａ
丁を出力する。３３Ｂ及び３４Ｂは波形成形回路であっ
て、前者は遅れ電圧Ｖａｂを矩形波に波形成形して出力
し、後者は進み電圧Ｖａｂを矩形波に波形成形して出力
する。３５ＢはＡＮＤ素子、３６ＢはＮＯＩン素子であ
って、共に波形成形された進め電圧ｖｂτと波形成形さ
れた遅れ電圧Ｖｂｃとが導かれ、ＡＮＤ−素子３５Ｂは
Ｖａｂと■ａＩ）が共ニ正テアル場合にＡＮＤ信号Ｐａ
ｂ（Ｈレベル）を発生し、Ｎ ＯＲ素子３６ＢはＷｉｌ
とＶａｂが共に負である場合にＮ ＯＲ信号り１立（１
−Ｉレベル）を発生ずる。３２Ｃは位相変換回路であっ
て、出力巻線Ｚが送出する遅れ電圧Ｖｂｃが供給され、
該遅れ電圧Ｖｂｃより９０度進み位相の進み電圧Ｖｂｃ
を出力する。３３Ｇ及び３４Ｃは波形成形回路であって
、前者は遅れ電圧Ｖ ｂ ｃを矩形波に波形成形して出
力し、後者は進み電圧ｖｂ■を矩形波に波形成形して出
力する。３５ＣはＡＮＤ素子、３６ＣはＮ ＯＲ素子で
あって、共に波形成形された進み電ＩＬ’Ｖ ｂ ｃと
波形成形された遅れ電圧Ｖｂｃとが導かれ、ＡＮＤ素子
３５ＣはＶｂｃとＶｂｃが共に正である場合にＡＮＤ信
ｑｌ）ｂ ｃ （ＩＩレレベ）を発生し、Ｎｏ）ン素子
３６Ｇは７ｂｃとＶｂｃが共に負である場合にＮＯＲ信
号ヱ亙ｃ（１−ルベル）を発生ずる。
ＡＮＤ素子３５Ａ、３５Ｂ及び３５ＣのＡＮＤイｉｉ
’ｒ’７ ｐ （’、 ；］ 、、 Ｐ ａ ｌ）及び
ｐｂｃはＯＲ，４Ｓ子３７−１を介して鋸歯状波発生回
路３８−１に供給される。また、Ｎ ＯＲ素子３６Ａ、
３６１３及び３ｃｃの出力■且ａ、ｐａｂ及びＬ立上は
ＯＲ１子３７−２を介して鋸歯状波発生回路３８−２に
（ｌ給される。鋸歯状波発生回路３８−１はＡＮｕ）信
号Ｉ）ｃａ、Ｐａｂ及びｐｂｃの立上りに同＋１ＪＩ
して負の所定ルベルから零レベルに立上り該零レベルか
ら所定勾配で増大し、ＡＮＤ信号Ｐｃａ＝Ｐａｂ及びＰ
ｂ ｃの立下りに同期して上記負の所定ルベルまで立
下る波形の出力Ｑｌを発生する。鋸歯状波発生回路３８
−２はＮ ＯＲ信号ヱ匹且、Ｐ ａ丸及びｐ 亙ｃの立
上りに同期して負の所定ルベルから零レベルに立上り該
零レベルから所定勾配で増大し、Ｎ ＯＲ信号ヱ互主、
旦支上及び工」しくの立下りに同期して上記負の所定ル
ベルまで立下る波形の出力Ｑ２を発生する。鋸歯状波発
生回路３８−１の出力Ｑ１は比較回路３９−１で位相制
御信号Ｘと比較され、また、鋸歯状波発生回路３８−２
の出力Ｑ２は比較回路３９−２で位相制御信号ｘと比較
される。比較回路３９−１は、Ｑｌ ＞ｘである場合に
信号Ｍｌ（Ｈレベル）を発生し、比較回路３９−２は、
Ｑ２＞Ｘである場合に信号Ｍ２（Ｈルベル）を発生ずる
。４０−１はＮＡＮＤＡＮＤ素子て、比較回路３９−１
の出力Ｍｌの反転信号とＯＲ素子３７−１の出力とが導
かれ、信号Ｍ１に同期する出力に１を発生ずる。この出
力に１はワンショットマルチ４１−１に供給され、該ワ
ンショットマルチ４１−１は信号Ｍｌの立上りもしくは
ＯＲ素子３７−１の出力の立−１・りに同期して所定の
小時間１１Ｊのパルスｐ１を発生ずる。
’ｒ’７ ｐ （’、 ；］ 、、 Ｐ ａ ｌ）及び
ｐｂｃはＯＲ，４Ｓ子３７−１を介して鋸歯状波発生回
路３８−１に供給される。また、Ｎ ＯＲ素子３６Ａ、
３６１３及び３ｃｃの出力■且ａ、ｐａｂ及びＬ立上は
ＯＲ１子３７−２を介して鋸歯状波発生回路３８−２に
（ｌ給される。鋸歯状波発生回路３８−１はＡＮｕ）信
号Ｉ）ｃａ、Ｐａｂ及びｐｂｃの立上りに同＋１ＪＩ
して負の所定ルベルから零レベルに立上り該零レベルか
ら所定勾配で増大し、ＡＮＤ信号Ｐｃａ＝Ｐａｂ及びＰ
ｂ ｃの立下りに同期して上記負の所定ルベルまで立
下る波形の出力Ｑｌを発生する。鋸歯状波発生回路３８
−２はＮ ＯＲ信号ヱ匹且、Ｐ ａ丸及びｐ 亙ｃの立
上りに同期して負の所定ルベルから零レベルに立上り該
零レベルから所定勾配で増大し、Ｎ ＯＲ信号ヱ互主、
旦支上及び工」しくの立下りに同期して上記負の所定ル
ベルまで立下る波形の出力Ｑ２を発生する。鋸歯状波発
生回路３８−１の出力Ｑ１は比較回路３９−１で位相制
御信号Ｘと比較され、また、鋸歯状波発生回路３８−２
の出力Ｑ２は比較回路３９−２で位相制御信号ｘと比較
される。比較回路３９−１は、Ｑｌ ＞ｘである場合に
信号Ｍｌ（Ｈレベル）を発生し、比較回路３９−２は、
Ｑ２＞Ｘである場合に信号Ｍ２（Ｈルベル）を発生ずる
。４０−１はＮＡＮＤＡＮＤ素子て、比較回路３９−１
の出力Ｍｌの反転信号とＯＲ素子３７−１の出力とが導
かれ、信号Ｍ１に同期する出力に１を発生ずる。この出
力に１はワンショットマルチ４１−１に供給され、該ワ
ンショットマルチ４１−１は信号Ｍｌの立上りもしくは
ＯＲ素子３７−１の出力の立−１・りに同期して所定の
小時間１１Ｊのパルスｐ１を発生ずる。
４０−２はＮＡＮＤＡＮＤ素子て、比較回路３９−２の
出力Ｍ２の反転信号とＯＲ素子３７−２の出力とが導か
れ、信号Ｍ２に同期する出力に２を発生ずる。この出力
に２はワンショットマルチ・４１−２に供給され、該ワ
ンショットマルチ４Ｉ−２は１３号Ｍ２の立」ニリもし
くはＯＲ素子３７−２の出力の立下りに同期して所定の
小時間中のパルスｐ２を発生する。４２Ａ、４２Ｂ、４
２ＣはＡＮｕ）素子であって、それぞれにはＡＮＤ素子
３５Ａ、３５Ｂ、３５Ｇの出力Ｐ ｃ ａ ％ Ｐ ａ
ｂ 、、ＰｂＣが遅延素子４３八、４３Ｂ、４３Ｃを
それぞれ介し゛（供給されると共にパルスｐ１が供給さ
れる。１１人、土１且、土叢旦はＡＮＤ素子であって、
それぞれにはＮ ＯＲ素子３６Ａ、３６１３．３６Ｃの
出力ｔμ主、丑土上、上±土が遅延素子４３八、土主旦
、↓１旦をそれぞれ介して供給されると共にパルスｐ２
が供給される。４４はリングカウンクであって、ＡＮＤ
素子４２Ａ〜土１旦の出力Ｎａ−凡且にそれぞれ間１９
１する位相制御パルスＧ１〜Ｇ ６をダブルパルス化し
て発生ずる。
出力Ｍ２の反転信号とＯＲ素子３７−２の出力とが導か
れ、信号Ｍ２に同期する出力に２を発生ずる。この出力
に２はワンショットマルチ・４１−２に供給され、該ワ
ンショットマルチ４Ｉ−２は１３号Ｍ２の立」ニリもし
くはＯＲ素子３７−２の出力の立下りに同期して所定の
小時間中のパルスｐ２を発生する。４２Ａ、４２Ｂ、４
２ＣはＡＮｕ）素子であって、それぞれにはＡＮＤ素子
３５Ａ、３５Ｂ、３５Ｇの出力Ｐ ｃ ａ ％ Ｐ ａ
ｂ 、、ＰｂＣが遅延素子４３八、４３Ｂ、４３Ｃを
それぞれ介し゛（供給されると共にパルスｐ１が供給さ
れる。１１人、土１且、土叢旦はＡＮＤ素子であって、
それぞれにはＮ ＯＲ素子３６Ａ、３６１３．３６Ｃの
出力ｔμ主、丑土上、上±土が遅延素子４３八、土主旦
、↓１旦をそれぞれ介して供給されると共にパルスｐ２
が供給される。４４はリングカウンクであって、ＡＮＤ
素子４２Ａ〜土１旦の出力Ｎａ−凡且にそれぞれ間１９
１する位相制御パルスＧ１〜Ｇ ６をダブルパルス化し
て発生ずる。
次に、この装置の動作について、第３図の波形タイムヂ
ャ−１・を参照して説明する。
ャ−１・を参照して説明する。
電源トランスｌＯが出力する３相交流の電源電圧（相電
圧）Ｖａ、ｖｂ、Ｖｃは検出トランス３１を介して位相
制御装置３０に取り込まれるが、該検出トランスばΔ結
線である為、その出力電圧は前記した通り上記電源電圧
より３０度位相遅れの電圧となる。出力巻線Ｘの電圧に
ついて説明すれば、該出力巻線Ｘは電源電圧のＡ相電圧
Ｖａより３０度だけ位相が遅れた電圧Ｖｃａを出力する
。位相変換された遅れ電圧Ｖｃａは、位相変換回路３２
Ａで９０度進み位相の電圧■τ］に変換される。この遅
れ電圧Ｖｃａと進み電圧■τ１はＡＮＤ素子３５Δに供
給され、該Ａ Ｎ Ｉ）素子３５Ａは遅れ電圧Ｖｃａの
零位相、即ち電源電圧Ｖａの３０度位相に立上り、進み
電圧の１８０度位相、即ら電源電圧Ｖａの１２０度位相
に立下るＡＮＤ信号Ｐｃａを送出する。同様にし−Ｃ，
ＡＮ＋）素子３５Ｂからは、電源電圧ｖｂの３０度位相
に立上り１２０度位相で立下るＡＮＤ信号Ｐ；１ｂが送
出され、ＡＮＤ素子３５Ｇからは、電源電圧Ｖｃの３０
度位相に立上り１２０度位相で立下る出力Ｐ ｂ ｃが
送出される。鋸歯状波発生回路３８−１はＡＮＤ信号Ｐ
ｃａ、Ｐａｂ、Ｐｂｃを受けてそれぞれの立上り時点か
ら所定の勾配でレベル上昇し立−トリ時点に同期して立
下る３０度間隔の鋸歯状波の信号Ｑ１を発生ずる。
圧）Ｖａ、ｖｂ、Ｖｃは検出トランス３１を介して位相
制御装置３０に取り込まれるが、該検出トランスばΔ結
線である為、その出力電圧は前記した通り上記電源電圧
より３０度位相遅れの電圧となる。出力巻線Ｘの電圧に
ついて説明すれば、該出力巻線Ｘは電源電圧のＡ相電圧
Ｖａより３０度だけ位相が遅れた電圧Ｖｃａを出力する
。位相変換された遅れ電圧Ｖｃａは、位相変換回路３２
Ａで９０度進み位相の電圧■τ］に変換される。この遅
れ電圧Ｖｃａと進み電圧■τ１はＡＮＤ素子３５Δに供
給され、該Ａ Ｎ Ｉ）素子３５Ａは遅れ電圧Ｖｃａの
零位相、即ち電源電圧Ｖａの３０度位相に立上り、進み
電圧の１８０度位相、即ら電源電圧Ｖａの１２０度位相
に立下るＡＮＤ信号Ｐｃａを送出する。同様にし−Ｃ，
ＡＮ＋）素子３５Ｂからは、電源電圧ｖｂの３０度位相
に立上り１２０度位相で立下るＡＮＤ信号Ｐ；１ｂが送
出され、ＡＮＤ素子３５Ｇからは、電源電圧Ｖｃの３０
度位相に立上り１２０度位相で立下る出力Ｐ ｂ ｃが
送出される。鋸歯状波発生回路３８−１はＡＮＤ信号Ｐ
ｃａ、Ｐａｂ、Ｐｂｃを受けてそれぞれの立上り時点か
ら所定の勾配でレベル上昇し立−トリ時点に同期して立
下る３０度間隔の鋸歯状波の信号Ｑ１を発生ずる。
この信号Ｑ１は比６２回路３９−１で位相制御信号Ｘと
比較されるが、位相制御信号Ｘのレベルが信号Ｑｌの最
大値Ｑ１ｍａｘと零レベルの間にある場合は両レベルは
交差するので、比較回路３９−１の出力Ｍ１は、信号Ｑ
１が位相制御信号Ｘのレベルまで上昇した時点で立上り
、信４ｊＱ１の立下り時点で立下る断続信号となり、こ
の立」ニリに同期して発生ずるＮＡＮＤ素子４０−１の
出力Ｋｌによりワンショットマルチ４１−１が駆動され
てパルスｐ１を発生ずる。この時ＡＮＤ素子４２Ａには
遅延素子４３Ａを介してＡＮＤ素子３５Ａの出力Ｐｃａ
が入力されているので、該ＡＮｌ）素子４２Ａばパルス
ｐ１を受Ｌ３ると同時に（Ｑ １ ＝ ｘの時点）パル
スＮａを発生ずる。Ａ Ｎ Ｉ）素子４２Ｂ、４２Ｃか
らは、同様に、それぞれＡＮＤ信号Ｐｂｃ、Ｐｃａの発
生中にパルスｐｉに同期するパルスＮｂ、Ｎｃを発生ず
る。逆に、位相制御信号Ｘが上昇して信号Ｑ ’ｌの最
大値ＱＬｍａｘを超えた時には、上記反転信号は１４レ
ベルのままであるが、ＯＲ素子３７−１の出力の立下り
時点にＮＡＮＤ素子４０−１の出力が立上るのでパルス
ｐｉ、＃ｌ＜発生し、この時、進み電圧■τ］が零レベ
ルになってＡ Ｎ Ｉ）信号１） ｃａは消滅するが、
遅延素子４３Ａがある為、ＡＮＤ素子４２八はＡＮＤ信
号Ｐｃａの消滅時点にパルスＮａを発生ずる。このよう
に、位相制御信号Ｘのレベルが信号Ｑ１の最大値Ｑ１ｍ
ａｘを超えた場合には、進み電圧■τ１の零点降下時に
同期してＡＮＤ素子４２ＡがパルスＮａを発生ずる。Ａ
ＮＤ素子４２Ｂ、４２Ｃの出力Ｎｂ、Ｎｃについても同
様である。
比較されるが、位相制御信号Ｘのレベルが信号Ｑｌの最
大値Ｑ１ｍａｘと零レベルの間にある場合は両レベルは
交差するので、比較回路３９−１の出力Ｍ１は、信号Ｑ
１が位相制御信号Ｘのレベルまで上昇した時点で立上り
、信４ｊＱ１の立下り時点で立下る断続信号となり、こ
の立」ニリに同期して発生ずるＮＡＮＤ素子４０−１の
出力Ｋｌによりワンショットマルチ４１−１が駆動され
てパルスｐ１を発生ずる。この時ＡＮＤ素子４２Ａには
遅延素子４３Ａを介してＡＮＤ素子３５Ａの出力Ｐｃａ
が入力されているので、該ＡＮｌ）素子４２Ａばパルス
ｐ１を受Ｌ３ると同時に（Ｑ １ ＝ ｘの時点）パル
スＮａを発生ずる。Ａ Ｎ Ｉ）素子４２Ｂ、４２Ｃか
らは、同様に、それぞれＡＮＤ信号Ｐｂｃ、Ｐｃａの発
生中にパルスｐｉに同期するパルスＮｂ、Ｎｃを発生ず
る。逆に、位相制御信号Ｘが上昇して信号Ｑ ’ｌの最
大値ＱＬｍａｘを超えた時には、上記反転信号は１４レ
ベルのままであるが、ＯＲ素子３７−１の出力の立下り
時点にＮＡＮＤ素子４０−１の出力が立上るのでパルス
ｐｉ、＃ｌ＜発生し、この時、進み電圧■τ］が零レベ
ルになってＡ Ｎ Ｉ）信号１） ｃａは消滅するが、
遅延素子４３Ａがある為、ＡＮＤ素子４２八はＡＮＤ信
号Ｐｃａの消滅時点にパルスＮａを発生ずる。このよう
に、位相制御信号Ｘのレベルが信号Ｑ１の最大値Ｑ１ｍ
ａｘを超えた場合には、進み電圧■τ１の零点降下時に
同期してＡＮＤ素子４２ＡがパルスＮａを発生ずる。Ａ
ＮＤ素子４２Ｂ、４２Ｃの出力Ｎｂ、Ｎｃについても同
様である。
このように、パルスＮａ、Ｎｂ、Ｎｃの発生時点は位相
制御信号Ｘのレベル上昇に伴ってＡＮＤ信’信置３１〕
ｃ ％ Ｐ ａ ｂ ％ Ｐ ｂ ｃの立上り時点から
立下り時点に向かって移動するが、信号Ｑｌの最大値Ｑ
ｌ ｒｎ ａ ｘを超えた後は該立下り時点に固定さ
れてしまうので、位相制御パルスＧ１、Ｇ２、Ｇ３ば電
源電圧Ｖａ、Ｖｂ、Ｖｃの３０度位相から１２０度位相
の間に必ず１回発生ずる。
制御信号Ｘのレベル上昇に伴ってＡＮＤ信’信置３１〕
ｃ ％ Ｐ ａ ｂ ％ Ｐ ｂ ｃの立上り時点から
立下り時点に向かって移動するが、信号Ｑｌの最大値Ｑ
ｌ ｒｎ ａ ｘを超えた後は該立下り時点に固定さ
れてしまうので、位相制御パルスＧ１、Ｇ２、Ｇ３ば電
源電圧Ｖａ、Ｖｂ、Ｖｃの３０度位相から１２０度位相
の間に必ず１回発生ずる。
上記遅れ電圧Ｖｃａと進み電圧■τｉは、また、ＮＯＲ
素子３６Ａに供給され、該ＮＯＩ？素子３６Ａからは遅
れ電圧Ｖｃａの１８０度位相、即ち電源電圧Ｖｃの２１
０度位相に立上り、進み電圧の３６０度位相、即ち電源
電圧Ｖａの３００度位相に立下るＮＯＲ信号Ｐｃａが送
出される。同様にして、ＮＯＲ素子３６Ｂからは、電源
電圧ｖｂの２１０度位相に立上り３００度位相で立下る
ＮＯＲ信号Ｐａｂが送出され、ＮＯＲ素子３６Ｃからは
、電源電圧Ｖｃの２１０度位相に立上り３００度位相で
立下るＮＯＲ信号ヱｂｃが送出される。鋸歯状波発生回
路３８−２はＮＯＲＯＲ信号上土工ユコ＋、Ｐｂｃを受
けてそれぞれの立上り時点から所定の勾配でレベル上昇
し立下り時点に同期して立下る３０度間隔の鋸歯状波の
信号Ｑ２を発生する。
素子３６Ａに供給され、該ＮＯＩ？素子３６Ａからは遅
れ電圧Ｖｃａの１８０度位相、即ち電源電圧Ｖｃの２１
０度位相に立上り、進み電圧の３６０度位相、即ち電源
電圧Ｖａの３００度位相に立下るＮＯＲ信号Ｐｃａが送
出される。同様にして、ＮＯＲ素子３６Ｂからは、電源
電圧ｖｂの２１０度位相に立上り３００度位相で立下る
ＮＯＲ信号Ｐａｂが送出され、ＮＯＲ素子３６Ｃからは
、電源電圧Ｖｃの２１０度位相に立上り３００度位相で
立下るＮＯＲ信号ヱｂｃが送出される。鋸歯状波発生回
路３８−２はＮＯＲＯＲ信号上土工ユコ＋、Ｐｂｃを受
けてそれぞれの立上り時点から所定の勾配でレベル上昇
し立下り時点に同期して立下る３０度間隔の鋸歯状波の
信号Ｑ２を発生する。
この信号Ｑ２は比較回路３９−２で位相制御信号Ｘと比
較されるが、位相制御信号Ｘのレベルが信号Ｑ２の最大
値Ｑ ２ ｍ ａ ｘと零レベルの間にある場合は両し
ベルは交差するので、比較回路３９−２の出力Ｍ２は、
信号Ｑ２が位相制御信号Ｘのレベルまで上昇した時点で
立上り信号Ｑ２の立下り時点で立下る断続信号となり、
この立上りに同期して発生ずるＮＡＮＤ素子４０−２の
出力に２によりワンショットマルチ４１−２が駆動され
てパルスｐ２を発生する。この時ＡＮＤ素子↓１人には
遅延素子土主人を介してＮ Ｏｌ’？素子３６への出力
Ｐｅａが入力されているので、該ＡＮＤ素子４２Ａはパ
ルスｐ２を受けると１１１１時に（Ｑ２＝ｘの時点）パ
ルスＮａを発生する。ＡＮＤ素子土叢旦、土１旦からは
、同様に、それぞれＮ ＯＲ信号ヱａｂ、Ｐｂｃの発生
中にパルスｐ２に同期するパルス−Ｎｂ−１Ｎｃを発生
ずる。逆に、位相制御信号Ｘが上昇して信号Ｑ２の最大
値Ｑ２ｍａ ｘを超えた時には、上記反転信号はＨレベ
ルのままであるが、ＯＲ素子３７−２の出力が立下り時
点にＮへＮｌ）素子４０−２の出力が立上るのでパルス
ｐ２が発生し、この時、遅れ電圧■Ｃａが零しベルにあ
ってＮＯＲ信号ｐｃａは消滅するが遅延素子４３Ａがあ
る為、ＡＮＤ素子１１人はＮ ＯＲ信号上−［」２の消
滅時点にパルスｐＪａを発生ずる。
較されるが、位相制御信号Ｘのレベルが信号Ｑ２の最大
値Ｑ ２ ｍ ａ ｘと零レベルの間にある場合は両し
ベルは交差するので、比較回路３９−２の出力Ｍ２は、
信号Ｑ２が位相制御信号Ｘのレベルまで上昇した時点で
立上り信号Ｑ２の立下り時点で立下る断続信号となり、
この立上りに同期して発生ずるＮＡＮＤ素子４０−２の
出力に２によりワンショットマルチ４１−２が駆動され
てパルスｐ２を発生する。この時ＡＮＤ素子↓１人には
遅延素子土主人を介してＮ Ｏｌ’？素子３６への出力
Ｐｅａが入力されているので、該ＡＮＤ素子４２Ａはパ
ルスｐ２を受けると１１１１時に（Ｑ２＝ｘの時点）パ
ルスＮａを発生する。ＡＮＤ素子土叢旦、土１旦からは
、同様に、それぞれＮ ＯＲ信号ヱａｂ、Ｐｂｃの発生
中にパルスｐ２に同期するパルス−Ｎｂ−１Ｎｃを発生
ずる。逆に、位相制御信号Ｘが上昇して信号Ｑ２の最大
値Ｑ２ｍａ ｘを超えた時には、上記反転信号はＨレベ
ルのままであるが、ＯＲ素子３７−２の出力が立下り時
点にＮへＮｌ）素子４０−２の出力が立上るのでパルス
ｐ２が発生し、この時、遅れ電圧■Ｃａが零しベルにあ
ってＮＯＲ信号ｐｃａは消滅するが遅延素子４３Ａがあ
る為、ＡＮＤ素子１１人はＮ ＯＲ信号上−［」２の消
滅時点にパルスｐＪａを発生ずる。
Ａ Ｎ ｌ）素子（ユニし土り旦の出力凡を、凡旦につ
いても同様である。
いても同様である。
このように、パルスＮａ、Ｎｂ、Σ工の発生時点は位相
制御信号Ｘのレベル上昇に伴ってＮ ＯＲ信号旦旦土、
且土工、ｌ瓦旦の立上り時点から立下り時点に向かって
移動するが、信号Ｑ２の最大値Ｑ２ｍａｘを超えた後は
該立下り肋点に固定されてしまうので、位相制御パルス
Ｇ４、Ｇ５、Ｇ６は電源電圧Ｖａ、Ｖｂ、Ｖｃの２１０
度位相から３００度位相の間に必ず１回発生ずる。
制御信号Ｘのレベル上昇に伴ってＮ ＯＲ信号旦旦土、
且土工、ｌ瓦旦の立上り時点から立下り時点に向かって
移動するが、信号Ｑ２の最大値Ｑ２ｍａｘを超えた後は
該立下り肋点に固定されてしまうので、位相制御パルス
Ｇ４、Ｇ５、Ｇ６は電源電圧Ｖａ、Ｖｂ、Ｖｃの２１０
度位相から３００度位相の間に必ず１回発生ずる。
従って、電源電圧Ｖａ、ｖｂ、Ｖｃの３０〜１２０度、
２１０度〜３００度の間に発生ずる位相制御パルスＧｌ
、Ｇ２、Ｇ３及びＧ４、Ｇ５、Ｇ６は対応するサイリス
タ２１．２２．２３及び２４．２５．２６に供給される
と共にサイリスタ２５．２６．２４．２２．２３．２１
に供給される。
２１０度〜３００度の間に発生ずる位相制御パルスＧｌ
、Ｇ２、Ｇ３及びＧ４、Ｇ５、Ｇ６は対応するサイリス
タ２１．２２．２３及び２４．２５．２６に供給される
と共にサイリスタ２５．２６．２４．２２．２３．２１
に供給される。
以上の如く、本発明によれば、電源電圧をΔ結線トラン
スを用いて取出した」二記電源電圧に対する遅れ電圧の
零点位相を基準とし、該零点位相とこの遅れ電圧を９０
度進ませた進み電圧の零点位相との間で１つの位相制御
パルスが発生ずる構成点したことにより、節用な回路構
成であるが、位相制御信号が過大レベルになっても、過
小レベルになっても、サイリスクが順電圧を受りている
間に確実に位相制御パルスが発生ずるので、整流器の欠
相運転を確実に防止し′ζ該整流器の位相１１−制御を
行うことができ、前記した」二］・限リミッタが不要で
あるので、現場据付聞整作業時の操作員の負１１１を軽
減することができる利点がある。
スを用いて取出した」二記電源電圧に対する遅れ電圧の
零点位相を基準とし、該零点位相とこの遅れ電圧を９０
度進ませた進み電圧の零点位相との間で１つの位相制御
パルスが発生ずる構成点したことにより、節用な回路構
成であるが、位相制御信号が過大レベルになっても、過
小レベルになっても、サイリスクが順電圧を受りている
間に確実に位相制御パルスが発生ずるので、整流器の欠
相運転を確実に防止し′ζ該整流器の位相１１−制御を
行うことができ、前記した」二］・限リミッタが不要で
あるので、現場据付聞整作業時の操作員の負１１１を軽
減することができる利点がある。
第１図は本発明によるサイリスク式３相全波整流器の位
相制御方法の実施例の回路図、第２図は第１図における
位相制御装置の詳細ブロック図、第３図は上記実施例に
おける波形タイムチャーＩ・である。 ｌ〇−電源トランス、２０−・３相全波整流器、２１〜
２６−サイリスク、３〇−位相制御装置、３１−検出ト
ランス、３２Ａ〜３２ Ｃ−位相変換回路、３３Ａ〜３
３Ｃ，３４Ａ〜３４ Ｃ−波形成形回路、３５Ａ〜３５
Ｃ・・・ＡＮＤ素子、３６Ａ〜３（ｉＣ−ＮＯＲ素子、
３７−１．３７−２−・ＯＲ素子、３８−１．３Ｂ−２
−鋸歯状波発生回路、３９−Ｌ３９−２−−・比較回路
、４０−１．４０−２−Ｎ Ａ Ｎ Ｄ素子、４１−１
．４１−２−ワンショットマルチ、４２Ａ−↓１旦−・
ＡＮＤ素子、４３Ａ〜土主旦−遅延素子、４４− リン
グカウンタ。 特許出願人 高周波熱錬株式会社 代理人 弁理士 小林 傅
相制御方法の実施例の回路図、第２図は第１図における
位相制御装置の詳細ブロック図、第３図は上記実施例に
おける波形タイムチャーＩ・である。 ｌ〇−電源トランス、２０−・３相全波整流器、２１〜
２６−サイリスク、３〇−位相制御装置、３１−検出ト
ランス、３２Ａ〜３２ Ｃ−位相変換回路、３３Ａ〜３
３Ｃ，３４Ａ〜３４ Ｃ−波形成形回路、３５Ａ〜３５
Ｃ・・・ＡＮＤ素子、３６Ａ〜３（ｉＣ−ＮＯＲ素子、
３７−１．３７−２−・ＯＲ素子、３８−１．３Ｂ−２
−鋸歯状波発生回路、３９−Ｌ３９−２−−・比較回路
、４０−１．４０−２−Ｎ Ａ Ｎ Ｄ素子、４１−１
．４１−２−ワンショットマルチ、４２Ａ−↓１旦−・
ＡＮＤ素子、４３Ａ〜土主旦−遅延素子、４４− リン
グカウンタ。 特許出願人 高周波熱錬株式会社 代理人 弁理士 小林 傅
Claims (1)
- ＋１１ 位相制御されるサイリスク式３相全波整流器の
電源トランス出力端子にΔ結線検出トランスを接続して
各相の相間電圧を取り出し、各電圧について、位相変換
回路に導いて９０度進み電圧を生ぜしめ、該９０度進み
電圧と上記相聞電圧をＡＮＤ素子に入力すると共にＮ
ＯＲ素子に供給し、上記ＡＮＤ素子の出力を第１の鋸歯
状波発生回路に、上記ＮＯＲ素子の出力を第２の鋸歯状
波発生回路にそれぞれ入力し、第１の鋸歯状波発生回路
の出力を第１の比較回路で位相制御信号と比較して該位
相制御信号より大である場合に該比較回路から出力を生
ぜしめ、該出力の立上り時点もしくは上記ＡＮＤ素子の
出力の立下り時点に同期するパルスを発生せしめ、該パ
ルスに同期して位相制御パルスを発生させ、また、上記
第２の鋸歯状波発生回路の出力を第２の比較回路で上記
位相制御信号と比較して位相制御信号より大である場合
に該比較回路から出力を生ぜしめ、該出力の立上り時点
及び上記ＮＯＲ素子の出力の立下り時点にそれぞれ同期
するパルスを発生せしめ、該パルスに同期して位相制御
パルスを発生させることを特徴とするサイリスク式３相
全波整流器の位相制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17317383A JPS6066672A (ja) | 1983-09-21 | 1983-09-21 | サイリスタ式３相全波整流器の位相制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17317383A JPS6066672A (ja) | 1983-09-21 | 1983-09-21 | サイリスタ式３相全波整流器の位相制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6066672A true JPS6066672A (ja) | 1985-04-16 |
| JPH0435992B2 JPH0435992B2 (ja) | 1992-06-12 |
Family
ID=15955441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17317383A Granted JPS6066672A (ja) | 1983-09-21 | 1983-09-21 | サイリスタ式３相全波整流器の位相制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4797802A (en) * | 1987-12-03 | 1989-01-10 | Sundstrand Corp. | Multiple phase rectifier with active filter for removing noise in triggering signals and digital phase shift compensator for phase shifting signal passed through |
-
1983
- 1983-09-21 JP JP17317383A patent/JPS6066672A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4797802A (en) * | 1987-12-03 | 1989-01-10 | Sundstrand Corp. | Multiple phase rectifier with active filter for removing noise in triggering signals and digital phase shift compensator for phase shifting signal passed through |
| WO1989005541A1 (en) * | 1987-12-03 | 1989-06-15 | Sundstrand Corporation | Converter for converting a multiple phase variable frequency ac voltage into dc |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435992B2 (ja) | 1992-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511834A (en) | Control and stabilizing system for damperless synchronous motor | |
| US4499534A (en) | Control system for controlling an SCR network to regulate three-phase A-C power flow | |
| JPH03502874A (ja) | インバータのための直流含有量制御装置 | |
| US5239252A (en) | Method and apparatus for controlling single or multiphase a.c. power controllers | |
| CA1233509A (en) | Twelve pulse ac motor drive | |
| JPS6066672A (ja) | サイリスタ式３相全波整流器の位相制御方法 | |
| EP0160310B1 (en) | Load-commutated inverter for operating synchronous motor | |
| US3605006A (en) | Compound excitation system of ac generator by thyristor control | |
| US4122516A (en) | Inverter control apparatus | |
| US2929941A (en) | Phase and frequency matching regulator for generators | |
| JPS5930035B2 (ja) | 出力波形合成方法 | |
| JPH0640742B2 (ja) | コンバ−タ装置 | |
| JP2000175463A (ja) | 電圧形自励式交直変換器の制御装置 | |
| US3302097A (en) | Electrical apparatus | |
| JPH0435991B2 (ja) | ||
| JPH0816258A (ja) | 交流電力制御装置 | |
| US2864991A (en) | Mechanical current converter | |
| US3416061A (en) | Polyphase pulse generation circuit with variable phase shift controllable twice per cycle | |
| JPS5937662B2 (ja) | ３相交流電圧制御素子への制御信号配分方法 | |
| EP0314872A2 (en) | Digital gate pulse generator for cycloconverter control | |
| SU1750009A1 (ru) | Способ управлени вентил ми коммутатора автономного инвертора тока | |
| SU1064387A1 (ru) | Устройство дл синхронизации системы управлени тиристорным преобразователем | |
| GB1595650A (en) | Converter control arrangements | |
| JPS6028729A (ja) | 交流発電機の自動並列投入方法 | |
| SU1529377A1 (ru) | Устройство дл управлени трехфазным выпр мителем |