JPH04360432A - デスタッフ回路 - Google Patents
デスタッフ回路Info
- Publication number
- JPH04360432A JPH04360432A JP3136732A JP13673291A JPH04360432A JP H04360432 A JPH04360432 A JP H04360432A JP 3136732 A JP3136732 A JP 3136732A JP 13673291 A JP13673291 A JP 13673291A JP H04360432 A JPH04360432 A JP H04360432A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage controlled
- destuffing
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 29
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 208000008312 Tooth Loss Diseases 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は基幹伝送系、公衆網、
加入者系等の伝送系に用いられるディジタル伝送／交換
システムに関するものである。
加入者系等の伝送系に用いられるディジタル伝送／交換
システムに関するものである。
【０００２】
【従来の技術】ディジタル伝送系において同期伝送を行
う方式としてスタッフ多重方式がある。例えば、ＳＯＮ
ＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ ＯｐｔｉｃａｌＮｅ
ｔｗｏｒｋ）においては、バイト単位のスタッフ多重に
より同期伝送を可能としている。
う方式としてスタッフ多重方式がある。例えば、ＳＯＮ
ＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ ＯｐｔｉｃａｌＮｅ
ｔｗｏｒｋ）においては、バイト単位のスタッフ多重に
より同期伝送を可能としている。
【０００３】図３に従来のスタッフ多重装置における受
信回路、デスタッフ処理回路の構成を示す。図において
、受信データ線３０１、受信クロック線３０２、デスタ
ッフ制御線３０３を通してそれぞれ受信データ、受信ク
ロック、デスタッフ制御信号が供給される。受信データ
と受信クロックは周波数及び位相同期した信号であり、
デスタッフ制御信号は送信部でスタッフ時に受信データ
に挿入されたスタッフ情報を受信側で受信すると“１”
、スタッフが無い場合は“０”となるものとする。
信回路、デスタッフ処理回路の構成を示す。図において
、受信データ線３０１、受信クロック線３０２、デスタ
ッフ制御線３０３を通してそれぞれ受信データ、受信ク
ロック、デスタッフ制御信号が供給される。受信データ
と受信クロックは周波数及び位相同期した信号であり、
デスタッフ制御信号は送信部でスタッフ時に受信データ
に挿入されたスタッフ情報を受信側で受信すると“１”
、スタッフが無い場合は“０”となるものとする。
【０００４】スタッフ方式としては、送信データにダミ
ーデータを挿入してデータ信号を遅らせるポジティブス
タッフ（Ｐスタッフ）と、送信データを早めるネガティ
ブスタッフ（Ｎスタッフ）があるが、ここではバイト単
位のＰスタッフに対応するＰデスタッフ制御を例にとり
説明する。
ーデータを挿入してデータ信号を遅らせるポジティブス
タッフ（Ｐスタッフ）と、送信データを早めるネガティ
ブスタッフ（Ｎスタッフ）があるが、ここではバイト単
位のＰスタッフに対応するＰデスタッフ制御を例にとり
説明する。
【０００５】Ｐデスタッフ処理は送信側でのＰスタッフ
処理で挿入されたダミーデータを除く受信データをバッ
ファメモリ３０７に書き込み、受信データに含まれる正
確なクロック周波数でバッファメモリ３０７を読み出す
ことにより達成される。図３では、デスタッフ制御信号
が“０”の場合、受信データを書き込みアドレス生成回
路３０４に従い順次バッファメモリ３０７に書き込む。 一方、デスタッフ制御信号が“１”の場合には、１回の
Ｐスタッフで挿入された１バイトのダミーデータを削除
するために、受信クロックを８クロック連続的に歯抜け
させ、ダミーデータのバッファメモリ３０７への書き込
みを禁止することにより達成される。
処理で挿入されたダミーデータを除く受信データをバッ
ファメモリ３０７に書き込み、受信データに含まれる正
確なクロック周波数でバッファメモリ３０７を読み出す
ことにより達成される。図３では、デスタッフ制御信号
が“０”の場合、受信データを書き込みアドレス生成回
路３０４に従い順次バッファメモリ３０７に書き込む。 一方、デスタッフ制御信号が“１”の場合には、１回の
Ｐスタッフで挿入された１バイトのダミーデータを削除
するために、受信クロックを８クロック連続的に歯抜け
させ、ダミーデータのバッファメモリ３０７への書き込
みを禁止することにより達成される。
【０００６】電圧制御発振器３１０は受信データの正確
な周波数のクロック信号を発生するための発振器である
。読み出しアドレス生成回路３１１は電圧制御発振器３
１０の出力クロック信号に基づき、バッファメモリ３０
７の読み出しタイミングを生成する。位相比較器３０８
はＰスタッフ処理時の８クロック連続歯抜け成分が含ま
れる書き込みアドレス生成回路３０４の出力と読み出し
アドレス生成回路３１１の出力の位相比較を行い、ロー
パスフィルタ３０９で高域周波数成分をカットしたのち
電圧制御発振器３１０の発振周波数を制御し、電圧制御
発振器３１０の発振周波数を受信データの正確なデータ
周波数にロックさせる。この制御により、バッファメモ
リ３０７への書き込み周波数と読み出し周波数が等しく
なるのでバイト単位のデスタッフ処理が実現される。 また、デスタッフが連続発生、例えば、デスタッフ制御
信号がＮ回連続で“１”となった場合でも、Ｎ×８個の
クロックを連続的に歯抜けすることによりデスタッフ処
理を行うことが可能である。
な周波数のクロック信号を発生するための発振器である
。読み出しアドレス生成回路３１１は電圧制御発振器３
１０の出力クロック信号に基づき、バッファメモリ３０
７の読み出しタイミングを生成する。位相比較器３０８
はＰスタッフ処理時の８クロック連続歯抜け成分が含ま
れる書き込みアドレス生成回路３０４の出力と読み出し
アドレス生成回路３１１の出力の位相比較を行い、ロー
パスフィルタ３０９で高域周波数成分をカットしたのち
電圧制御発振器３１０の発振周波数を制御し、電圧制御
発振器３１０の発振周波数を受信データの正確なデータ
周波数にロックさせる。この制御により、バッファメモ
リ３０７への書き込み周波数と読み出し周波数が等しく
なるのでバイト単位のデスタッフ処理が実現される。 また、デスタッフが連続発生、例えば、デスタッフ制御
信号がＮ回連続で“１”となった場合でも、Ｎ×８個の
クロックを連続的に歯抜けすることによりデスタッフ処
理を行うことが可能である。
【０００７】
【発明が解決しようとする課題】図３に示されたデスタ
ッフ処理回路においては、スタッフによって挿入された
ダミーデータを削除するために、受信クロック信号に連
続的歯抜けを発生させ、読み出しクロックの周波数制御
はこの連続歯抜けクロック信号と電圧制御発振器３１０
の出力の位相比較に基づいて行われる。そのため、連続
歯抜け時には電圧制御発振器３１０の出力クロックの周
波数が大きく変動するため、出力データ線３１２に出力
される出力データの時間的変動量、つまり、ジッタが急
増するという問題が生じている。
ッフ処理回路においては、スタッフによって挿入された
ダミーデータを削除するために、受信クロック信号に連
続的歯抜けを発生させ、読み出しクロックの周波数制御
はこの連続歯抜けクロック信号と電圧制御発振器３１０
の出力の位相比較に基づいて行われる。そのため、連続
歯抜け時には電圧制御発振器３１０の出力クロックの周
波数が大きく変動するため、出力データ線３１２に出力
される出力データの時間的変動量、つまり、ジッタが急
増するという問題が生じている。
【０００８】本発明の目的は、出力データのジッタ発生
を抑圧することを可能とするデスタッフ回路を提供する
ことにある。
を抑圧することを可能とするデスタッフ回路を提供する
ことにある。
【０００９】
【課題を解決するための手段】本発明によれば、受信デ
ータに挿入されているデスタッフ情報に基づいて該受信
データが書き込まれるメモリと、電圧制御により発振ク
ロックの周波数を制御する電圧制御発振手段と、該電圧
制御発振手段の制御周期を与える基準タイミング生成手
段と、前記メモリへの書き込みクロック信号のクロック
周波数と前記電圧制御発振手段の出力の周波数差の計数
手段を有し、該周波数差計数手段の出力に基づいて予め
定められた電圧ステップ幅で前記電圧制御発振手段出力
であるクロック信号の周波数制御を行うことを特徴とす
るデスタッフ回路が得られる。
ータに挿入されているデスタッフ情報に基づいて該受信
データが書き込まれるメモリと、電圧制御により発振ク
ロックの周波数を制御する電圧制御発振手段と、該電圧
制御発振手段の制御周期を与える基準タイミング生成手
段と、前記メモリへの書き込みクロック信号のクロック
周波数と前記電圧制御発振手段の出力の周波数差の計数
手段を有し、該周波数差計数手段の出力に基づいて予め
定められた電圧ステップ幅で前記電圧制御発振手段出力
であるクロック信号の周波数制御を行うことを特徴とす
るデスタッフ回路が得られる。
【００１０】また、本発明によれば、受信データに挿入
されているデスタッフ情報に基づいて該受信データが書
き込まれるメモリと、電圧制御により発振クロックの周
波数を制御する電圧制御発振手段と、該電圧制御発振手
段の制御周期を与える基準タイミング生成手段と、前記
メモリへの書き込みクロック信号のクロック周波数と前
記電圧制御発振手段の出力の周波数差の計数手段と、該
周波数差計数手段の出力に基づいて周波数同期状態の判
定を行う状態制御手段とを有し、該状態制御手段に基づ
き予め定められた電圧ステップ幅または前記周波数差計
数手段の計数値に相当する電圧ステップ幅で前記電圧制
御発振手段の出力であるクロック信号の周波数制御を行
うことを特徴とするデスタッフ回路が得られる。
されているデスタッフ情報に基づいて該受信データが書
き込まれるメモリと、電圧制御により発振クロックの周
波数を制御する電圧制御発振手段と、該電圧制御発振手
段の制御周期を与える基準タイミング生成手段と、前記
メモリへの書き込みクロック信号のクロック周波数と前
記電圧制御発振手段の出力の周波数差の計数手段と、該
周波数差計数手段の出力に基づいて周波数同期状態の判
定を行う状態制御手段とを有し、該状態制御手段に基づ
き予め定められた電圧ステップ幅または前記周波数差計
数手段の計数値に相当する電圧ステップ幅で前記電圧制
御発振手段の出力であるクロック信号の周波数制御を行
うことを特徴とするデスタッフ回路が得られる。
【００１１】
【実施例】図１に本発明の実施例であるスタッフ多重装
置における受信回路、デスタッフ処理回路の構成を示す
。同図において、受信データ線１０１、受信クロック線
１０２、デスタッフ制御線１０３を通して受信データ、
受信クロック、デスタッフ制御信号がそれぞれ供給され
る。本実施例では、書き込みアドレス生成回路１０４、
バッファメモリ１０７、電圧制御発振器１１０、読み出
しアドレス生成回路１１１に加えて、周波数差計数回路
１０５、極性補正回路１０６、基準クロック源１１３を
備えている。受信データと受信クロックは周波数及び位
相同期した信号であり、デスタッフ制御信号は送信部で
スタッフ時に受信データに挿入されたスタッフ情報を受
信側で受信すると“１”、スタッフが無い場合は“０”
となるものとする。
置における受信回路、デスタッフ処理回路の構成を示す
。同図において、受信データ線１０１、受信クロック線
１０２、デスタッフ制御線１０３を通して受信データ、
受信クロック、デスタッフ制御信号がそれぞれ供給され
る。本実施例では、書き込みアドレス生成回路１０４、
バッファメモリ１０７、電圧制御発振器１１０、読み出
しアドレス生成回路１１１に加えて、周波数差計数回路
１０５、極性補正回路１０６、基準クロック源１１３を
備えている。受信データと受信クロックは周波数及び位
相同期した信号であり、デスタッフ制御信号は送信部で
スタッフ時に受信データに挿入されたスタッフ情報を受
信側で受信すると“１”、スタッフが無い場合は“０”
となるものとする。
【００１２】ここではバイト単位のＰスタッフに対応し
たＰデスタッフ制御を例にとり説明する。Ｐデスタッフ
処理は送信側でのＰスタッフ処理で挿入されたダミーデ
ータを除く受信データをバッファメモリ１０７に書き込
み、受信データに含まれる正確なクロック周波数でバッ
ファメモリ１０７を読み出すことにより達成される。
たＰデスタッフ制御を例にとり説明する。Ｐデスタッフ
処理は送信側でのＰスタッフ処理で挿入されたダミーデ
ータを除く受信データをバッファメモリ１０７に書き込
み、受信データに含まれる正確なクロック周波数でバッ
ファメモリ１０７を読み出すことにより達成される。
【００１３】図１では、デスタッフ制御信号が“０”の
場合、受信データを書き込みアドレス生成回路１０４に
従い順次バッファメモリ１０７に書き込む。一方、デス
タッフ制御信号が“１”の場合には、１回のＰスタッフ
で挿入された１バイトのダミーデータを削除するために
、受信クロックを８クロック連続的に歯抜けさせ、ダミ
ーデータのバッファメモリ１０７への書き込みを禁止す
ることによりバッファメモリ１０７へのスタッフ発生で
受信データ１０１に挿入されたダミーデータを除くデー
タ信号の書き込みを行う。
場合、受信データを書き込みアドレス生成回路１０４に
従い順次バッファメモリ１０７に書き込む。一方、デス
タッフ制御信号が“１”の場合には、１回のＰスタッフ
で挿入された１バイトのダミーデータを削除するために
、受信クロックを８クロック連続的に歯抜けさせ、ダミ
ーデータのバッファメモリ１０７への書き込みを禁止す
ることによりバッファメモリ１０７へのスタッフ発生で
受信データ１０１に挿入されたダミーデータを除くデー
タ信号の書き込みを行う。
【００１４】一方、バッファメモリ１０７からの読み出
しクロック生成の為に、連続的に歯抜けがあるバッファ
メモリ１０７の書き込みクロックと電圧制御発振器１１
０の出力との周波数差を基準クロック源１１３のクロッ
ク周期（Ｔ）毎に周波数差計数回路１０５で計数する。 この計数結果に基づき、基準クロック源１１３のクロッ
ク周期Ｔ毎に予め定めた制御量（±Ｘ）で電圧制御発振
器１１０の発振周波数を制御する。
しクロック生成の為に、連続的に歯抜けがあるバッファ
メモリ１０７の書き込みクロックと電圧制御発振器１１
０の出力との周波数差を基準クロック源１１３のクロッ
ク周期（Ｔ）毎に周波数差計数回路１０５で計数する。 この計数結果に基づき、基準クロック源１１３のクロッ
ク周期Ｔ毎に予め定めた制御量（±Ｘ）で電圧制御発振
器１１０の発振周波数を制御する。
【００１５】デスタッフ制御信号が“０”の場合、受信
データを書き込みアドレス生成回路１０４に従い順次バ
ッファメモリ１０７に書き込む。デスタッフ制御信号が
“１”の場合には、１回のＰスタッフで挿入された１バ
イトのダミーデータを削除するために受信クロックを８
クロック連続的に歯抜けさせ、ダミーデータのバッファ
メモリ１０７への書き込みを禁止する。
データを書き込みアドレス生成回路１０４に従い順次バ
ッファメモリ１０７に書き込む。デスタッフ制御信号が
“１”の場合には、１回のＰスタッフで挿入された１バ
イトのダミーデータを削除するために受信クロックを８
クロック連続的に歯抜けさせ、ダミーデータのバッファ
メモリ１０７への書き込みを禁止する。
【００１６】一方、周波数差計数回路１０５は電圧制御
発振器１１０の出力クロック信号とバッファメモリ１０
７への書き込みクロック信号の周波数差を計数する。極
性補正回路１０６は周波数差計数回路１０５の出力に基
づき電圧制御発振器１１０の発振周波数を制御する。電
圧制御発振器１１０のクロック信号がバッファメモリ１
０７の書き込みクロック信号よりも早い場合は、−Ｘだ
け電圧制御発振器１１０の制御電圧を小さくし電圧制御
発振器１１０の発振周波数を遅くする。
発振器１１０の出力クロック信号とバッファメモリ１０
７への書き込みクロック信号の周波数差を計数する。極
性補正回路１０６は周波数差計数回路１０５の出力に基
づき電圧制御発振器１１０の発振周波数を制御する。電
圧制御発振器１１０のクロック信号がバッファメモリ１
０７の書き込みクロック信号よりも早い場合は、−Ｘだ
け電圧制御発振器１１０の制御電圧を小さくし電圧制御
発振器１１０の発振周波数を遅くする。
【００１７】逆に、電圧制御発振器１１０のクロック信
号がバッファメモリ１０７の書き込みクロック信号より
も遅い場合は、＋Ｘだけ電圧制御発振器１１０の制御電
圧を大きくし電圧制御発振器１１０の発振周波数を早く
する。この制御周期は基準クロック源１１３の周期（Ｔ
）で行われる。
号がバッファメモリ１０７の書き込みクロック信号より
も遅い場合は、＋Ｘだけ電圧制御発振器１１０の制御電
圧を大きくし電圧制御発振器１１０の発振周波数を早く
する。この制御周期は基準クロック源１１３の周期（Ｔ
）で行われる。
【００１８】この制御により電圧制御発振器１１０の出
力を受信データの正確な周波数にロックさせることが可
能となり、読み出しアドレス生成回路１１１は電圧制御
発振器１１０の出力に基づきバッファメモリ１０７の読
み出しタイミングを生成し、バッファメモリ１０７の読
み出し出力を出力データ信号線１１２を通して出力する
。極性補正回路１０６の制御量、基準クロック源１１３
の周期Ｔはジッタ抑圧量を決定するパラメータとなり、
Ｔ時間内での周波数変動量を制御することにより所望の
ジッタ抑圧を達成することが可能となる。
力を受信データの正確な周波数にロックさせることが可
能となり、読み出しアドレス生成回路１１１は電圧制御
発振器１１０の出力に基づきバッファメモリ１０７の読
み出しタイミングを生成し、バッファメモリ１０７の読
み出し出力を出力データ信号線１１２を通して出力する
。極性補正回路１０６の制御量、基準クロック源１１３
の周期Ｔはジッタ抑圧量を決定するパラメータとなり、
Ｔ時間内での周波数変動量を制御することにより所望の
ジッタ抑圧を達成することが可能となる。
【００１９】図２に本発明の他の実施例であるスタッフ
多重装置における受信回路、デスタッフ処理回路の構成
を示す。この実施例では、図１の構成に加えて、周波数
差補正回路２１４、状態制御回路２１５、セレクタ２１
６を備えている。
多重装置における受信回路、デスタッフ処理回路の構成
を示す。この実施例では、図１の構成に加えて、周波数
差補正回路２１４、状態制御回路２１５、セレクタ２１
６を備えている。
【００２０】状態制御回路２１５は周波数差計数回路１
０５の計数結果に基づいて電圧制御発振器１１０がバッ
ファメモリ１０７の書き込みクロック信号に引き込まれ
たかどうかの判定を行う。周波数差がＹＨｚ以下であれ
ば周波数同期状態、ＹＨｚより大きければ周波数引き込
み過程状態と判定する。セレクタ２１６は状態制御回路
２１５によって制御され、周波数同期状態では極性補正
回路１０６の制御、つまり、±Ｘの制御を選択し、周波
数引き込み過程状態では周波数差補正回路２１４の制御
を選択し、電圧制御発振器１１０の発振周波数を制御す
る。
０５の計数結果に基づいて電圧制御発振器１１０がバッ
ファメモリ１０７の書き込みクロック信号に引き込まれ
たかどうかの判定を行う。周波数差がＹＨｚ以下であれ
ば周波数同期状態、ＹＨｚより大きければ周波数引き込
み過程状態と判定する。セレクタ２１６は状態制御回路
２１５によって制御され、周波数同期状態では極性補正
回路１０６の制御、つまり、±Ｘの制御を選択し、周波
数引き込み過程状態では周波数差補正回路２１４の制御
を選択し、電圧制御発振器１１０の発振周波数を制御す
る。
【００２１】周波数差補正回路２１４は周波数差計数回
路１０５の計数結果に基づいた電圧制御を行うものであ
り、例えば周波数差計数回路１０５で電圧制御発振器１
１０の発振周波数がバッファメモリ１０７の書き込みク
ロック信号より早かった場合には、１０ｐｐｍ だけ電
圧制御発振器１１０の発振周波数が遅くなるような制御
を行い、速やかな周波数引き込みを達成する。周波数同
期状態ではＴ周期で±Ｘの制御でしか電圧制御発振器１
１０の発振周波数が変動しないのでジッタ発生量の抑圧
が可能となる。
路１０５の計数結果に基づいた電圧制御を行うものであ
り、例えば周波数差計数回路１０５で電圧制御発振器１
１０の発振周波数がバッファメモリ１０７の書き込みク
ロック信号より早かった場合には、１０ｐｐｍ だけ電
圧制御発振器１１０の発振周波数が遅くなるような制御
を行い、速やかな周波数引き込みを達成する。周波数同
期状態ではＴ周期で±Ｘの制御でしか電圧制御発振器１
１０の発振周波数が変動しないのでジッタ発生量の抑圧
が可能となる。
【００２２】周波数差補正回路２１４、極性補正回路１
０６のＴ周期毎の電圧制御方式としてはディジタル的に
Ｔ周期で加算し、その結果をディジタル／アナログ変換
する方式、アナログ加算で行う方式が考えられる。
０６のＴ周期毎の電圧制御方式としてはディジタル的に
Ｔ周期で加算し、その結果をディジタル／アナログ変換
する方式、アナログ加算で行う方式が考えられる。
【００２３】
【発明の効果】このように、本発明によれば電圧制御発
振器を位相制御ではなく、周波数差量を用いて制御する
ことにより、デスタッフ処理によって発生するジッタ量
を抑圧することが可能となる。また、周波数補正と極性
補正を制御し、周波数引き込み過程では周波数補正で電
圧制御回路の制御電圧を制御することにより速やかな周
波数引き込みを行うことが可能となる。
振器を位相制御ではなく、周波数差量を用いて制御する
ことにより、デスタッフ処理によって発生するジッタ量
を抑圧することが可能となる。また、周波数補正と極性
補正を制御し、周波数引き込み過程では周波数補正で電
圧制御回路の制御電圧を制御することにより速やかな周
波数引き込みを行うことが可能となる。
【図１】本発明の第１の実施例によるデスタッフ回路。
【図２】本発明の他の実施例の回路図である。
【図３】従来のデスタッフ回路の構成図である。
１０１ 受信データ線
１０２ 受信クロック線
１０３ デスタッフ制御線
１０４ 書き込みアドレス生成回路１０５
周波数差計数回路 １０６ 極性補正回路 １０７ バッファメモリ １１０ 電圧制御発振器
周波数差計数回路 １０６ 極性補正回路 １０７ バッファメモリ １１０ 電圧制御発振器
Claims (2)
- 【請求項１】 スタッフ多重された受信データのデス
タッフ処理を行うデスタッフ受信回路において、該受信
データに挿入されているデスタッフ情報に基づいて該受
信データが書き込まれるメモリと、電圧制御により発振
クロックの周波数を制御する電圧制御発振手段と、該電
圧制御発振手段の制御周期を与える基準タイミング生成
手段と、前記メモリへの書き込みクロック信号のクロッ
ク周波数と前記電圧制御発振手段の出力の周波数差の計
数手段とを有し、該周波数差計数手段の出力に基づいて
予め定められた電圧ステップ幅で前記電圧制御発振手段
の出力であるクロック信号の周波数制御を行うことを特
徴とするデスタッフ回路。 - 【請求項２】 スタッフ多重された受信データのデス
タッフ処理を行うデスタッフ受信回路において、該受信
データに挿入されているデスタッフ情報に基づいて該受
信データが書き込まれるメモリと、電圧制御により発信
クロックの周波数を制御する電圧制御発振手段と、該電
圧制御発振手段の制御周期を与える基準タイミング生成
手段と、前記メモリへの書き込みクロック信号のクロッ
ク周波数と前記電圧制御発振手段の出力の周波数差の計
数手段と、該周波数差計数手段の出力に基づいて周波数
同期状態の判定を行う状態制御手段とを有し、該状態制
御手段に基づき予め定められた電圧ステップ幅または前
記周波数差計数手段の計数値に相当する電圧ステップ幅
で前記電圧制御発振手段の出力であるクロック信号の周
波数制御を行うことを特徴とするデスタッフ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3136732A JPH0744510B2 (ja) | 1991-06-07 | 1991-06-07 | デスタッフ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3136732A JPH0744510B2 (ja) | 1991-06-07 | 1991-06-07 | デスタッフ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04360432A true JPH04360432A (ja) | 1992-12-14 |
| JPH0744510B2 JPH0744510B2 (ja) | 1995-05-15 |
Family
ID=15182215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3136732A Expired - Lifetime JPH0744510B2 (ja) | 1991-06-07 | 1991-06-07 | デスタッフ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744510B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188614A (ja) * | 1998-10-02 | 2000-07-04 | Thomson Consumer Electronics Inc | パケット転送レ―ト変換システムにおける出力シンボルレ―ト制御のための装置および方法 |
-
1991
- 1991-06-07 JP JP3136732A patent/JPH0744510B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188614A (ja) * | 1998-10-02 | 2000-07-04 | Thomson Consumer Electronics Inc | パケット転送レ―ト変換システムにおける出力シンボルレ―ト制御のための装置および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744510B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0549125B1 (en) | Synchronous digital signal to asynchronous digital signal desynchronizer | |
| US6415006B2 (en) | Reducing waiting time jitter | |
| US4718074A (en) | Dejitterizer method and apparatus | |
| US5457717A (en) | Apparatus and method for eliminating mapping jitter | |
| KR920000165B1 (ko) | 디지탈 프레임 동기 장치 | |
| US5404380A (en) | Desynchronizer for adjusting the read data rate of payload data received over a digital communication network transmitting payload data within frames | |
| US5128939A (en) | Method of phase-converting frame and apparatus using same | |
| US5357514A (en) | Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data | |
| JPH08204666A (ja) | 制御回路付き伝送システム及び比較器付き制御回路 | |
| EP0503657B1 (en) | Pulse stuffing apparatus and method | |
| JPH07177113A (ja) | 伝送装置及び整合用回路 | |
| JP2865115B2 (ja) | デスタッフ回路 | |
| JP3044853B2 (ja) | デスタッフ回路 | |
| JPH0744510B2 (ja) | デスタッフ回路 | |
| JP3102164B2 (ja) | デスタッフ回路 | |
| US5548624A (en) | Destuff circuit for asynchronous digital signals | |
| JPH05130064A (ja) | デスタツフ回路 | |
| SE518361C2 (sv) | Dämpning av pekarjitter i en desynkronisator | |
| JPH04257133A (ja) | デスタッフ回路 | |
| JPH0723015A (ja) | デスタッフ回路 | |
| JP2963194B2 (ja) | ジッタ抑圧回路 | |
| US5774509A (en) | Method for the reduction of phase noise introduced by the SDH network (Synchronous Digital Hierarchy Network) by pointer justification and integrated circuits for the implementation of the method | |
| KR0126854B1 (ko) | 동기식 다중장치의 에이유(au) 포인터 조정지터 감소장치 | |
| JPH0548562A (ja) | デイジタルデータ送信装置及びそれを用いた送受信システム | |
| JPH05175930A (ja) | デスタッフ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960130 |