JPH04361296A - 波形データ圧縮方法及び装置ならびに再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電子楽器やその他楽
音発生装置あるいは音信号処理装置等において利用可能
な波形データ圧縮方法及び装置ならびに再生装置に関す
る。

【０００２】

【従来の技術】電子楽器における音源波形を作成するた
めの一つの方法として、自然楽器等によって実際に音響
的に発音した音をサンプリングし、記憶することが行わ
れている（例えば、特開昭５４−１６１３１３号、特開
昭６２−８９０９３号、特開昭６２−９４８９６号など
）。このような外部音サンプリング方式の音源は、自然
楽器音と同等の高品質な楽音波形が得られるという利点
がある反面、波形データの量が膨大になるため、波形デ
ータ記憶装置に大容量のものを要求していた。

【０００３】記憶装置やそれに関連する回路・装置の構
成を簡単化するために、波形データを圧縮することが考
えられている。例えば特開昭６２−２４２９９３号にお
いては、線形予測法（ＬＰＣ法）により圧縮したデータ
表現形式で楽音波形データを記憶することが示されてい
る。また、特公平１−４５０７８号においては、波形サ
ンプルデータを仮数部と指数部とからなる浮動小数点表
示に分解して表現し、記憶することが示されている。ま
た、データ符号化方式として、ＰＣＭに限らず、ＤＰＣ
Ｍ，ＡＤＰＣＭ，デルタ変調など種々の方式を採用し、
データ圧縮を行うことも知られている。

【０００４】

【発明が解決しようとする課題】しかし、従来の波形デ
ータ圧縮技術においては、単に所定のデータ圧縮処理に
従って波形データ圧縮を行うだけであったため、均一な
データ圧縮しか行えなかった。そのため、データ圧縮を
更に推し進めたい場合や、特に、波形の一部区間におい
てデータ圧縮を更に推し進めたり、あるいは波形の区間
に応じて異なる度合いでデータ圧縮を行いたい場合など
、簡単に対応することができなかった。例えば、波形が
複雑に変化するアタック部など、波形の精度を確保した
い部分では通常のデータ圧縮を行い、波形の精度を多少
落してもさしつかえないような部分ではデータ圧縮を更
に推し進める、というような使い分けが望まれることが
あるが、従来はそのような要望に対応することができな
かった。この発明は上述の点に鑑みてなされたもので、
簡単な構成により、データ圧縮を促進することを可能に
すると共に、その制御を自在に行えるようにした波形デ
ータ圧縮方法及び装置を提供しようとするものである。 さらには、そのようなデータ圧縮方法に従って圧縮され
た波形データを再生するための波形データ再生装置を提
供しようとするものである。

【０００５】

【課題を解決するための手段】この発明に係る波形デー
タ圧縮方法は、圧縮すべき波形データを提供する第１の
ステップと、前記波形データに対して所定のデータ圧縮
処理を行う第２のステップとを具えた波形データ圧縮方
法において、前記データ圧縮処理の前乃至後のいずれか
の段階で、波形データの値を任意の重み係数に従って更
に縮小する処理を行う第３のステップを設けたことを特
徴とするものである。この発明に係る波形データ圧縮方
法を実施することができる波形データ圧縮装置の一つの
態様は、圧縮すべき波形データを入力し、該波形データ
の値を任意の重み係数に従って縮小する演算を行う縮小
演算手段と、前記縮小演算手段から出力された波形デー
タを入力し、該波形データに対してデータ圧縮フィルタ
処理を施す圧縮フィルタ手段と、前記圧縮フィルタ手段
で使用するフィルタ係数を線形予測法によって作成し、
前記圧縮フィルタ手段に供給する係数発生手段とを具え
たものである。上記波形データ圧縮装置の別の態様は、
圧縮すべき波形データを入力し、該波形データに対して
データ圧縮フィルタ処理を施す圧縮フィルタ手段と、前
記圧縮フィルタ手段から出力される波形データの値を任
意の重み係数に従って縮小する演算を行う縮小演算手段
と、前記圧縮フィルタ手段で使用するフィルタ係数を線
形予測法によって作成し、前記圧縮フィルタ手段に供給
する係数発生手段とを具えたものである。この発明に係
る波形データ再生装置は、所定のデータ圧縮処理が施さ
れると共に重み係数に応じたデータ値縮小処理が施され
た波形データを記憶した波形記憶手段と、圧縮データを
復調するための係数と前記重み係数を提供する係数提供
手段と、前記復調のための係数に応じて圧縮データ復調
処理を前記波形記憶手段から読み出された波形データに
対して施す圧縮データ復調手段と、前記重み係数に応じ
て縮小されたデータ値を元の大きさに戻す演算を前記波
形記憶手段から読み出された波形データに対して施す演
算手段とを具えたものである。

【０００６】

【作用】この発明の波形データ圧縮方法によれば、第２
のステップにおいて、波形データに対して所定のデータ
圧縮処理を行う。ここで行う所定のデータ圧縮処理は、
線形予測法などその他どのようなり圧縮方式を使用して
もよい。第３のステップが設けられていることが特徴で
あり、前記データ圧縮処理の前乃至後のいずれかの段階
で、波形データの値を任意の重み係数に従って更に縮小
する処理を行う。このデータ値縮小処理により、データ
圧縮処理によって圧縮された波形データの値を更に縮小
することができるので、一層のデータ圧縮を推し進める
ことができる。しかも、重み係数の変更によって縮小率
を変更したり、あるいは全く縮小しないようにしたり、
という制御が容易かつ自在に行える。従って、波形の一
部区間においてデータ圧縮を更に推し進めたり、あるい
は波形の区間に応じて異なる度合いでデータ圧縮を行い
たい場合など、第２のステップにおける所定のデータ圧
縮処理の方式そのものは変更することなく、第３のステ
ップにおける重み係数を変更するだけで極めて簡単に対
応することができる。また、第３のステップは、波形デ
ータの値を任意の重み係数に従って縮小する、という極
めて簡単な処理（この処理は、データシフトや割算ある
いは掛算など適宜の係数演算によって行うことができる
）であるため、構成も簡単である。

【０００７】一例として、データ圧縮処理は圧縮フィル
タを使用して線形予測法に従って行われる。この発明に
係る波形データ圧縮装置の１つの態様によれば、圧縮フ
ィルタ手段の前段階に縮小演算手段が設けられる。縮小
演算手段は、圧縮すべき波形データを入力し、該波形デ
ータの値を任意の重み係数に従って縮小する演算を行う
。圧縮フィルタ手段では、縮小演算手段から出力された
波形データを入力し、該波形データに対してデータ圧縮
フィルタ処理を施す。圧縮フィルタ手段で使用するフィ
ルタ係数は、係数発生手段により、線形予測法によって
作成される。縮小演算手段による縮小処理によって生じ
るかもしれないデータ値の不連続性（例えば、重み係数
が変化したときその境目でデータ値が不連続になること
がある）は、後段の圧縮フィルタ手段によって吸収する
ことができる。

【０００８】この発明に係る波形データ圧縮装置の別の
態様によれば、圧縮フィルタ手段の後段に縮小演算手段
が設けられる。その場合、縮小演算手段による縮小処理
によって生じるかもしれないデータ値の不連続性や誤差
を吸収するために、圧縮フィルタ手段において、縮小演
算手段の出力信号を入力し、この縮小演算手段の出力波
形データの値を前記重み係数に従って逆に拡大し復元す
る演算手段を具備し、復元したデータに対して圧縮フィ
ルタ係数の演算を行うようにするとよい。

【０００９】この発明に係る波形データ再生装置によれ
ば、波形記憶手段には所定のデータ圧縮処理が施される
と共に重み係数に応じたデータ値縮小処理が施された波
形データを記憶しており、波形記憶手段から読み出され
た波形データに対して圧縮データ復調処理を施す圧縮デ
ータ復調手段のみならず、重み係数に応じて縮小された
データ値を元の大きさに戻す演算を、前記波形記憶手段
から読み出された波形データに対して施す演算手段を具
えている。これにより、データ圧縮処理が施されると共
に重み係数に応じたデータ値縮小処理が施された波形デ
ータを、確実に復調・再生することができる。

【００１０】この発明に係る波形データ圧縮方法の実施
の態様のいくつかを列挙すると次のようである。 ａ）前記第３のステップを前記第２のステップの前段階
で実行し、前記第２のステップではデータ圧縮フィルタ
を使用してデータ圧縮処理を行うようにしたこと。これ
により、データ縮小化演算によって生じるかもしれない
不連続性やノイズ成分を後段の圧縮フィルタによって吸
収できる。 ｂ）前記第３のステップを前記第２のステップの後段階
で実行し、前記第２のステップではデータ圧縮フィルタ
を使用してデータ圧縮処理を行うようにしたこと。 ｃ）前記第３のステップでは、連続する波形データを複
数の区間に分け、各区間毎に独立に設定した重み係数に
従って、各区間毎に独立に縮小処理を行うようにしたこ
と。これにより、全発音期間における任意の区間で波形
圧縮の程度を異ならせたい場合（例えばアタック部とサ
ステイン部では異なる圧縮を行いたい場合など）に、所
定のデータ圧縮処理の方式そのものは変更することなく
、重み係数を変更するだけで対処することが可能になる
ので、簡単であり、有利である。 ｄ）前記各区間毎に１サンプルデータのビット数を制限
する制限ビット数を設定し、前記各区間毎の前記データ
圧縮処理及び縮小処理後のデータが、該区間に対応する
前記制限ビット数に納まるように、各区間毎の前記重み
係数を設定するようにしたこと。これにより、全発音期
間における任意の各区間毎に、波形データのビット数を
望みの数に制御することが容易に行えるので、波形デー
タの作成・管理にとって有利であり、また、波形メモリ
を有効に利用することができる。また、各区間毎の重み
係数を自動的に設定することができるので、有利である
。 ｅ）前記第３のステップでは、データシフトによって縮
小処理を行うようにしたこと。これにより、重み係数の
演算が簡単なデータシフトによって行えるので、有利で
ある。 ｆ）前記第２のステップは、２段構成の圧縮フィルタに
よりデータ圧縮処理を行うものであり、前記圧縮フィル
タで使用するフィルタ係数を線形予測法により作成する
ステップを具備し、この係数作成ステップは、１段目の
圧縮フィルタに入力する波形データにハミング窓関数を
乗算し、その乗算結果の自己相関関数に基づき第１の線
形予測係数を算出し、該第１の線形予測係数を１段目の
圧縮フィルタのフィルタ係数として提供するステップと
、この第１の線形予測係数を１段目の圧縮フィルタのフ
ィルタ係数として使用して該１段目の圧縮フィルタで前
記波形データの圧縮処理を行うステップと、該１段目の
圧縮フィルタの出力波形データにハミング窓関数を乗算
し、その乗算結果の自己相関関数に基づき第２の線形予
測係数を算出し、該第２の線形予測係数を２段目の圧縮
フィルタのフィルタ係数として提供するステップとを具
備するものであること。このような２段階でのハミング
窓関数の演算により、正確な圧縮フィルタ係数を作成す
ることができる。 ｇ）データ圧縮処理及び縮小処理が施された波形データ
を記憶装置に記憶する第４のステップと、連続する一連
の波形データに関するデータ圧縮処理及び縮小処理が終
了したとき前記記憶装置における該一連の波形データの
記憶位置を指摘するデータを発生し、記憶する第５のス
テップとを更に具備したこと。一連の波形データの記憶
位置の指摘は、スタートアドレスを特定することと、全
体のアドレスサイズを指摘すること、若しくは終了アド
レスを指摘することにより行える。これにより、データ
圧縮及び縮小処理により一連の波形データの全体のサイ
ズ（容量）が予測できないものとなるが、これに備えて
、このような記憶位置指摘データの発生及び記憶により
自動的にこのサイズ（容量）が判明し、後での、読出し
・再生処理にとって有利である。この発明に係る波形デ
ータ圧縮装置の実施の態様のいくつかを列挙すると次の
ようである。 ｈ）連続する波形データを複数の区間に分け、前記圧縮
フィルタ手段は、各区間毎に独立に設定したフィルタ係
数に従って各区間毎にデータ圧縮処理を行うものであり
、１区間分のデータ圧縮処理が終了したとき前記圧縮フ
ィルタ内の遅延部で保持されているデータを一時保存す
る記憶手段と、或る区間のデータ圧縮処理をやり直すと
き、その直前の区間に関する前記記憶手段の保存データ
を呼出して前記圧縮フィルタ内の遅延部にセットし、や
り直しを可能にする制御手段とを更に具えたこと。これ
により、圧縮処理を何回もやり直して、最適なデータ圧
縮を行うことができる。また、その場合に、直前の区間
に関する圧縮フィルタ内の遅延部の信号状態を再現でき
るので、何回やり直しを行っても、正確な圧縮フィルタ
演算を行うことができる。 ｉ）連続する波形データを複数の区間に分け、前記縮小
演算手段は、各区間毎に独立に設定した重み係数に従っ
て各区間毎に独立に縮小処理を行うものであり、前記圧
縮処理及び縮小処理が施された各区間毎の波形データを
記憶すると共に、各区間毎の重み係数を記憶する記憶手
段を更に具えたこと。これにより、縮小化されたデータ
を元の状態に復元するときに、該記憶手段から各区間毎
の重み係数を読み出して、復元演算に利用することがで
きるので、有利である。 ｊ）前記記憶手段において、各区間毎の重み係数は、当
該区間よりも前の区間により、復元演算の際に、先行区
間の波形データの読出し時に、次の区間の重み係数を読
み出しておくことができ、これを次の区間の波形データ
の読出し時に該区間のための復元用重み係数として即使
用することができるので、制御が簡単かつ確実である、
という利点がある。 ｋ）前記圧縮フィルタ手段は、各区間毎に独立に設定し
たフィルタ係数に従って各区間毎に独立にデータ圧縮処
理を行うものであり、前記記憶手段は、各区間毎のフィ
ルタ係数を、当該区間よりも前の区間の波形データを記
憶している記憶領域の一部において更に記憶しているこ
と。これにより、圧縮データの復調演算の際に、先行区
間の波形データの読出し時に、次の区間の圧縮フィルタ
係数を読み出しておくことができ、これを次の区間の波
形データの読出し時に該区間のための圧縮データ復調係
数として即使用することができるので、制御が簡単かつ
確実である、という利点がある。 ｌ）１サンプルデータのビット数を制限する制限ビット
数を任意に設定する設定手段と、前記データ圧縮処理及
び縮小処理後のデータが、設定された前記制限ビット数
に納まるように、前記重み係数を自動的に設定する制御
手段とを更に具えたこと。これにより、波形データのビ
ット数を望みの数に制御することが容易に行えるので、
波形データの作成・管理にとって有利であり、また、波
形メモリを有効に利用することができる。また、重み係
数を自動的に設定することができるので、有利である。 ｍ）前記制御手段は、前記重み係数を最初は所定値に設
定して前記データ圧縮処理及び縮小処理を行わせ、該デ
ータ圧縮処理及び縮小処理後のデータが、前記制限ビッ
ト数に納まらないならば、該重み係数を自動的に切り換
えて前記データ圧縮処理及び縮小処理をやり直させるも
のであること。これにより、最適な重み係数を自動的に
設定することができるので、有利である。この発明に係
る波形データ再生装置の実施の態様の１つを挙げると次
のようである。 ｎ）前記圧縮データ復調のための係数と重み係数は前記
波形記憶手段において波形データと一緒に記憶されてお
り、前記係数提供手段は、前記波形記憶手段の読出し出
力から前記圧縮データ復調のための係数と重み係数を分
離して取り出すものであること。これにより、波形メモ
リを無駄なく有効に利用することができ、メモリの節約
、という点で有利である。

【００１１】

【実施例】以下、添付図面を参照してこの発明の実施例
を詳細に説明しよう。 −−波形データの圧縮・再生処理の全体の流れ−−まず
、この発明の一実施例における波形データの圧縮・再生
処理の全体の流れにつき、図１を参照して概略説明する
。まず最初に圧縮対象波形を用意する。この用意の仕方
の一例としては、自然楽器等によって発音された原波形
をサンプリングして記憶すること、もしくはすでに外部
メモリ等に記憶してある所望の原波形を該外部メモリか
ら取り込むこと、などによって行うようにしてよい。

【００１２】サンプリングした原波形は、そのまま圧縮
対象波形として使用せずに、必要な加工処理を行ってか
ら圧縮処理を行うようにしてよい。そのような加工処理
としては、例えば、原波形の振幅エンベロープを抽出す
る処理、原波形から振幅エンベロープを除去してその振
幅レベルを均一レベルに規格化する処理、反対に任意の
振幅エンベロープを付与する処理、適当なフィルタリン
グを施す処理、波形の位相を合わせる処理、ノイズ成分
を抽出する処理など各種の処理が有り、そのうち１又は
複数の処理を行うようにしてよい。また、処理済みの原
波形の全てをメモリに記憶せずに、所定区間を切り取っ
て記憶するようにしてよい。その場合に、メモリに記憶
する原波形のスタートアドレスを設定したり、繰り返し
読み出しする区間がある場合はその繰り返し読み出し区
間のアドレスを設定したりする処理も行う。また、繰り
返し読み出しがスムーズに行われるようにするために、
必要な波形加工処理等を行うようにしてもよい。

【００１３】次に、波形データを圧縮してメモリに書き
込む処理を行う。ここではまず、各種の「データ設定」
を行う。この「データ設定」の１つとして読み出しアド
レス設定と書込みアドレス設定がある。読み出しアドレ
ス設定とは、上述のように必要な加工処理が施された原
波形すなわち圧縮対象波形を記憶したメモリから該波形
を読み出すべきアドレスの範囲を設定することである。 つまり、原波形メモリの読み出しスタートアドレスと読
み出し終了アドレス、あるいは繰り返し読み出し範囲を
設定するアドレスなどを設定する。書込みアドレス設定
とは、データ圧縮処理後の波形データをメモリのどのア
ドレス範囲に書き込むべきかを指定するアドレスを設定
する処理である。後述のように、以下の実施例では、デ
ータ圧縮処理後の波形データの１サンプルのビット数（
すなわちデータ長）は必ずしもメモリの１アドレスのビ
ット数に一致していず、しかも可変ビット長であり、し
かも、１サンプルが１アドレスに１対１で記憶されるの
ではなく、詰め込まれて書き込まれるようになっている
。従って、原波形のデータ量（サンプル数）が判ってい
ても、データ圧縮処理後の波形データの全記憶アドレス
がどれだけになるかは、圧縮処理が終わってみなければ
判らない。そこで、この書込みアドレス設定では、最初
のデータを書き込むべきスタートアドレスは設定するこ
とができるが、書込み終了アドレスは設定することがで
きない。追って説明するように、書込み終了アドレスは
、データ圧縮処理及び書込み処理が終了した時点で、自
動的に記憶され、後の再生処理に便ならしめるようにな
っている。

【００１４】ここで行う「データ設定」の別の例として
、制限ビット数の設定がある。これは、連続する複数周
期からなる圧縮対象波形を複数の区間（これを単にブロ
ック若しくはブロック区間という）に分け、データ縮小
及び圧縮処理後の１サンプルデータのビット数を各区間
毎に制限するために、各区間毎にその制限ビット数を任
意に設定することである。発音開始から終了に至る波形
の全区間においては、アタック部のように細かな再現性
が要求される部分もあれば、減衰部分のように細かな再
現性がそれほど要求されない部分もある。そこで、再現
の際に要求される精密度に応じて、データ縮小及び圧縮
処理後のビット数を可変するようにすれば、データビッ
ト数の縮減にも寄与するので、効率的である。そのため
に、このように、波形を複数区間に分け、各区間毎に制
限ビット数を任意に設定できるようにしたのである。

【００１５】ここで行う「データ設定」の別の例として
、重み係数（シフトデータ）の設定がある。波形圧縮処
理にあたって、所定のデータ圧縮処理を行う一方で、そ
の所定のデータ圧縮処理の前後及びその最中のいずれか
の段階で、波形データの値を任意の重み係数に従って縮
小する縮小処理を行うことが、この実施例における特徴
の１つである。そのための重み係数を設定する。以下の
例では、重み付け演算をデータシフトによって行うよう
にしているため、重み係数をシフトデータとも言う。 以下の実施例では、重み係数（シフトデータ）は、上記
各ブロック区間毎に設定できるようになっており、各ブ
ロック区間毎にそれぞれ独立の重み係数に従ってデータ
縮小処理を行うようになっている。なお、ここで行う「
データ設定」の仕方としては、設定スイッチ等を使用し
たマニュアル設定に限らず、外部から設定済みのデータ
を取り込むようにしてもよい。また、重み係数（シフト
データ）の設定は、このデータ設定の段階でマニュアル
若しくは外部入力により設定するようにしてもよいが、
データ圧縮処理の実行中において上記制限ビット数に応
じて自動的に設定及び変更するようにしてもよい。

【００１６】次に、「データ圧縮及び縮小処理」を行う
。ここでは、線形予測法等の所定のデータ圧縮技術に従
う「所定のデータ圧縮処理」と、上記重み係数（シフト
データ）に従う「データ縮小処理」を行う。「所定のデ
ータ圧縮処理」は、線形予測法等の所定のデータ圧縮技
術に従う、いわばメインのデータ圧縮処理である。それ
に対して、「データ縮小処理」は、この「所定のデータ
圧縮処理」の前乃至後のいずれかの段階で、波形データ
の値を上記重み係数（シフトデータ）に従って更に縮小
する処理であり、いわばサブのデータ圧縮処理である。 この「データ圧縮及び縮小処理」の詳細については後述
する。

【００１７】次に、「データ圧縮及び縮小処理」後の波
形サンプルデータを、可変ビット長のデータに加工する
処理を行う。ここでは、１ブロック区間をさらに複数の
区間（これを単にフレーム若しくはフレーム区間という
）に分け、各フレーム区間毎に、波形サンプルデータの
ビット長を決定し、そのビット長に納まるように各波形
サンプルデータのビット数を切り揃える。例えば、各フ
レーム区間毎に、波形サンプルデータの有効ビット数の
最大値を検出し、これをそのフレーム区間における波形
サンプルデータの共通のビット長として決定する。例え
ば、１６ビット規格で示された波形サンプルデータにお
いて最上位ビットから連続して“０”のビットが５ビッ
ト連続しているとすると、その“０”の上位５ビットが
実質的な値に対応していない無視できるビットであり、
その下位の１１ビットが有効ビットである。そのフレー
ム内の有効ビット数の最大値は、そのフレーム内の波形
サンプルデータの有効ビットをすべてカバーし得るビッ
ト長である。従って、そのように決定したビット長で、
そのフレーム内のすべての波形サンプルデータのビット
数を切り揃えても、有効ビットをすべて残すことができ
る。こうして、波形サンプルデータは、各フレーム区間
毎に可変ビット長のデータとなるように処理される。こ
の可変ビット長加工処理は、人手によらずに、有効ビッ
ト数の最大値の検出に基づき自動的に行うことができる
。勿論、人手によって各フレーム区間毎のデータ可変ビ
ット長を設定入力することも可能である。

【００１８】次に、可変ビット長に加工された「データ
圧縮及び縮小処理」後の波形サンプルデータを、メモリ
に書き込む処理を行う。前述のように、可変ビット長の
波形サンプルデータをメモリに記憶する場合に、各アド
レスに１対１に記憶するのではなく、詰め込んで記憶す
るようにしているため、１つの波形サンプルデータを、
１アドレスの一部のビット領域に、もしくは複数のアド
レスにまたがって、書き込む制御を行う。また、後段の
再生処理の際に使用できるようにするために、データ圧
縮に使用した圧縮係数、データ縮小に使用した重み係数
、波形サンプルデータのビット数を示すデータ、などの
各種制御データを隠れビットデータとして波形サンプル
データに混在させて書き込む制御を行う。このような書
き込み処理の詳細については後述する。

【００１９】再生処理においては、まず、通常知られて
いるように楽音発生用の各種パラメータ（エンベロープ
設定パラメータや効果設定パラメータ、音色制御パラメ
ータなど）を設定する。そして、鍵盤等の発音指定手段
により発生音の音高指定操作もしくは発音指定操作を行
い、指定された音高に従いメモリから波形サンプルデー
タを順次読み出す。この読み出しに伴い、読み出した波
形サンプルデータは、前述のように、可変ビット長から
なるデータであるため、これを所定の均一のビット長に
直す整合化処理を行う。同時に、波形サンプルデータ中
に混在されている隠れビットデータすなわち各種制御デ
ータを、メモリ読み出しデータの中から取り出し、波形
サンプルデータから分離する処理を行う。このようなビ
ット長整合化処理及び隠れビット分離処理の詳細につい
ては後述する。次に、圧縮化されている波形サンプルデ
ータを所定の符号化フォーム（例えばＰＣＭフォーム）
に復調する復調処理と、任意の重み付けで縮小化されて
いる該波形サンプルデータを均一の重みに復元する演算
処理を行う。その際に、上記のように分離した隠れビッ
トデータすなわち制御データ中に含まれる圧縮係数と重
み係数を使用し、圧縮係数に応じて復調処理を行うと共
に重み係数に応じて重み復元演算処理を行う。これらの
処理についても詳細例は後述する。こうして，最終的に
は、通常のデータフォーム（例えば均一の重みのＰＣＭ
フォームのデータ）に復元された波形サンプルデータを
、Ｄ／Ａ変換し、音響的に発音する。

【００２０】−−ハード構成例の説明−−次に、上述の
ような波形データの圧縮及び再生処理を実施するために
使用することができる電子楽器の一実施例のハードウェ
ア構成例につき図２により説明する。図２に示された電
子楽器は様々な処理及び制御をマイクロコンピュータに
よって行うものであり、ＣＰＵ（中央処理ユニット）１
０，プログラム及び各種データを記憶したＲＯＭ１１，
ワーキング及びデータ記憶用のＲＡＭ１２を具えている
。アナログ信号外部入力部１３は、アナログ音響信号を
外部より入力するためのもので、例えばマイクロフォン
等を含むものである。サンプリング装置１４はアナログ
信号外部入力部１３より入力したアナログ音響信号をサ
ンプリングし、ＰＣＭ符号化されたディジタルの波形サ
ンプルデータに変換するものである。

【００２１】波形メモリ１５は波形データを記憶するた
めの読み書き可能なメモリであり、例えばＲＡＭからな
り、必要に応じてバッテリバックアップその他の手段に
より不揮発化されていてよい。波形メモリインタフェー
ス１６は波形メモリ１５の読み書きを制御するものであ
る。ディスクメモリ装置１７は波形データを記憶するた
めの大容量メモリとそのドライバからなるものであり、
内蔵式ハードディスクあるいは着脱式フロッピーディス
クなど、どのようなタイプのものでもよい。ディスクイ
ンタフェース１８はディスクメモリ装置１７に対する読
み書きデータのインタフェースである。ＤＭＡコントロ
ーラ１９は、ディスクメモリ装置１７の読み書きをＤＭ
Ａ方式で制御するものであり、該ディスクメモリ装置１
７と波形メモリ１５との間の波形データの転送等に際し
て使用される。

【００２２】アナログ信号外部入力部１３より入力した
アナログ音響波形信号をＰＣＭ符号化してなる波形サン
プルデータに対して、波形データ圧縮処理を施す。この
外部よりサンプリングした圧縮対象たる原波形データは
、波形メモリ１５に記憶するようにしてもよいし、ディ
スクメモリ装置１７に一旦記憶するようにしてもよい。 原波形データに対する前述の必要に応じた加工処理（エ
ンベロープ除去やアタック部及び繰り返し部の抽出又は
作成など）は、この電子楽器のマイクロコンピュータを
使用して行ってもよいし、ディスクメモリ装置１７に一
旦記憶して別途の波形プロセッサ若しくは波形処理用コ
ンピュータにセットし、そこで行ってもよい。前者の場
合は、その加工処理の過程でのバッファメモリとしては
ＲＡＭ１２や波形メモリ１５の所定エリアを使用してよ
く、最終的に加工処理済みの多数のサンプル点からなる
複数周期の圧縮対象波形データが波形メモリ１５に記憶
される。後者の場合は、加工処理済みの多数のサンプル
点からなる複数周期の圧縮対象波形データを、ディスク
メモリ装置１７からこの電子楽器内に取り込み、波形メ
モリ１５に記憶する。勿論、別途の適宜のサンプリング
システムでサンプリングした原波形データをフロッピー
ディスク等に記憶し、これをディスクメモリ装置１７か
らこの電子楽器内に取り込み、波形メモリ１５に記憶す
るようにしてもよい。

【００２３】上記のようにして波形メモリ１５内に準備
された圧縮対象波形に対して所定のデータ圧縮処理及び
縮小化処理を施す。この実施例では、データ圧縮処理及
び縮小化処理は、マイクロコンピュータの制御に基づき
実行される。操作子部２０は、電子楽器の操作パネル部
において通常設けられている音色選択／設定／制御用の
各種スイッチやその他楽音要素や各種効果を選択／設定
／制御するためのスイッチやディスプレイ等を具備して
いるほか、波形の加工処理やデータ圧縮処理及び縮小化
処理の際に前述の各種のデータを設定するために使用す
るスイッチやディスプレイ等を具備していてよいが、そ
の詳細は省略する。波形バッファメモリ２１は、データ
圧縮処理及び縮小化処理を実行しているときに、処理中
の若しくは処理済みの波形データを一時記憶するバッフ
ァである。このバッファメモリ２１に記憶したデータ圧
縮及び縮小処理済みの波形データを読み出し、前述の詰
め込み処理及び隠れビット挿入処理を行いながら、該処
理済み波形データを波形メモリ１５に書き込む。

【００２４】鍵盤部２２は通常知られているように、発
生すべき楽音の音高を指定するための複数の鍵を具備し
ている。楽音の再生に際しては、操作子部２０で、通常
知られているように楽音発生用の各種パラメータを所望
の状態に設定する。そして、鍵盤部２２で所望の鍵を押
圧する。音源部２３は、操作子部２０における各種パラ
メータ設定状態及び鍵盤部２２の押鍵情報に応じて、波
形メモリ１５から波形データを読み出し、これに基づき
楽音信号を発生するものである。この音源部２３では、
前述のデータビット長整合化処理及び隠れビット分離処
理を行うようになっていると共に、圧縮化されている波
形サンプルデータの復調処理及び重み復元演算処理も行
う。音源部２３から発生されたディジタル波形サンプル
信号はＤ／Ａ変換器２４でアナログ信号に変換され、サ
ウンドシステム２５に与えられて、音響的に発音される
。

【００２５】−−ブロック及びフレームの説明−−波形
メモリ１５に記憶されている圧縮対象波形は、ＰＣＭ符
号化された一定ビット長（例えば１サンプルが１６ビッ
ト）のデータであり、多数のサンプル点かなる。これを
圧縮処理する場合、前述のようにブロック区間とフレー
ム区間に分けて取り扱う。一例として、１つのブロック
は１０２４サンプルからなり、１音に対応する一連の圧
縮対象波形は、通常、全体としてそれよりも多数のサン
プル数からなり、従って、ブロック区間も複数ブロック
に区分することができる。１つのブロックは６４フレー
ム区間からなり、従って、１フレーム区間は１６サンプ
ル点からなる。波形データの圧縮及び縮小処理にあたっ
ては、各ブロック区間毎に夫々固有の圧縮係数及び重み
係数に従って処理を行う。つまり、圧縮係数及び重み係
数は、１つのブロック区間内では共通である。波形デー
タの可変ビット長加工処理にあたっては、各フレーム区
間毎に夫々固有の可変ビット長に設定する。つまり、波
形サンプルデータのビット長は１つのフレーム区間内で
は共通である。

【００２６】−−圧縮及び書込みの概略−−図３は、波
形データの圧縮からメモリへの書込みに至るまでの処理
の全体像の概略を示すフローチャートであり、マイクロ
コンピュータによる制御の下で実行されるものである。 まず、ステップ３０では、前述の「データ設定」で設定
された各種データを受け取り、データ圧縮処理を開始で
きる状態にする。例えば、波形メモリ１５における圧縮
対象波形の読み出しスタートアドレスや各ブロック毎の
制限ビット数データなどが、前述のように、操作者の希
望に応じて設定されるので、これを受け取る。次のステ
ップ３１では、圧縮処理中のブロック区間を識別するた
めのブロック番号をカウントするブロックカウンタと、
該ブロック内のサンプル点を識別するためのサンプル番
号をカウントするサンプルカウンタの内容を初期値０に
リセットする。また、各種レジスタの内容を所定の初期
値に夫々設定する。例えば、制限ビット数を記憶するレ
ジスタには、各ブロック毎に設定された制限ビット数デ
ータをセットする。

【００２７】次のステップ３２では、上述のように設定
された読み出しスタートアドレスに基づき、圧縮対象波
形の最初の１ブロック区間の波形データを波形メモリ１
５から読み出す。そして、この最初の１ブロック区間の
波形データに対して、所定のデータ圧縮処理及び縮小化
処理を施す。このデータ圧縮処理及び縮小化処理の具体
例については追って説明する。次のステップ３３では、
波形スタートアドレステーブルＷＳＴに、これから圧縮
する波形データを記憶するメモリエリアのスタートアド
レスを指示するデータを記憶する。圧縮した波形データ
を波形メモリ１５に書き込むとき、この波形スタートア
ドレステーブルＷＳＴに記憶したスタートアドレスを参
照し、そのスタートアドレスから圧縮波形データの書込
みを開始する。そして、該圧縮波形データを読み出すと
きは、この波形スタートアドレステーブルＷＳＴに記憶
したスタートアドレスを参照し、そのスタートアドレス
から読み出しを開始する。次のステップ３４では、圧縮
波形データを記憶する領域のヘッダ部において、該圧縮
波形データのヘッドデータを書き込む。

【００２７】ここで、波形メモリ１５における圧縮波形
データの記憶領域のフォーマットを例示すると、図４の
ようである。波形番号１〜ｎは、ｎ種類の音若しくは音
色に対応するものであり、ｎ種類の音若しくは音色に対
応する波形データを波形メモリ１５で記憶しておくこと
ができる。ｎの数は固定であってもよいし、可変であっ
てもよい。波形スタートアドレステーブルＷＳＴは、各
波形番号１〜ｎ毎のスタートアドレスデータを記憶する
。データエリアは、各波形番号１〜ｎ毎の波形データを
記憶するエリアであり、各波形番号１〜ｎに対応してそ
れぞれヘッダ部と波形サンプルデータ記憶部を有してい
る。前記ステップ３２では、これから圧縮処理をしよう
とする波形に割当てた波形番号に対応する波形スタート
アドレステーブルＷＳＴにスタートアドレスデータを書
き込む。そして、このスタートアドレスデータは、デー
タエリアにおける当該波形番号に関する波形データ記憶
エリアの先頭アドレスを特定する。

【００２８】ヘッダ部に記憶するヘッドデータの一例を
示すと、波形名データ、圧縮有無フラグデータ、エンベ
ロープ識別データ、イニシャル再生制御データ、アドレ
スサイズデータ（若しくは終了アドレスデータ）などが
ある。波形名データとは波形名（例えば音色名）を示す
データである。圧縮有無フラグデータとは、この波形が
圧縮処理を施したものであるか否かを示すフラグである
。この実施例では、圧縮処理を施すことを前提として説
明を行っているが、圧縮処理を行わないことを選択する
ことも可能であるので、このようなフラグが設けられて
いる。エンベロープ識別データとは、この波形データが
、発音開始から終了に至るまでの全体の音量エンベロー
プが付与されているものであるか、あるいはアタック部
のみエンベロープが付与されているものであるか、ある
いは時変動する音量エンベロープは付与されていない（
つまり一定レベルに規格化してある）か、等の音量エン
ベロープ付与状態を識別するデータである。

【００２９】イニシャル再生制御データとは、最初のブ
ロック区間及びフレーム区間の波形データを再生するの
に必要な各種の制御データのことであり、圧縮化されて
いる波形サンプルデータを復調するために必要な圧縮係
数データ、重み復元演算処理に必要な重み係数データ、
データビット長を整合化するのに必要なビット数データ
、などからなる。データ圧縮と重み付け縮小化処理は１
ブロック内で共通であり、可変データビット長は１フレ
ーム内で共通であるため、イニシャル再生制御データは
、第１ブロックに関する圧縮係数及び重み係数データと
、第１ブロックの第１フレームに関するビット数データ
とからなるものである。なお、第２ブロック以降の各ブ
ロックに関する圧縮係数及び重み係数データは、当該ブ
ロックの１つ前のブロックの波形サンプルデータの記憶
エリアにおいて隠れビットデータとして該波形サンプル
データに混在させて書き込むようにする。また、第１ブ
ロックの第２フレーム以降の各フレームに関するビット
数データは、当該フレームの１つ前のフレームの波形サ
ンプルデータの記憶エリアにおいて隠れビットデータと
して該波形サンプルデータに混在させて書き込むように
する。第１ブロックに関する圧縮係数及び重み係数デー
タと、第１ブロックの第１フレームに関するビット数デ
ータは、その前のブロック又はフレームが存在していな
いので、イニシャル再生制御データとしてヘッダ部に記
憶しておくのである。

【００３０】アドレスサイズデータ（若しくは終了アド
レスデータ）は、この波形番号に係る波形データを記憶
している全体のアドレス数（アドレスサイズ）を示すデ
ータである。これは、この波形番号に係る最後の波形サ
ンプルデータを記憶しているアドレスつまり終了アドレ
スを示すデータであってもよい。前述のように、データ
圧縮処理後の波形データの１サンプルのビット数（すな
わちデータ長）は必ずしもメモリの１アドレスのビット
数に一致していず、しかも可変ビット長であり、しかも
、１サンプルが１アドレスに１対１で記憶されるのでは
なく、詰め込まれて書き込まれるようになっているため
、データ圧縮処理後の波形データの全記憶アドレスがど
れだけになるかは、圧縮処理が終わってみなければ判ら
ない。そのため、データ圧縮処理及び書込み処理が終了
した時点で判明するアドレスサイズデータ若しくは終了
アドレスデータをこのヘッダ部に書込み、後の再生処理
に便ならしめるようになっている。従って、前記ステッ
プ３４の段階では、アドレスサイズデータ若しくは終了
アドレスデータはヘッダ部に書き込まれない。

【００３１】なお、ヘッダ部に記憶するヘッドデータは
、上記の例に限らず、必要に応じてどのようなデータで
あってもよい。例えば、波形の一部区間を繰返し読み出
すようにする場合は、その繰返し読み出し区間を指定す
るためのループアドレスデータを記憶しておくようにし
てよい。また、複数のデータ圧縮方式のいずれかに従っ
て選択的にデータ圧縮を行う場合は、選択したデータ圧
縮方式を示すデータをヘッダ部に記憶し、復調に便なら
しめるものとする。あるいは、原波形の名前を示すデー
タをヘッダ部に記憶しておき、適宜読み出して表示して
、演奏者の参考に供することができるようにしてもよい
。

【００３２】図３に戻ると、ステップ３５では、圧縮対
象波形の次の１ブロック区間の波形データを波形メモリ
１５から読み出し、そして、この読み出した１ブロック
区間の波形データに対して、所定のデータ圧縮処理及び
縮小化処理を施す。ステップ３３の処理によってデータ
圧縮処理及び縮小化処理が施された第１ブロックの波形
データは、波形バッファメモリ２１（図２）に一時記憶
されている。そして、このステップ３５の処理によって
データ圧縮処理及び縮小化処理が施された第２ブロック
の波形データも、波形バッファメモリ２１に一時記憶さ
れる。このように波形バッファメモリ２１には、隣接す
る２つのブロック（先行するブロックとその次のブロッ
ク）の圧縮及び縮小処理済み波形データがそれぞれ一時
記憶されるようになっている。

【００３３】次のステップ３６では、波形バッファメモ
リ２１に一時記憶している波形データのうち先行するブ
ロックの波形データを、可変ビット長のデータに加工し
て、これを波形メモリ１５に書き込む処理を行う。ここ
では、先行するブロックの波形データを書き込む際に、
前ステップ３５で圧縮処理が終了した次のブロックに関
する圧縮係数及び重み係数データを波形データに混在さ
せて書き込む処理を行う。この可変ビット長加工処理及
び書き込み処理の具体例については追って詳述する。な
お、このステップ３６では最初は第１ブロックの波形デ
ータについてビット長加工及び書き込み処理を行うが、
その場合書き込みの先頭アドレスは前記スタートアドレ
ステーブルＷＳＴによって指示される。

【００３４】次のステップ３７では全ての波形データの
圧縮を終了したかを判断する。まだ、終了していなけれ
ば、ステップ３８に行き、次のブロックを指示する。そ
して、前記ステップ３５に戻り、該指示した次ブロック
についての波形データの圧縮及び縮小化処理を行い、ス
テップ３６の処理を行う。こうして、ブロックを順次切
り換えて、ステップ３５と３６の処理を繰り返す。そし
て、全ての波形データの圧縮を終了すると、ステップ３
７がＹＥＳとなり、ステップ３９に行く。ステップ３９
では、現在処理中の当該波形番号に関するヘッダ部に、
当該波形データに関する前記アドレスサイズデータもし
くは終了アドレスデータを書き込む。詳しくは特に説明
しないが、圧縮された波形データを波形メモリ１５に書
き込む際にはアドレスポインタによって書き込みアドレ
スを適切に指定するので、全ての波形データの圧縮を終
了したときアドレスポインタは終了アドレスを指示して
いる。従って、ステップ３９では、当該波形データに関
する前記アドレスサイズデータもしくは終了アドレスデ
ータが自動的に判明するので、これを書き込むのである
。

【００３５】−−圧縮及び縮小化処理（第１の実施例）
−− 前記ステップ３２及び３５で実行する波形データの圧縮
及び縮小化処理は、マイクロコンピュータの制御の下で
行われる。図５はマイクロコンピュータの制御の下で行
われる波形データ圧縮及び縮小化処理の一実施例（第１
の実施例）を示す機能ブロック図である。この波形デー
タ圧縮及び縮小化処理については、図示のような機能ブ
ロック図に従って説明を行うことにし、フローチャート
の提示を省略する。勿論、マイクロコンピュータによる
制御に限らず、図示のような機能ブロック図に従うハー
ドウェア回路によって波形データ圧縮及び縮小化処理を
行うこともできるのは言うまでもない。この第１の実施
例では、重み係数に応じた波形データの縮小化処理を、
フィルタを使用したデータ圧縮処理の前段階で行うよう
にしている。図５において、波形メモリ読み出し部４０
は波形メモリ１５から圧縮対象波形データを読み出すた
めのものであり、制御部４１の制御により読み出しアド
レス信号が与えられる。制御部４１は全体の制御を行う
ためのものであり、各部に制御信号を与える。ブロック
カウンタ４２は現在処理中のブロック番号をカウントす
るものである。サンプルカウンタ４３は現在処理中のサ
ンプル番号をカウントするものである。

【００３６】前述のように、初期状態において（図３の
ステップ３１において）、制御部４１の制御により、ブ
ロックカウンタ４２とサンプルカウンタ４３を初期値０
にリセットする。そして、１サンプル分の波形データの
圧縮及び縮小処理を行う毎にサンプルカウンタ４３を１
カウントアップする。また、１ブロック分の処理を行う
毎にブロックカウンタ４２を１カウントアップする。ま
た、サンプルカウンタ４３は、１ブロック分の処理を開
始するときに０にリセットされる。また、圧縮対象波形
の範囲を指定する読み出しスタートアドレスが制御部４
１に取り込まれ、波形メモリ１５の読み出しアドレスは
、このスタートアドレスにサンプルカウンタ４３のカウ
ント値を加算し、かつブロックカウンタ４２のカウント
値を所定の重みで（１０２４倍の重みで）加算すること
により、特定される。この読み出しアドレスデータは、
波形読み出し部４０に与えられ、波形メモリ１５から読
み出すべきサンプルデータのアドレスを指定する。 また、１フレーム区間は１６サンプルからなるものとし
ているので、サンプルカウンタ４３の５ビット目から上
のビットはフレーム番号を示すデータとしても使用され
る。

【００３７】制限ビット数レジスタ４４は、前述のよう
に各ブロック区間毎に予め設定された制限ビット数を指
示するデータをストアするものであり、図３のステップ
３１による初期設定処理によって各ブロック区間毎の制
限ビット数指示データを該レジスタ４４に取り込む。ブ
ロックカウンタ４２の出力つまりブロック番号データに
応じて、現在処理中のブロックに対応して設定された制
限ビット数指示データをレジスタ４４から読み出す。シ
フトデータ発生部４５は、シフトデータつまり重み係数
を発生するものであり、制限ビット数レジスタ４４から
与えられる当該ブロックに関する制限ビット数指示デー
タ及びその他のデータを考慮して、適切なシフトデータ
つまり重み係数を発生する。このシフトデータ発生部４
５から発生されたシフトデータは、シフトデータレジス
タ４６にレジストされる。シフトデータレジスタ４６に
レジストされたシフトデータつまり重み係数は、シフト
回路４７（つまり重み演算回路）に与えられる。

【００３８】シフト回路４７は、波形読み出し部４０を
介して波形メモリ１５から読み出された波形サンプルデ
ータを入力し、このサンプルデータの値をシフトデータ
に応じたビット数だけ下位にシフトすることにより、該
サンプルデータの値の縮小化演算を行う。例えば、有効
ビット数が１０ビットの波形サンプルデータを２ビット
下位にシフトしたとすると、該波形サンプルデータの有
効ビット数が８ビットに縮小化されることになる。シフ
ト回路４７から出力される波形サンプルデータは圧縮フ
ィルタ部４８に入力される。圧縮フィルタ部４８は、フ
ィルタによるデータ圧縮処理を行なうものである。圧縮
フィルタ部４８のフィルタ係数つまり圧縮係数は、各ブ
ロック区間ごとの波形サンプルデータに基き、線形予測
法に従って、各ブロック区間ごとに算出される。そのた
めに、ハミング窓乗算部４９、ハミングバッフア５０、
係数発生演算部５１、係数レジスタ５２が設けられてい
る。この詳細例については追って説明する。算出された
圧縮係数は、係数レジスタ５２にストアされ、圧縮フィ
ルタ部４８に入力される。

【００３９】圧縮フィルタ部４８から出力された波形サ
ンプルデータは、ブロックバッファ書込制御部５３を介
してブロックバッファ５５に一時記憶される。ブロック
バッファ５５に記憶されたデータはブロックバッファ読
出制御部５４によって適宜読出制御され、圧縮フィルタ
部４８に入力される。これは圧縮フィルタ部４８として
１段のフィルタ回路を使用し、ここにデータを巡回させ
ることにより２段の圧縮フィルタを構成するためである
。従って、正確には２巡目に圧縮フィルタ部４８から出
力される波形サンプルデータが圧縮処理済みのデータで
ある。ビット数検出部５６は、圧縮フィルタ部４８から
出力された圧縮処理済みの波形サンプルデータの有効ビ
ット数を検出するものである。例えば、１６ビット規格
で出力される圧縮処理済みの波形サンプルデータにおい
て、上位側の“０”のビットを除外し、“１”が立って
いるビットのうち最も上位のビットから下のビット数を
有効ビット数として検出する。そして、このビット数検
出部５６では、各フレーム区間毎にその有効ビット数の
最大値を検出し、フレーム別ビット数データＦＢＮとし
て出力する。このフレーム別ビット数データＦＢＮは、
ブロックバッファ書込制御部５３を介してブロックバッ
ファ５５に一時記憶され、フレーム毎の可変ビット長加
工処理の際に利用される。また、ビット数検出部５６で
は、このフレーム別ビット数データＦＢＮとビット数レ
ジスタ５７にストアされているビット数データとを比較
し、今回求めたフレーム別ビット数データＦＢＮの方が
大きければ、これをビット数レジスタ５７にストアする
。

【００４０】こうして、１ブロック分の処理を終了した
とき、最終的にビット数レジスタ５７にストアされてい
るビット数データが、そのブロックにおける有効ビット
数の最大値であり、これを最大ビット数データＭＢＮと
してシフトデータ発生部４５に与える。シフトデータ発
生部４５では、１ブロック分の処理を終了したとき、制
限ビット数レジスタ４４から与えられる当該ブロックの
制限ビット数データと最大ビット数データＭＢＮとを比
較し、最大ビット数データＭＢＮの方が大きい場合は、
圧縮後の波形データが当該ブロックに対応して設定した
制限ビット数を上回っているので、制御部４１に対して
当該ブロックに関する圧縮及び縮小処理のやり直しを命
ずると共に、シフトデータレジスタ４６に与えるシフト
データの値を前回よりも大きくする。こうして、シフト
データすなわち重み係数の値を最初は適当な所定値（一
定値もしくはブロック毎に任意に設定した値）として、
当該ブロックに対応して設定した制限ビット数との関係
から判断して、自動的にこのシフトデータすなわち重み
係数の値を切り換えて、当該ブロックに関する圧縮及び
縮小処理のやり直しを行い、最終的に、データ圧縮及び
縮小処理後のデータが、当該ブロックに対応して設定さ
れた制限ビット数に納まるように、シフトデータすなわ
ち重み係数を自動的に制御するようになっている。最終
的に確定した当該ブロックに関するシフトデータすなわ
ち重み係数は、ブロックバッファ書込制御部５３を介し
てブロックバッファ５５に一時記憶され、後に、波形サ
ンプルデータと共に波形メモリ１５に書き込まれる。勿
論、このようなシフトデータすなわち重み係数の自動決
定法を採用せずに、ブロック毎にマニュアル設定等する
ようにしてもよい。

【００４１】シフトデータ発生部４５は、１ブロック分
の処理を終了したとき、制限ビット数レジスタ４４から
与えられる当該ブロックの制限ビット数データと最大ビ
ット数データＭＢＮとを比較し、最大ビット数データＭ
ＢＮの方が小さい場合は、圧縮後の波形データが当該ブ
ロックに対応して設定した制限ビット数内に納まってい
るので、当該ブロックに関する処理を終了して次のブロ
ックの処理に移るよう、ブロックカウントアップ指示信
号をブロックカウンタ４２及び制御部４１に与える。こ
れにより、ブロックカウンタ４２は１カウントアップさ
れ、次のブロックの処理を行うことを指示する。ブロッ
クバッファ５５は図２の波形バッファメモリ２１に含ま
れているバッファメモリであり、そのメモリフォーマッ
トを例示すると図６のようである。このブロックバッフ
ァ５５は、波形データバッファＢＷ（Ａ）とＢＷ（Ｂ）
を有しており、それぞれに１ブロック分の波形サンプル
データを一時記憶することができ、合計２つのブロック
の波形サンプルデータを一時記憶することができるよう
になっている。どちらのバッファＢＷ（Ａ），ＢＷ（Ｂ
）に書き込むべきかは、ブロックカウント値の偶／奇に
応じて交互に切り換えられるようになっている。このよ
うに、２ブロック分の波形データバッファＢＷ（Ａ）と
ＢＷ（Ｂ）を有している理由は、波形メモリ１５に或る
ブロックの波形データを書き込むときにその次のブロッ
クに関する圧縮係数及びシフトデータ（重み係数）を隠
れビットデータとして一緒に書き込むように制御するた
めである。なお、このブロックバッファ５５に一時記憶
する隣接する２つのブロックを便宜上ブロックＡ，ブロ
ックＢと称する。

【００４２】パラメータバッファＢＰ（Ａ），ＢＰ（Ｂ
）は、隠れビットデータとして波形サンプルデータに混
在させて書き込むべき制御データを一時記憶するための
ものであり、当該ブロックＡまたはＢの圧縮係数及びシ
フトデータ（重み係数）と、当該ブロックＡまたはＢ内
の各フレーム毎のビット数データ（フレーム別ビット数
データＦＢＮ）とを記憶する。ヘッダバッフアは、波形
メモリ１５のヘッダ部に記憶すべきヘッドデータを一時
記憶しておくためのバッファである。フィルタディレイ
バッファは、圧縮フィルタ部４８内で信号の単位遅延を
行うための遅延回路部において前ブロックに関する圧縮
処理の終了時に保持していた信号データを、一時保存す
るためのものである。これは、前述のように、圧縮及び
縮小処理後の波形サンプルデータのビット数が制限ビッ
ト数内に納まらなかった場合に、１ブロック分のデータ
の圧縮及び縮小処理をやり直すことに備えたものである
。すなわち、そのようなやり直しを可能にするには、圧
縮フィルタ部４８内の遅延回路部における信号データの
内容は、前ブロックに関する圧縮処理の終了直後の内容
に再現されなければならない。そのために、圧縮フィル
タ部４８内の遅延回路部において前ブロックに関する圧
縮処理の終了時に保持していた信号データを、フィルタ
ディレイバッファにおいて一時保存しておき、次のブロ
ックに関する圧縮処理においてやり直しが要求されたと
き、このフィルタディレイバッファの保存データを圧縮
フィルタ部４８内の遅延回路部にセットし、当該ブロッ
クに関する圧縮処理を行うための初期状態を再現してや
るのである。

【００４３】図５に戻り、可変ビット長加工及び書込処
理部５８は、ブロックバッフア５５に記憶した１ブロッ
ク分の圧縮処理済データを読み出し、このデータビット
数を各フレーム区間毎の最大ビット数データＦＢＮのビ
ットサイズに切り揃える「可変ビット長加工処理」を行
うと共に、次ブロックの圧縮係数及びシフトデータ（重
み係数）を波形サンプルデータの中に混在させて書き込
み、かつ次フレームの可変ビット数ＦＢＮを示すデータ
を波形サンプルデータの中に混在させて書き込む処理な
どを行うものである。その詳細例については追って説明
する。

【００４４】−−圧縮フィルタ部の説明（第１の実施例
）−− 図７はシフト回路部４７と圧縮フィルタ部の基本構成例
を概念的に示すもので、圧縮フィルタ部は、２次フィル
タ４８Ａ，４８Ｂを２段縦続接続してなるものである。 １段目のフィルタ４８Ａではシフト回路部４７から出力
された縮小処理済の波形サンプルデータを遅延部ＤＡ０
に入力し、この遅延部ＤＡ０の出力に対して乗算器Ｍ０
で係数ａ０を乗算する。また、遅延部ＤＡ０の出力を２
番目の遅延部ＤＡ１に入力し、この遅延部ＤＡ１の出力
に対して乗算器Ｍ１で係数ａ１を乗算する。こうして、
１サンプル前のデータと２サンプル前のデータに係数を
乗じた積を加算器ＡＤＤで加算し、その和（たたみこみ
和）を減算器ＳＵＢで現サンプル点のデータから減算す
る。減算器ＳＵＢの出力は２段目のフィルタ４８Ｂに入
力される。２段目のフィルタ４８Ｂは１段目のフィルタ
４８Ａと同一構成であり、係数ｂ０，ｂ１が異なる。こ
のように２次フィルタ４８Ａ，４８Ｂを２段縦続接続し
てなる構成を採用したことにより、データ圧縮処理が効
率的に行えると共に、圧縮係数の設定も容易になるとい
う利点がある。また、圧縮フィルタ部４８として１段分
の２次フィルタのハードウェア回路を用意し、これを時
分割利用すればよいので、ハードウェア構成も簡単にな
る。

【００４５】図８は１段分の２次フィルタからなる圧縮
フィルタ部４８のハードウェア回路の一例を示すもので
あり、現サンプル点の入力波形サンプルデータからたた
みこみ和を減算するための減算器５９の出力をリミッタ
６０を通して出力するようになっている。また、このリ
ミッタ６０の出力に加算器６１で前記たたみこみ和を加
算することにより、現サンプル点の入力波形サンプルデ
ータを再現し、これをリミッタ６２を介して遅延部６３
，６４に入力する。乗算器６５，６６では各遅延部６３
，６４の出力に対して圧縮係数ｃ０，ｃ１を乗算し、そ
のたたみこみ和を加算器６７で求める。圧縮係数ｃ０，
ｃ１の値は、この圧縮フィルタ部４８を１段目のフィル
タ４８Ａとして使用するときａ０，ａ１であり、２段目
のフィルタ４８Ｂとして使用するときｂ０，ｂ１である
。なお、前述のやり直し処理のときは、遅延部６３，６
４に前記フィルタディレイバッフアの内容（前ブロック
に関する圧縮処理の終了時に保持していた信号データ）
をセットする。

【００４６】−−圧縮係数の発生−− 次に、前記ハミング窓乗算部４９、ハミングバッフア５
０、係数発生演算部５１、係数レジスタ５２を使用した
線形予測法に従う圧縮フィルタ係数の発生演算の手順の
一例について図９を参照して説明する。まず、波形メモ
リ１５から１ブロック分（１０２４サンプル分）の波形
サンプルデータを順次読み出し、これをハミング窓乗算
部４９に入力し、ハミング窓関数を乗算する。この場合
、ハミング窓関数も１０２４サンプルからなり、ハミン
グ窓関数の各サンプル値を１ブロック分（１０２４サン
プル分）の波形サンプルデータにそれぞれ乗算する。 そして、その積Ｓｎ（ただしｎ＝０，１，２，３，……
１０２３）をハミングバッフア５０にストアする。次に
、係数発生演算部５１では、ハミング窓で重み付けした
波形サンプルデータＳｎに基づき、次式に従って、自己
相関関数Ｒｉを、ｉ＝０，１，２に関してそれぞれ求め
る。 Ｒｉ＝ΣＳｎＳｎ＋ｉ　　　　（ただしΣの累計範囲は
、ｎ＝０から１０２３まで） 次に、上記のように求めた自己相関関数Ｒｉに基づき、
次式に従って、圧縮係数ｃ０，ｃ１を求める。 ｃ０＝（Ｒ１・Ｒ０−Ｒ１・Ｒ２）／（Ｒ０・Ｒ０−Ｒ
１・Ｒ１）ｃ１＝（Ｒ２・Ｒ０−Ｒ１・Ｒ１）／（Ｒ０
・Ｒ０−Ｒ１・Ｒ１）なお、１段目の圧縮フィルタ係数
を求めているとき、上記ｃ０，ｃ１はａ０，ａ１に対応
し、２段目の圧縮フィルタ係数を求めているとき、上記
ｃ０，ｃ１はｂ０，ｂ１に対応する。

【００４７】次に、今求めた圧縮フィルタ係数ｃ０，ｃ
１が１段目のものであるかを確認し、そうであれば、今
求めた圧縮フィルタ係数ｃ０，ｃ１すなわちａ０，ａ１
を係数レジスタ５２にストアすると共に、圧縮フィルタ
部４８に与え、かつ現在処理中のブロックに関する波形
サンプルデータを波形メモリ１５から順次読み出し、こ
れを圧縮フィルタ部４８に入力し、該圧縮フィルタ係数
ｃ０，ｃ１すなわちａ０，ａ１に従う圧縮処理を行う。 こうして、１段目のフィルタ４８Ａの出力を求め、これ
をハミング窓乗算部４９に入力し、ハミング窓関数を乗
算する。そして、前述と同様の処理を繰り返して、その
積Ｓｎをハミングバッフア５０にストアし、そして、自
己相関関数Ｒｉを求め、更に、圧縮係数ｃ０，ｃ１を求
める。 今度は、求めた圧縮係数ｃ０，ｃ１は２段目の圧縮フィ
ルタ係数ｂ０，ｂ１に対応しており、これを係数レジス
タ５２にストアして処理を終了する。説明は前後したが
、このようにして、当該ブロックに関する圧縮フィルタ
係数ａ０，ａ１，ｂ０，ｂ１を算出した後、圧縮フィル
タ部４８を使用して当該ブロックの波形サンプルデータ
の圧縮処理を前述のように行うのである。

【００４８】−−可変ビット長及び隠れビットの説明−
− ブロックバッフア５５に記憶した１ブロック分の圧縮処
理済データは、可変ビット長加工及び書込処理部５８の
処理によって波形メモリ１５に書き込まれる。図１０は
この可変ビット長加工及び書込処理部５８の処理動作を
説明するための機能ブロック図である。また、図１１は
この可変ビット長加工及び書込処理部５８によって実行
される可変ビット長加工及び書込処理の手順の概略を示
すものである。換言すれば、図１１は図３のステップ３
６で行う処理を幾分詳細に示すものであり、図１０は図
１１で行う手順と等価な処理を行う機能ブロック図であ
る。まず、この可変ビット長加工及び書込処理部５８に
よって行う波形サンプルデータの可変ビット長加工及び
書込処理ならびに隠れビットデータの書込処理の仕様の
概略について説明すると、次の通りである。なお、図１
２に、可変ビット長加工済みの波形サンプルデータ及び
隠れビットデータのフォーマットの一例を示す。

【００４９】１）可変ビット長 波形サンプルデータのビット数は、１フレーム内では共
通とし、各フレーム毎に可変とする。具体的には、当該
フレームにおける有効ビット数の最大値を検出したもの
である前記フレーム別ビット数データＦＢＮに基づき、
当該フレーム内の各サンプルデータを下位ビットから該
ＦＢＮのビット数分だけ取り出す。これにより、有効ビ
ットが確保されるようにして、当該フレーム内の各サン
プルデータのビット数を減少させることができる。図１
２の例では、フレーム０における波形データのサイズつ
まりビット長は１１ビットであり、フレーム１では１０
ビット、フレーム２では１２ビットである。

【００５０】２）隠れビット ａ）フレーム毎のビット数指示データ 上記のように各フレーム毎に可変ビット長に加工された
波形サンプルデータのビット数を指示するデータは、そ
の前のフレームの波形サンプルデータに混在させて隠れ
ビットデータとして書き込む。このビット数指示データ
は４ビットのデータであり、１ビットずつ分離されて、
前のフレームの最初の４サンプル分の波形データの最下
位ビットＬＳＢの下位側にそれぞれ位置づけられる。図
１２の例では、ビット数指示データに対応する隠れビッ
トデータの各ビットをＨＢ０，ＨＢ１，ＨＢ２，ＨＢ３
で示している。各隠れビットの２進コードづけの重みは
、ＨＢ３が最上位、以下ＨＢ２，ＨＢ１，ＨＢ０の順で
ある。図１２の例では、フレーム０の隠れビットＨＢ３
〜ＨＢ０の内容は“１０１０”であり、次フレーム１の
データ長＝１０ビットを指示する。また、フレーム１の
隠れビットＨＢ３〜ＨＢ０の内容は“１１００”であり
、次フレーム２のデータ長＝１２ビットを指示する。こ
れらの隠れビットＨＢ０〜ＨＢ３を持つサンプル点では
、同一フレーム内の他のサンプル点に比べて、データ長
が実質的に１ビット多い。しかし、このような隠れビッ
トＨＢ０〜ＨＢ３を持たなければ、すなわち実質的な波
形データのサイズでは、同一フレーム内では一定のサイ
ズである。なお、第１ブロックの最初のフレーム０に関
しては、それに先行するフレームがないので、前述のよ
うに、ヘッダ部にそのビット数指示データを書き込む。 なお、次フレームのビット数指示データをその前のフレ
ームの波形データに混在させて書き込む理由は、明らか
なように、再生処理の際に前もってビット数指示データ
を読み出しておくことができるようにするためである。

【００５１】ｂ）シフトデータ（重み係数）各ブロック
に関するシフトデータ（重み係数）は、その前のブロッ
クの波形サンプルデータに混在させて隠れビットデータ
として書き込む。このシフトデータ（重み係数）は４ビ
ットのデータであり、１ビットずつ分離されて、前のブ
ロックの最初のフレーム０の５番目から８番目までの４
サンプル分の波形データの最下位ビットＬＳＢの下位側
にそれぞれ位置づけられる。図１２の例では、シフトデ
ータ（重み係数）に対応する隠れビットデータの各ビッ
トをＨＳ０，ＨＳ１，ＨＳ２，ＨＳ３で示している。

【００５２】ｃ）圧縮係数 各ブロックに関する４つの圧縮係数ａ０，ａ１，ｂ０，
ｂ１は、その前のブロックの波形サンプルデータに混在
させて隠れビットデータとして書き込む。各圧縮係数は
８ビットのデータであり、１ビットずつ分離されて、係
数ｂ１については前のブロックの最初のフレーム０の９
番目から１６番目までの８サンプル分の波形データの最
下位ビットＬＳＢの下位側にそれぞれ位置づけられ、係
数ｂ０については前のブロックの２番目のフレーム１の
９番目から１６番目までの８サンプル分の波形データの
最下位ビットＬＳＢの下位側にそれぞれ位置づけられ、
係数ａ１については前のブロックの３番目のフレーム２
の９番目から１６番目までの８サンプル分の波形データ
の最下位ビットＬＳＢの下位側にそれぞれ位置づけられ
、係数ａ０については前のブロックの４番目のフレーム
３の９番目から１６番目までの８サンプル分の波形デー
タの最下位ビットＬＳＢの下位側にそれぞれ位置づけら
れる。図１２の例では、１つの圧縮係数に対応する隠れ
ビットデータの各ビットをＨＣ０〜ＨＣ７で示している
。

【００５３】３）詰め込み記憶 図１３は、図１２のようなフォーマットからなる可変ビ
ット長のデータを実際に波形メモリ１５に詰め込んで記
憶する場合のメモリフォーマットの一例を示すものであ
る。図１３の場合、波形メモリ１５の記憶アドレスのサ
イズすなわちデータ長は１アドレスにつき１６ビットに
固定されており、各アドレスはアドレス信号によってア
クセスされる。１アドレスにつき１サンプル点のデータ
が記憶されるのではなく、可変ビット長のデータが適宜
詰めて記憶される。例えば、アドレスＡ０の最下位ビッ
トにサンプル点０の波形データに伴う隠れビットＨＢ０
が記憶され、その上位１１ビットにサンプル点０の波形
データが記憶され、その上位１ビットにサンプル点１の
波形データに伴う隠れビットＨＢ１が記憶され、その上
位３ビットにサンプル点１の波形データの下位３ビット
が記憶される。また、サンプル点１の波形データの残り
の上位８ビットは、アドレスＡ１の下位８ビットに記憶
される。以下図に示すように各サンプル点の波形データ
と隠れビットのデータとが詰めて記憶される。図１３に
おいて、アドレス領域内に記された数字はそこに記憶す
る波形データのサンプル点番号を示し、斜線を付した部
分は隠れビットを記憶する領域を示す。このように、効
率的にデータを詰め込んで波形メモリ１５に記憶させる
ために、１つのデータが適宜分割され、複数のアドレス
にまたがって記憶されるようになっている。

【００５４】−−可変ビット長加工及び書込処理−−図
１０及び図１１によって、可変ビット長加工及び書込処
理の一例につき説明する。図１０において、制御部６８
は可変ビット長加工及び書込処理部５８の全体の動作を
制御するもので、この制御部６８において図１１のよう
な処理プログラムを実行し、可変ビット長加工及び書込
処理を制御すると考えてよい。サンプル及びフレームカ
ウンタ６９は、ブロックバッファ５５から読み出すべき
波形データのサンプル番号ＳＮをサンプルクロックＳＣ
Ｋに従ってインクリメントするもので、また、１６サン
プル毎にフレーム番号ＦＮもインクリメントする。サン
プル読出し部７０は、サンプル及びフレームカウンタ６
９によって指定されたサンプル番号ＳＮに対応してブロ
ックバッファ５５から波形データを読み出す制御をする
。ブロックカウンタ４２（図５）でカウントしたブロッ
ク番号データの最下位ビットＢＮＬＳＢがサンプル読出
し部７０に与えられ、圧縮処理を終了したブロック番号
の偶／奇を知らせる。これにより、ブロックバッファ５
５の２つの波形データバッファＢＷ（Ａ），ＢＷ（Ｂ）
（図６）のうちどちらから波形データを読み出すべきか
が指示される。例えば、偶数のブロック番号０，２，４
，…の波形データを波形データバッファＢＷ（Ａ）の方
に記憶し、奇数のブロック番号１，３，５，…の波形デ
ータを波形データバッファＢＷ（Ｂ）の方に記憶すると
すると、ブロック番号データの最下位ビットＢＮＬＳＢ
が“０”ならば、今圧縮処理を終了したのは偶数番号の
ブロックであり、これは波形データバッファＢＷ（Ａ）
に記憶され、その前のブロックは奇数のブロック番号で
あり、これは波形データバッファＢＷ（Ｂ）に記憶され
ていることになる。従って、先行するブロックは波形デ
ータバッファＢＷ（Ｂ）に記憶されている奇数番号のブ
ロックであり、このバッファＢＷ（Ｂ）の方から波形デ
ータを読み出すよう制御する。反対に、ブロック番号デ
ータの最下位ビットＢＮＬＳＢが“１”ならば、今圧縮
処理を終了したのは奇数番号のブロックであり、先行す
るブロックは波形データバッファＢＷ（Ａ）に記憶され
ている偶数番号のブロックであるからこのッファＢＷ（
Ａ）の方から波形データを読み出すよう制御する。

【００５５】シフトデータ読出し部７１は、ブロックバ
ッファ５５内のパラメータバッファＢＰ（Ａ），ＢＰ（
Ｂ）からシフトデータ（重み係数）を読み出す制御をす
る。ブロック番号データの最下位ビットＢＮＬＳＢがこ
のシフトデータ読出し部７１に与えられ、圧縮処理を終
了したブロック番号の偶／奇を知らせる。これにより、
ブロックバッファ５５の２つのパラメータバッファＢＰ
（Ａ），ＢＰ（Ｂ）（図６）のうちどちらからシフトデ
ータを読み出すべきかが指示される。例えば、前述の例
の場合、ＢＮＬＳＢが“０”であれば、先行するブロッ
ク（奇数番号のブロック）として波形データバッファＢ
Ｗ（Ｂ）のデータを読み出しこれを波形メモリ１５に書
き込むので、その次のブロック（偶数番号のブロック）
に関するパラメータデータはパラメータバッファＢＰ（
Ａ）に記憶されていることになるため、このシフトデー
タ読出し部７１ではパラメータバッファＢＰ（Ａ）から
該次のブロックに関するシフトデータを読み出す。 反対に、ＢＮＬＳＢが“１”であれば、先行するブロッ
ク（偶数番号のブロック）として波形データバッファＢ
Ｗ（Ａ）のデータを読み出しこれを波形メモリ１５に書
き込むので、このシフトデータ読出し部７１では次のブ
ロックに関するシフトデータをパラメータバッファＢＰ
（Ｂ）から読み出す。

【００５６】圧縮係数読出し部７２は、ブロックバッフ
ァ５５内のパラメータバッファＢＰ（Ａ），ＢＰ（Ｂ）
から圧縮係数ａ０，ａ１，ｂ０，ｂ１を読み出す制御を
する。前述と同様、ブロック番号データの最下位ビット
ＢＮＬＳＢがこの圧縮係数読出し部７２に与えられ、そ
のブロック番号の偶／奇に応じて、ブロックバッファ５
５の２つのパラメータバッファＢＰ（Ａ），ＢＰ（Ｂ）
の一方から次のブロックに関する圧縮係数を読み出す。 次フレームビット数データ読出し部７３は、サンプル及
びフレームカウンタ６９からのフレーム番号ＦＮに応じ
て、次フレームに関するフレーム別ビット数データＦＢ
Ｎを、ブロックバッファ５５内のパラメータバッファＢ
Ｐ（Ａ），ＢＰ（Ｂ）の一方から読み出す制御をする。 例えば、ブロック番号データの最下位ビットＢＮＬＳＢ
が“０”ならば、先行するブロックとして波形データバ
ッファＢＷ（Ｂ）に記憶されている波形データを読み出
し、これを波形メモリ１５に書き込むので、該先行ブロ
ックのパラメータバッファＢＰ（Ｂ）から次フレームに
関するフレーム別ビット数データＦＢＮを読み出す。こ
こで、読み出したビット数データは、隠れビットデータ
として書き込まれる。

【００５７】現フレームビット数データ読出し部７４は
、サンプル及びフレームカウンタ６９からのフレーム番
号ＦＮに応じて、現在処理中のフレームに関するフレー
ム別ビット数データＦＢＮを、ブロックバッファ５５内
のパラメータバッファＢＰ（Ａ），ＢＰ（Ｂ）の一方か
ら読み出す制御をする。例えば、ブロック番号データの
最下位ビットＢＮＬＳＢが“０”ならば、前述と同様に
、先行するブロックはＢブロックであるから、パラメー
タバッファＢＰ（Ｂ）から現在処理中のフレームに関す
るフレーム別ビット数データＦＢＮを読み出す。ここで
、読み出したビット数データは、当該フレームの波形デ
ータのビット数を切り揃えるために利用される。隠れビ
ット指示部７５は、サンプル及びフレームカウンタ６９
のサンプル番号ＳＮに応じて、隠れビットデータを挿入
すべきサンプル点であるか及びどの種のデータを隠れビ
ットデータとして埋め込むべきかを判別し、指示するも
のである。図１２を参照して説明したように、次フレー
ムのビット数データ、次ブロックのシフトデータ、及び
次ブロックの各圧縮係数は、所定のサンプル番号（１ブ
ロック内のサンプル番号）の波形データの下位に、隠れ
ビットデータとして、分散して埋め込むようになってい
るため、該所定のサンプル番号を判別して、適切な指示
を行うのである。

【００５８】隠れビット付与部７６は、隠れビット指示
部７５からの指示に応じて、隠れビットデータを付加す
べきサンプル番号において、サンプル読出し部７０から
読み出された波形サンプルデータの下位に所定の隠れビ
ットデータの１ビットを追加するものである。シフトデ
ータ読出し部７１，圧縮係数読出し部７２及び次フレー
ムビット数データ読出し部７３から、それぞれ隠れビッ
トデータとして埋め込むべきデータ（４ビットのシフト
データ、８ビットの各圧縮係数ａ０〜ｂ１，４ビットの
次フレームビット数データ）が隠れビット付与部７６に
与えられる。隠れビット付与部７６では、図１２を参照
して説明したように、所定のサンプル番号に対応して、
そのうち所定の１ビットを選択して、それを当該サンプ
ル番号の波形サンプルデータの下位に隠れビットデータ
として付加する。加算部７７は、隠れビット指示部７５
からの指示に応じて、隠れビットデータを付加すべきサ
ンプル番号において、現フレームビット数データ読出し
部７４からから読み出した現フレームのビット数データ
に１を加算する。これにより、隠れビットデータを付加
するサンプル点では、現フレームビット数データの値を
、１ビットの付加に対応して１増加してやる。

【００５９】隠れビット付与部７６から出力された波形
データはデータ合成部７８の上位ビット入力ＭＳＢＩＮ
に与えられる。データ合成部７８の下位ビット入力ＬＳ
ＢＩＮにはセレクタ７９の出力が与えられる。データ合
成部７８は、ビット位置指示カウンタ８０から出力され
るビット位置指示データＢＰＰによって指示されたビッ
ト位置の上位に入力ＭＳＢＩＮに与えられた波形データ
が位置するように、合成位置を制御して、上位ビット入
力ＭＳＢＩＮのデータと下位ビット入力ＬＳＢＩＮのデ
ータとを合成し、３２ビットのデータを作成する。デー
タ合成部７８から出力される３２ビットデータはバッフ
ァレジスタ８１で１サンプルクロック遅延される。そし
て、バッファレジスタ８１の３２ビット出力のうち、上
位１６ビットＭＳＢ１６がセレクタ７９の「１」入力に
与えられ、下位１６ビットＬＳＢ１６がセレクタ７９の
「０」入力に与えられると共に波形メモリ書込み部８２
に与えられる。

【００６０】ビット位置指示カウンタ８０は、加算部７
７から出力される現フレームのビット数データをサンプ
ルクロックＳＣＫに応じて加算するモジュロ１６のカウ
ンタであり、そのカウント値に応じてビット位置指示デ
ータＢＰＰを出力する。また、カウント値がオーバーフ
ローしたとき（１６を超えたとき）、オーバーフロー信
号ＯＶＦを出力する。オーバーフロー信号ＯＶＦは、セ
レクタ７９の選択制御入力に加わり、オーバーフローが
生じていない場合は、バッファレジスタ８１の下位１６
ビット出力ＬＳＢ１６をセレクタ７９の「０」入力を介
して選択し、データ合成部７８の下位ビット入力ＬＳＢ
ＩＮに入力する。他方、オーバーフローが生じた場合は
、バッファレジスタ８１の上位１６ビット出力ＭＳＢ１
６をセレクタ７９の「１」入力を介して選択し、データ
合成部７８の下位ビット入力ＬＳＢＩＮに入力する。 また、オーバーフロー信号ＯＶＦは、波形メモリ書込み
部８２に与えられ、オーバーフローが生じたときにバッ
ファレジスタ８１の下位１６ビット出力ＬＳＢ１６を波
形メモリ１５に書き込むよう指示する。波形メモリ１５
の書込みアドレスは書込みアドレスカウンタ８３によっ
て指示される。この書込みアドレスカウンタ８３は、最
初に書込みスタートアドレスがセットされ、以後、オー
バーフロー信号ＯＶＦに応じてインクリメントされる。

【００６１】データ合成部７８は、その上位ビット入力
ＭＳＢＩＮに入力されたデータを、ビット位置指示デー
タＢＰＰの指示に応じて、３２ビット出力のうちいずれ
かのビット位置範囲に導き、出力する。また、その下位
ビット入力ＬＳＢＩＮに入力された１６ビットデータは
、そのまま３２ビット出力のうち下位１６ビットの範囲
に導いて出力するが、上位ビット入力ＭＳＢＩＮに入力
されたデータが導かれるビット位置ではこの上位ビット
入力ＭＳＢＩＮに入力されたデータが優先して出力され
る。何故ならば、下位ビット入力ＬＳＢＩＮに入力され
た１６ビットデータのうち上位寄りの“０”のビットに
、上位ビット入力ＭＳＢＩＮに入力されたデータが詰め
込まれるので、事実上、上位ビット入力ＭＳＢＩＮに入
力されたデータがそのまま出力側に現われる。ビット位
置指示データＢＰＰは０から１５までの１６通りの値を
とり、この値によりデータ合成部７８の３２ビット出力
のうち下位１６ビットのうちのいずれかのビット位置を
指示し、この指示ビット位置に上位ビット入力ＭＳＢＩ
Ｎに入力されたデータの最下位ビットが来るように、該
データを導く。サンプル番号０のデータがデータ合成部
７８の上位ビット入力ＭＳＢＩＮに入力されたとき、ビ
ット位置指示カウンタ８０の値が０であり、ビット位置
指示データＢＰＰが０を指示しているとして、データ合
成状態の一例を図１４に示す。このとき、データ合成部
７８の上位ビット入力ＭＳＢＩＮに入力されたサンプル
番号０のデータは、図１４の（ａ）に示すように、デー
タ合成部７８の最下位ビット寄りに詰め込まれる。

【００６２】次のサンプルタイミングでは、データ合成
部７８の下位１６ビットＬＳＢ１６のデータがレジスタ
８１及びセレクタ７９の「０」入力を介して、データ合
成部７８の下位ビット入力ＬＳＢＩＮに与えられる。こ
のとき、ビット位置指示カウンタ８０は、サンプル番号
０のデータのビット数ｘをカウントしており、ビット位
置指示データＢＰＰがｘを指示している。また、このと
き、次のサンプル番号１のデータがデータ合成部７８の
上位ビット入力ＭＳＢＩＮに入力されており、これが、
ＢＰＰ＝ｘの指示に応じて、図１４の（ｂ）に示すよう
に、サンプル番号０のデータのすぐ上位のビット位置範
囲に詰め込まれる。図１４の（ｂ）に示すデータがレジ
スタ８１から出力されるとき、ビット位置指示カウンタ
８０ではサンプル番号１のデータのビット数ｘが更に加
算され、そのカウント値が２ｘとなる。この値２ｘは、
オーバーフローを生じる値であるとする。すると、この
オーバーフローにより、レジスタ８１の下位１６ビット
データＬＳＢ１６が波形メモリ１５に書き込まれる。つ
まり、サンプル番号０のデータとサンプル番号１のデー
タの一部が１アドレス＝１６ビットにきっちりと詰め込
まれて書き込まれる。

【００６３】そのとき、セレクタ７９は、レジスタ８１
の上位１６ビットデータＭＳＢ１６を「１」入力を介し
て選択し、データ合成部７８の下位ビット入力ＬＳＢＩ
Ｎに入力する。すなわち、サンプル番号１のデータの残
りがデータ合成部７８の下位ビット入力ＬＳＢＩＮに入
力される。このとき、データ合成部７８の上位ビット入
力ＭＳＢＩＮには次のサンプル番号２のデータが入力さ
れる。そして、ビット位置指示カウンタ８０の値は、Ｂ
ＰＰ＝２ｘ−１６であり、こ図１４の（ｃ）に示すよう
に、サンプル番号１の残りのデータのすぐ上位のビット
位置範囲にサンプル番号２のデータが詰め込まれる。こ
うして、ビット数データによって指示された有効ビット
数（隠れビットデータを伴う場合はそれに１プラスした
値）分だけのデータだけが抽出され、無駄なく詰め込ま
れて、波形メモリ１５に書き込まれる。

【００６４】次に、図１１に従って、可変ビット長加工
及び書込処理の全体の流れに沿って説明を行うと、まず
、最初のブロックの処理の際に書込みスタートアドレス
を取り込み、書込みアドレスカウンタ８３にセットする
。そして、各ブロックの処理を開始するときに、そのと
きのブロック番号データの最下位ビットＢＮＬＳＢを取
り込み、前述のブロック番号の偶／奇判断に使用する。 次に、サンプル及びフレームカウンタ６９をリセットす
る。そして、ブロックバッファ５５における一方の波形
データバッファＢＷ（Ａ）又はＢＷ（Ｂ）からサンプル
及びフレームカウンタ６９のサンプル番号ＳＮにより指
定される波形データを読み出す。そして、サンプル番号
ＳＮに応じて、次フレームのビット数データ、次ブロッ
クのシフトデータ、及び次ブロックの各圧縮係数を、隠
れビットデータとして波形データに付加する。そして、
現フレームのビット数データと隠れビットの有無に応じ
て、データのビット数を確定し、このビット数にデータ
のビット数を切り揃え、波形メモリ１５に前述のように
詰め込んで書き込む処理を行う。そして、上述の処理を
１フレーム分繰返す。その後、フレーム別ビット数のパ
ラメータを切り換えて、上述の処理を繰返す。そして、
１ブロック分の処理が終了したら、この処理を終える。

【００６５】なお、当該波形に関する全ブロックの書込
み処理を終了したとき、波形メモリ１５の書込みアドレ
スカウンタ８３は、終了アドレスを示している。図３の
前記ステップ３９では、このときの終了アドレスデータ
をヘッダ部に記憶するか、若しくはこの終了アドレスと
書込みスタートアドレスとの差から記憶アドレス範囲を
示すサイズデータを求め、これをヘッダ部に記憶する。

【００６６】−−再生処理−− 波形メモリ１５に記憶した圧縮及び縮小処理済みの波形
データを再生し、発音する処理の一例について以下説明
する。図２における音源部２３が再生処理を行うもので
あり、その一実施例は図１５に示されている。図２にお
いて、マイクロコンピュータは、鍵盤部２２と操作子部
２０を走査し、押鍵、離鍵を検出すると共に、音色等の
選択状態を検出し、押鍵情報を複数（例えば８とする）
の楽音発生チャンネルのいずれかに割当てる処理を行な
う。マイクロコンピュータは、各チャンネルに割当てた
鍵を示すキーコードＫＣと該割当て鍵が押鍵され続けて
いるか又は離鍵されたかを示すキーオン信号ＫＯＮとを
各チャンネル毎に出力し、また選択された音色を示す音
色番号データＴＮや押鍵タッチを示すタッチデータＴＤ
を出力する。マイクロコンピュータの出力は、インタフ
ェース９０を介して音源部２３に取り込まれる。インタ
フェース９０は、各チャンネルに割当てた鍵のキーコー
ドＫＣとキーオン信号ＫＯＮとを所定のチャンネル時分
割タイミングに従って時分割的に出力し、また選択され
た音色の音色番号データＴＮやタッチデータＴＤを出力
する。音源部２３では、インタフェース９０から与えら
れたデータに基づき８チャンネル時分割で様々な処理を
行ない、８チャンネル分の楽音波形信号を時分割発生す
る。

【００６７】Ｆナンバ発生回路９１は、インタフェース
９０から与えられるキーコードＫＣに応じて、発生すべ
き楽音の音高周波数に対応する定数であるＦナンバを発
生するもので、例えばＲＯＭ若しくはテーブルからなる
。このＦナンバは累算器９２で繰返し累算され、適宜の
桁からの桁上げ信号がノートクロックパルスＮＣＬとし
て出力される。このノートクロックパルスＮＣＬは発生
すべき楽音の音高周波数に対応しており、１パルス毎に
サンプル点インクリメントを指示する。このノートクロ
ックパルスＮＣＬすなわちサンプル点インクリメントは
、１パルスにつき波形メモリ１５に対する１サンプル点
分のデータ読出し命令である。クロック及びタイミング
信号発生回路９３は、システムクロックパルス及びその
他各種のタイミング信号を発生し、各回路に供給すると
共に、インタフェース９０から与えられるキーオン信号
ＫＯＮに基づきキーオンパルスとキーオフパルスを形成
し、出力する。システムクロックパルスは２相クロック
であり、１周期が１チャンネルのタイムスロット幅に対
応する。第１のキーオンパルスＫＯＮＰ１は、キーオン
信号ＫＯＮが“０”から“１”に立ち上がったときつま
り押鍵開始時に、該当チャンネルのタイムスロットで１
度だけ“１”になるパルスである。第２のキーオンパル
スＫＯＮＰ２は、キーオンパルスＫＯＮＰ１が“１”に
なった次の時分割チャンネルサイクルで、該当チャンネ
ルのタイムスロットで１度だけ“１”になるパルスであ
る。キーオフパルスＫＯＦＰは、キーオン信号ＫＯＮが
“１”から“０”に立ち下がったときつまり離鍵時に、
該当チャンネルのタイムスロットで１度だけ“１”にな
るパルスである。これらのパルスは、キーオンやキーオ
フに同期した処理を制御するために、各回路に与えられ
る。

【００６８】パラメータデータ発生回路９４は、インタ
フェース９０から与えられる音色番号データＴＮやタッ
チデータＴＤ、キーコードＫＣに基づき、楽音の音色を
設定したり、タッチコントロールを行なったり、キース
ケーリングを行なったりするための各種のパラメータデ
ータを発生する。選択された音色、鍵タッチ及びキース
ケーリングを考慮して発生されるパラメータデータの一
例を示すと、エンベロープを設定するためのエンベロー
プ設定データＥＶＤ、波形読出し開始アドレスを指定す
るスタートアドレスデータＳＡ、最初のブロックの最初
のフレームのデータビット長を指示するイニシャルデー
タ長データＩＬＥＮＧ、最初のブロックに関する圧縮係
数データＩＣＯ、最初のブロックに関するシフトデータ
ＩＳＦ、などがある。これらのパラメータデータのうち
、波形メモリ１５のヘッダ部に記憶されているものは、
波形メモリインタフェース１６を介して読み出す。

【００６９】エンベロープ発生器９５は、キーオンパル
スＫＯＮＰ１，ＫＯＮＰ２とキーオフパルスＫＯＦＰ及
びエンベロープ設定データＥＶＤに基づき、各チャンネ
ル毎に時分割的にエンベロープ波形データＥＤを作成し
、出力する。データ取り出し再生部９６は、累算器９２
から与えられるノートクロックパルスＮＣＬに応じて、
波形メモリ１５から読み出すべきデータのサンプル点番
号を特定するサンプル点インクリメントを行ない、この
サンプル点番号と該読み出すべきデータのデータ長とか
ら該読み出すべきデータが記憶されているアドレスを特
定し、アドレス信号ＣＡを生成する。このアドレス信号
ＣＡは、１音色に対応する波形データを記憶した領域内
の相対アドレスであるので、これに対して絶対アドレス
であるスタートアドレスデータＳＡを加算することによ
り、生成したアドレス信号を絶対アドレス信号に変換し
、これを波形メモリ１５にアドレス入力する。波形メモ
リ１５は、入力されたアドレス信号に応じて、１つの記
憶アドレスから１６ビット構成の記憶データを読み出す
。

【００７０】また、データ取り出し再生部９６は、波形
メモリ１５から読み出された１６ビット構成のデータＲ
Ｄを入力し、可変ビット長からなる必要な１サンプル点
分のデータをそこから取り出す。また、必要な１サンプ
ル点分のデータが複数アドレスにまたがって記憶されて
いる場合は、その複数アドレスから読み出されたデータ
の中から必要なデータをつなぎ合わせてそれを取り出す
。更に、データ取り出し再生部９６は、波形メモリ１５
から読み出された１６ビット構成のデータの中から「隠
れビット」のデータを抜き出し、これらをつなぎ合わせ
て各隠れビットデータＨＢ０〜ＨＢ３，ＨＳ０〜ＨＳ３
，ＨＣ０〜ＨＣ７の一揃いを提供し、「隠れ情報」とし
て波形メモリ１５に記憶されていた各フレーム毎のビッ
ト数指示データ、各ブロック毎のシフトデータ、各ブロ
ック毎の圧縮係数データを取り出す。隠れビットから取
り出したビット数指示データを利用して、波形メモリ１
５から読み出された１６ビット構成のデータの中から、
可変ビット長からなる１サンプル点分のデータを、取り
出す処理を行なう。なお、最初のフレームでは、パラメ
ータデータ発生回路９４からのイニシャルデータ長デー
タＩＬＥＮＧを利用して、上記１サンプル点分の可変長
データの取り出しを行なう。

【００７１】データ取り出し再生部９６により取り出さ
れた波形サンプルデータＣＷＤは、圧縮データ復調回路
９７に入力し、通常のＰＣＭ符号化された波形データＷ
Ｄに復調する。その場合、隠れビットから取り出した圧
縮係数ａ０，ａ１，ｂ０，ｂ１を利用して、それに対応
するブロック区間の波形データの圧縮復調演算を行う。 なお、最初のブロック区間では、パラメータデータ発生
回路９４からのイニシャル圧縮係数データＩＣＯを利用
して、復調演算を行う。圧縮データ復調回路９７から出
力された波形サンプルデータＷＤは、シフト回路９８に
入力され、全ブロック共通の重みに復元される。その場
合、隠れビットから取り出したシフトデータＳＦＤを利
用して、それに対応するブロック区間の波形データの重
みを復元する処理を行う。なお、最初のブロック区間で
は、パラメータデータ発生回路９４からのイニシャルシ
フトデータＩＳＦを利用してシフトデータＳＦＤを発生
し、重み復元演算を行う。このシフト回路９８によるデ
ータシフト方向は、図５のシフト回路４７によるシフト
方向と丁度逆である。

【００７２】シフト回路９８から出力された波形データ
は乗算器９９でエンベロープ発生器９５からのエンベロ
ープ波形データＥＤにより乗算され、音量振幅レベルが
エンベロープ波形に従って制御される。乗算器９９に至
るまでの波形データの再生・制御は各チャンネル時分割
で行なわれており、この乗算器９９の出力をチャンネル
累算器１００で１チャンネル時分割サイクルの間で各チ
ャンネル同士で累算し、全チャンネルの楽音波形データ
を合計する。この出力がディジタル／アナログ変換器２
４（図２）に与えられ、サウンドシステム２５を経て音
響的に発音される。

【００７３】−−データ取り出し再生部の説明−−図１
６はデータ取り出し再生部９６の内部構成例を示すブロ
ック図であり、１サンプル点ごとのデータ読出しを命令
するノートクロックパルスＮＣＬは、サンプルカウンタ
１０１、データ長カウンタ１０２、アドレスカウンタ１
０３、データ位置再生回路１０４、隠れビット再生回路
１０５、データレジスタ１０６にそれぞれ入力される。 サンプルカウンタ１０１は、ノートクロックパルスＮＣ
Ｌをカウントし、再生すべきサンプル点の番号を１ブロ
ック内の相対番号にて指示するサンプルナンバＳＮを出
力する。この詳細例は図１７に示されており、サンプル
カウンタ１０１は、加算器１０７と、加算器１０７の加
算結果を各チャンネル毎に時分割タイミングに同期して
動的に記憶する８ステージ／４ビットのシフトレジスタ
１０８と、シフトレジスタ１０８の出力をゲートするゲ
ート１０９とを具えている。ゲート１０９の出力が加算
器１０７に入力され、加算器１０７の他の入力に加わる
ノートクロックパルスＮＣＬと加算される。ゲート１０
９の出力がサンプルナンバＳＮとして出力される。 この１０ビットのサンプルナンバＳＮは、１ブロック内
の相対的サンプル番号０〜１０２３を特定する。また、
ゲート１０９は、第２のキーオンパルスＫＯＮＰ２によ
って閉じられるが、それ以外のときは開かれている。な
お、シフトレジスタ１０８のブロック中の表示「８Ｄ」
は、８ステージであることを示しており、前述の２相の
システムクロックパルスによってチャンネル時分割タイ
ミングに同期してシフト制御される。「８Ｄ」と記され
た他のシフトレジスタについても同様である。

【００７４】この構成により、サンプルカウンタ１０１
は、第２のキーオンパルスＫＯＮＰ２によって押鍵当初
に一旦クリアされ、以後、ノートクロックパルスＮＣＬ
をカウントし、再生すべきサンプル点の番号を１ブロッ
ク内の相対番号０〜１０２３にて指示するサンプルナン
バＳＮを生成する。生成されたサンプルナンバＳＮは隠
れビット制御信号発生回路１１０に入力される。隠れビ
ット制御信号発生回路１１０は、各隠れビットデータＨ
Ｂ０〜ＨＢ３，ＨＳ０〜ＨＳ３，ＨＣ０〜ＨＣ７が割当
てられているサンプル番号を認識するものである。まず
、４ビットからなる各フレーム毎のビット数データに対
応する隠れビットデータＨＢ０〜ＨＢ３が割当てられて
いる１フレーム内の最初の４つのサンプル番号の認識の
ために、ノアゲート１１１が設けられている。１０ビッ
トからなるサンプルナンバＳＮの内、最下位４ビットＳ
０，Ｓ１，Ｓ２，Ｓ３が１フレーム内の１６サンプル点
を識別するものであり、そのうち上位２ビットＳ２，Ｓ
３がノアゲート１１１に入力される。１フレーム内の最
初の４つのサンプル点においては、サンプルナンバＳＮ
の上記２ビットＳ２，Ｓ３はいずれも“０”であり、ノ
アゲート１１１の出力は“１”であるが、それ以外のと
きはノアゲート１１１の出力は“０”である。このノア
ゲート１１１の出力がビット数データの隠れビット制御
信号ＨＢＣ１として他の回路に与えられ、この信号ＨＢ
Ｃ１が“１”のときビット数データに対応する隠れビッ
トＨＢ０〜ＨＢ３が割当てられているサンプル点である
ことを示す。サンプルナンバＳＮの下位４ビットＳ０，
Ｓ１，Ｓ２，Ｓ３がアンドゲート１１２に入力され、フ
レームの最後のサンプル点ではこれらのビットＳ０〜Ｓ
３がすべて“１”であり、アンドゲート１１２の出力が
“１”となり、これがフレーム変化信号ＨＢＣ２として
他の回路に与えられる。

【００７５】４ビットからなる各ブロック毎のシフトデ
ータに対応する隠れビットデータＨＳ０〜ＨＳ３が割当
てられている各ブロックの最初のフレーム内の５番目か
ら８番目までの４つのサンプル番号の認識のために、ノ
アゲート１１３とアンドゲート１１４が設けられている
。 １０ビットからなるサンプルナンバＳＮの内、最上位４
ビットＳ６，Ｓ７，Ｓ８，Ｓ９がノアゲート１１３に入
力される。１ブロック内の最初の４個のフレーム（フレ
ーム０〜３）の間、上記最上位４ビットＳ６，Ｓ７，Ｓ
８，Ｓ９はオール“０”であり、ノアゲート１１３の出
力が“１”となる。このノアゲート１１３の出力信号と
、サンプルナンバＳＮの３ビット目Ｓ２と、サンプルナ
ンバＳＮの４ビット目から６ビット目までのビットＳ３
，Ｓ４，Ｓ５をそれぞれ反転した信号とがアンドゲート
１１４に入力される。ノアゲート１１３の出力が“１”
で、ビットＳ２が“１”、かつビットＳ３，Ｓ４，Ｓ５
がオール“０”となるのは、ブロックの最初のフレーム
０の５番目から８番目までの４つのサンプル番号４，５
，６，７のときである。そのときアンドゲート１１４の
出力が“１”となり、これがシフトデータ隠れビット制
御信号ＨＳＣとして他の回路に与えられる。

【００７６】それぞれ８ビットからなる各ブロック毎の
４つの圧縮係数データａ０，ａ１，ｂ０，ｂ１に対応す
る隠れビットデータＨＣ０〜ＨＣ７が割当てられている
各ブロックの最初の４個の各フレーム（フレーム０〜３
）内の９番目から１６番目までの８つのサンプル番号の
認識のために、ノアゲート１１３とアンドゲート１１５
〜１１８が設けられている。前述のように、１ブロック
内の最初の４個のフレーム（フレーム０〜３）の間、ノ
アゲート１１３の出力が“１”となる。このノアゲート
１１３の出力信号と、サンプルナンバＳＮの４ビット目
Ｓ３と、サンプルナンバＳＮの５ビット目及び６ビット
目のビットＳ４，Ｓ５をそれぞれ反転した信号とがアン
ドゲート１１５に入力される。ノアゲート１１３の出力
が“１”で、ビットＳ３が“１”、かつビットＳ４，Ｓ
５が“０”となるのは、ブロックの最初のフレームの９
番目から１６番目までの８つのサンプル番号８〜１５の
ときである。そのときアンドゲート１１５の出力が“１
”となり、これが圧縮係数ｂ１用の隠れビット制御信号
ＨＣｂ１として他の回路に与えられる。図１２に示すよ
うにこれらのサンプル番号８〜１５には圧縮係数ｂ１の
隠れビットデータＨＣ０〜ＨＣ７が割り当てられている
。

【００７７】ノアゲート１１３の出力信号と、サンプル
ナンバＳＮの４ビット目Ｓ３及び５ビット目Ｓ４と、６
ビット目のビットＳ５を反転した信号とがアンドゲート
１１６に入力される。ノアゲート１１３の出力が“１”
で、ビットＳ３，Ｓ４が“１”、かつビットＳ５が“０
”となるのは、ブロックの２番目のフレームの９番目か
ら１６番目までの８つのサンプル番号２４〜３１のとき
である。そのときアンドゲート１１６の出力が“１”と
なり、これが圧縮係数ｂ０用の隠れビット制御信号ＨＣ
ｂ０として他の回路に与えられる。図１２に示すように
これらのサンプル番号２４〜３１には圧縮係数ｂ０の隠
れビットデータＨＣ０〜ＨＣ７が割り当てられている。 同様に、ノアゲート１１３の出力信号と、サンプルナン
バＳＮの４ビット目Ｓ３及び６ビット目Ｓ５と、５ビッ
ト目のビットＳ４を反転した信号とがアンドゲート１１
７に入力される。ブロックの３番目のフレームの９番目
から１６番目までの８つのサンプル番号４０〜４７のと
き、アンドゲート１１７の出力が“１”となり、これが
圧縮係数ａ１用の隠れビット制御信号ＨＣａ１として他
の回路に与えられる。また、ノアゲート１１３の出力信
号と、サンプルナンバＳＮの４ビット目から６ビット目
までのビットＳ３，Ｓ４，Ｓ５がアンドゲート１１８に
入力される。ブロックの４番目のフレームの９番目から
１６番目までの８つのサンプル番号５６〜６３のときア
ンドゲート１１８の出力が“１”となり、これが圧縮係
数ａ０用の隠れビット制御信号ＨＣａ０として他の回路
に与えられる。

【００７８】各隠れビット制御信号ＨＢＣ１〜ＨＣａ０
はオアゲート１３７でオア合成され、隠れビット有りを
示す隠れビット制御信号ＨＣが出力される。サンプルナ
ンバＳＮの全ビットがアンドゲート１１９に与えられ、
ブロックの最後のサンプル番号１０２３のとき、該アン
ドゲート１１９の出力が“１”となり、これがブロック
終了制御信号ＢＦＣとして他の回路に与えられる。

【００７９】図１６に戻り、データ長カウンタ１０２は
、データレジスタ１０６から出力されるデータ長指示デ
ータＬＥＮＧを入力し、これをノートクロックパルスＮ
ＣＬのタイミング毎に累算するモジュロ１６のカウンタ
である。このモジュロ数１６は、波形メモリ１５におけ
る１アドレスのビット数１６に対応している。従って、
データ長カウンタ１０２のカウント値は、メモリアドレ
スにおける可変長データの境目を指示している。この詳
細例は図１８に示されており、データ長カウンタ１０２
は、加算器１２０と、加算器１２０の加算結果を「１」
入力に入力したセレクタ１２１と、セレクタ１２１の出
力を入力して各チャンネル毎に時分割タイミングに同期
して動的に記憶する８ステージ／４ビットのシフトレジ
スタ１２２と、シフトレジスタ１２２の出力をゲートす
るゲート１２３とを具えている。ゲート１２３の出力が
加算器１２０に入力され、加算器１２０の他の入力に加
わるデータ長指示データＬＥＮＧと加算される。 また、ゲート１２３の出力はセレクタ１２１の「０」入
力に入力される。ゲート１２３は、第２のキーオンパル
スＫＯＮＰ２によって閉じられるが、それ以外のときは
開かれている。セレクタ１２１は、ノートクロックパル
スＮＣＬが生じたとき（“１”のとき）「１」入力に加
わる加算器１２０の加算結果を選択し、生じていないと
き（“０”のとき）「０」入力に加わるカウント値を選
択し、保持する。

【００８０】この構成により、データ長カウンタ１０２
は、第２のキーオンパルスＫＯＮＰ２によって押鍵当初
に一旦クリアされ、以後、ノートクロックパルスＮＣＬ
が生じる毎にデータ長指示データＬＥＮＧを累算する。 なお、データ長指示データＬＥＮＧは波形データ部分の
正味のデータ長すなわちビット数を指示し、隠れビット
ＨＢ０〜ＨＣ７を含むデータ長を指示していない。そこ
で、隠れビットＨＢ０〜ＨＣ７を含むサンプル点で実際
のデータ長が加算されるようにするために、前述の隠れ
ビット制御信号ＨＢＣ１，ＨＳＣ，ＨＣｂ１，ＨＣｂ０
，ＨＣａ１，ＨＣａ０，をオア合成した信号ＨＣを加算
器１２０のキャリィイン入力Ｃｉｎに入力し、隠れビッ
ト分として１加算するようになっている。データ長カウ
ンタ１０２のカウント出力はゲート１２３から出力され
、これがプル・アウト・ポインタ（取り出しポインタ）
ＰＯＰとして他の回路に与えられる。このプル・アウト
・ポインタＰＯＰは、取り出すべき１サンプル点のデー
タの最下位のビットが位置している記憶アドレス中のビ
ット位置を指示している。

【００８１】例えば、図１３の例の場合、最初のサンプ
ル点０のプル・アウト・ポインタＰＯＰは、キーオンパ
ルスＫＯＮＰ２によるクリアにより「０」つまり記憶ア
ドレスの最下位ビット０を指示する。次にノートクロッ
クパルスＮＣＬのタイミングが到来すると、データ長指
示データＬＥＮＧの１１と隠れビット制御信号ＨＢＣ１
による１が加算器１２０で加算され、ＰＯＰ＝１２とな
り、記憶アドレスのビット１２を指示する。次にノート
クロックパルスＮＣＬのタイミングが到来すると、１２
＋１２＝２４であるから、加算器１２０でキャリィアウ
ト出力Ｃｏｕｔに“１”が生じ、加算結果が８となり、
記憶アドレスのビット８を指示する。このように、プル
・アウト・ポインタＰＯＰは、取り出すべき１サンプル
点のデータの最下位のビットが位置している記憶アドレ
ス中のビット位置を指示する。

【００８２】加算器１２０のキャリィアウト出力Ｃｏｕ
ｔの信号は、アドレスインクリメントパルスＡＤＩＮＣ
としてデータ長カウンタ１０２から出力される。アドレ
スカウンタ１０３は、このアドレスインクリメントパル
スＡＤＩＮＣとノートクロックパルスＮＣＬとに基づき
、波形メモリ１５を読み出すためのアドレスカウントを
行ない、読出しアドレスの相対値であるアドレス信号Ｃ
Ａを出力する。ノートクロックパルスＮＣＬのタイミン
グで生じたアドレスインクリメントパルスＡＤＩＮＣを
有効なアドレスインクリメントパルスとして、アドレス
を１カウントアップする。

【００８３】この詳細例は図１８に示されており、アド
レスカウンタ１０３は、ノートクロックパルスＮＣＬを
遅延する８ステージ／１ビットのシフトレジスタ１２４
と、このシフトレジスタ１２４の出力とアドレスインク
リメントパルスＡＤＩＮＣとを入力したアンドゲート１
２５と、アンドゲート１２５の出力を一方に入力した加
算器１２６と、加算器１２６の加算結果をゲートするゲ
ート１２７と、このゲート１２７の出力を入力して各チ
ャンネル毎に時分割タイミングに同期して動的に記憶す
る８ステージ／２２ビットのシフトレジスタ１２８とを
具えている。シフトレジスタ１２８の出力が加算器１２
６に入力され、アンドゲート１２５の出力と加算される
。また、キーオンパルスＫＯＮＰ１，ＫＯＮＰ２がノア
ゲート１２９４に入力され、その出力によりゲート１２
７が制御される。

【００８４】データ長カウンタ１０２において、加算器
１２０からキャリィアウト出力が生じるタイミングは、
シフトレジスタ１２２による遅れにより、ノートクロッ
クパルスＮＣＬのタイミングよりも８システムクロック
分遅れるので、これに合わせるために、シフトレジスタ
１２４でノートクロックパルスＮＣＬを８システムクロ
ック分遅らせているのである。従って、ノートクロック
パルスＮＣＬのタイミングでデータ長指示データＬＥＮ
Ｇを加算した結果、アドレスインクリメントパルスＡＤ
ＩＮＣが生じると、アンドゲート１２５の出力が“１”
となり、アドレスカウンタ１０３で１アドレスカウント
アップする。アドレスカウンタ１０３では、ゲート１２
７の出力がアドレス信号ＣＡとして出力される。

【００８５】例えば、図１３の例の場合、最初はキーオ
ンパルスＫＯＮＰ１，ＫＯＮＰ２によるクリアによりア
ドレス信号ＣＡは「０」つまり記憶アドレスＡ０を指示
し、このアドレスＡ０に記憶されている１６ビットのデ
ータが読み出される。次にノートクロックパルスＮＣＬ
のタイミングが到来すると、データ長カウンタ１０２の
加算器１２０の加算出力は前述のように１２となり、こ
れがセレクタ１２１で選択されてシフトレジスタ１２２
に入り、その８システムクロック後に、ＰＯＰ＝１２が
出力される。このとき加算器１２０では１２が更に加算
されてキャリィアウト出力Ｃｏｕｔが“１”となり、ア
ドレスインクリメントパルスＡＤＩＮＣの“１”と８シ
ステムクロック遅延されたノートクロックパルスＮＣＬ
とがアンドゲート１２５に加わり、アドレスカウンタ１
０３がカウントアップされる。従って、アドレス信号Ｃ
Ａは「１」つまり記憶アドレスＡ１を指示し、このアド
レスＡ１に記憶されている１６ビットのデータが読み出
される。一方、セレクタ１２１では加算器１２０の出力
は選択されず、データ長カウンタ１０２の出力ＰＯＰは
１２を維持する。

【００８６】ここで理解できるように、２つのアドレス
Ａ０，Ａ１にまたがって記憶されているサンプル番号１
のデータに関しては、プル・アウト・ポインタＰＯＰは
該データの最下位ビットが位置しているアドレスＡ０に
おけるビット１２を指示し、アドレスカウンタ１０３の
出力アドレス信号ＣＡはその次のアドレスＡ１を指定す
る。つまり、アドレス信号ＣＡの方がプル・アウト・ポ
インタＰＯＰよりも１アドレス先行している。これは、
追って説明されるように、データ位置再生回路１０４で
は、２つのアドレスにまたがって記憶されている１サン
プル点分のデータを再生するために、波形メモリ１５か
ら読み出された前のアドレスのデータを一時保持してお
り、プル・アウト・ポインタＰＯＰは、そのように一時
保持した前アドレスの読出しデータに対して、取り出す
べきデータの最下位ビットを指示するようになっている
ためである。

【００８７】データ位置再生回路１０４は、波形メモリ
１５から読み出された１６ビット構成のデータＲＤを入
力し、（ａ）２つのアドレスにまたがって記憶されてい
る１サンプル点分のデータを１揃いにまとめて再生する
機能を果すと共に、また、（ｂ）可変ビット長のデータ
の最下位ビットに合わせてデータのビット位置を揃える
処理を行なうことにより、１６ビット構成のデータの中
から可変ビット長の１サンプル点分のデータの必要な部
分のみを取り出すための前処理を行なう機能を果すもの
である。この詳細例は図１９に示されており、データ位
置再生回路１０４は、３２ビット並列入力／１６ビット
並列出力のシフタ１３０を含んでいる。シフタ１３０の
上位１６ビット入力には、波形メモリ１５から読み出さ
れた１６ビット構成のデータＲＤが直接入力される。こ
の読出しデータＲＤはセレクタ１３１の「０」入力に加
わり、セレクタ１３１の出力は８ステージ／１６ビット
のシフトレジスタ１３２に入力され、シフトレジスタ１
３２の出力がセレクタ１３１の「１」入力に加わると共
にシフタ１３０の下位１６ビット入力に与えられる。ノ
ートクロックパルスＮＣＬとキーオンパルスＫＯＮＰ１
がノアゲート１３３に加わり、ノアゲート１３３の出力
信号が“０”のときセレクタ１３１の「０」入力を選択
し、“１”のとき「１」入力を選択する。

【００８８】シフタ１３０の制御入力には、図１８のデ
ータ長カウンタ１０２からプル・アウト・ポインタＰＯ
Ｐが入力される。このプル・アウト・ポインタＰＯＰは
、シフタ１３０の３２ビット並列入力データのうち１６
ビット並列出力データとして取り出すべきデータの最下
位ビットに該当するビットを指示する。例えば、ＰＯＰ
＝０であれば、３２ビット並列入力データの最下位ビッ
トを１６ビット並列出力データの最下位ビットとして、
そこから上の１６ビットデータを取り出す。また、ＰＯ
Ｐ＝１であれば、３２ビット並列入力データの下から２
ビット目を１６ビット並列出力データの最下位ビットと
してそこから上の１６ビットデータを取り出す。また、
ＰＯＰ＝１２であれば、３２ビット並列入力データの下
から１３ビット目を１６ビット並列出力データの最下位
ビットとしてそこから上の１６ビットデータを取り出す
。

【００８９】シフタ１３０の３２ビット並列入力のうち
、上位１６ビットは波形メモリ１５から現在読み出して
いるデータＲＤであり、シフトレジスタ１３２から入力
される下位１６ビットはその１つ前のアドレスから読み
出したデータである。従って、２つのアドレスの読み出
しデータがシフタ１３０に並べられるようになっており
、１サンプル点のデータを２つのアドレスにまたがって
記憶している場合は、シフタ１３０に並べられた２つの
アドレスの合計３２ビットの並列データの中から必要な
１サンプル点のデータを取り出すことができるようにな
っている。また、プル・アウト・ポインタＰＯＰは可変
ビット長のデータの最下位ビットを指示しているため、
このプル・アウト・ポインタＰＯＰによって１６ビット
並列出力データの最下位ビットとして取り出すべきデー
タの入力ビット位置を指示することにより、可変ビット
長のデータの最下位ビットに合わせてデータのビット位
置を揃える処理を行なうことができ、これにより、１６
ビット構成のデータの中から可変ビット長の１サンプル
点分のデータの必要な部分のみを取り出すための前処理
を行なうことができる。

【００９０】図１３により一例を示すと、第１のキーオ
ンパルスＫＯＮＰ１が生じたとき、図１８のアドレスカ
ウンタ１０３がクリアされることにより、アドレス信号
ＣＡが「０」となり、アドレスＡ０からデータが読み出
され、このとき、ノアゲート１３３の出力“０”により
セレクタ１３１でアドレスＡ０からの読出しデータＲＤ
を選択し、シフトレジスタ１３２にロードする。次のサ
イクルで、セレクタ１３１はノアゲート１３３の出力“
１”によりシフトレジスタ１３２の出力を選択し、アド
レスＡ０からの読出しデータＲＤを記憶保持する。この
ときプル・アウト・ポインタＰＯＰは「０」であり、シ
フタ１３０の入力のうち下位１６ビットつまりシフトレ
ジスタ１３２に保持されたアドレスＡ０からの読出しデ
ータをそのまま選択出力する。これはサンプル点０のデ
ータを下位の１２ビットにそっくり含んでいるものであ
る。つまり、最初に取り出すべきサンプル点０のデータ
の最下位ビットが１６ビット出力の最下位ビットに合わ
せてそっくり取り出される。これを模式的に示すと図２
０の（ａ）のようである。

【００９１】次に、ノートクロックパルスＮＣＬが生ず
ると、前述のように、その８システムクロック後にプル
・アウト・ポインタＰＯＰは「１２」となり、アドレス
信号ＣＡはアドレスＡ１に切り換わる（図１８参照）。 しかし、ノアゲート１３３に入力されるノートクロック
パルスＮＣＬは遅延されていないため、このノートクロ
ックパルスＮＣＬによりノアゲート１３３の出力が“０
”になるときは、まだアドレス信号ＣＡは変わっていず
、アドレスＡ０からの読出しデータＲＤがセレクタ１３
１で選択されてシフトレジスタ１３２に記憶される。従
って、その８システムクロック後に、波形メモリ１５の
読出しアドレスがＡ１に変わり、シフタ１３０の上位１
６ビットにＡ１の読出しデータＲＤが入力されるとき、
シフタ１３０の下位１６ビットにはその前のアドレスＡ
０の読出しデータがシフトレジスタ１３２から与えられ
る。こうして、２つの相前後するアドレスの読み出しデ
ータがシフタ１３０の入力にに並べられる。このとき、
プル・アウト・ポインタＰＯＰは「１２」であり、先行
するアドレスＡ０におけるサンプル点１のデータの最下
位ビットの位置を指示している。これにより、サンプル
点１のデータの最下位ビットを最下位ビットしてそこか
ら上の１６ビットのデータがシフタ１３０から取り出さ
れる。これはサンプル点１のデータを下位の１２ビット
にそっくり含んでいるものであり、こうして、２つのア
ドレスに分離して記憶されていたサンプル点１のデータ
が一揃いに揃えられ、かつその最下位ビットが１６ビッ
ト出力の最下位ビットに位置合わせされて出力される。 これを模式的に示すと図２０の（ｂ）のようである。こ
うして、シフタ１３０からは、取り出すべき目的の可変
データ長のデータを最下位ビットから順にそのビット位
置を揃えた１６ビット構成のデータＤ１が出力される。 この１６ビット構成のデータＤ１は上位ビット側に不要
なデータを含んでいることがあるので、まだ、目的の１
サンプル分の可変データ長のデータのみを取り出してい
るわけではない。そのため更なる処理が必要である。

【００９２】図１６に戻ると、データ位置再生回路１０
４のシフタ１３０から出力された上記データＤ１は、隠
れビット分離回路１３４を経由してデータ整合化回路１
３５に入力される。隠れビット分離回路１３４は、デー
タＤ１が隠れビットＨＢ０〜ＨＣ７を含んでいる場合は
これを分離し、正味の波形データのみを取り出してデー
タＤ２としてデータ整合化回路１３５に入力する。デー
タ整合化回路１３５は、データＤ２から目的の１サンプ
ル分の可変ビット長の波形サンプルデータのみを取り出
すためのものである。隠れビット分離回路１３４で分離
された１ビットの隠れビット可能性信号ＨＢＰ（これは
隠れビットＨＢ０〜ＨＣ７のいずれか１つである可能性
のある信号である）は、隠れビット再生回路１０５に入
力される。隠れビット再生回路１０５は、隠れビット分
離回路１３４から与えられる隠れビット可能性信号ＨＢ
Ｐに基づき、１揃いの各隠れビットデータＨＢ０〜ＨＢ
３，ＨＳ０〜ＨＳ３，ＨＣ０〜ＨＣ７を再生する。再生
した各隠れビットデータＨＢ０〜ＨＢ３，ＨＳ０〜ＨＳ
３，ＨＣ０〜ＨＣ７、すなわち各フレーム毎のビット数
データ（データ長指示データＬＥＮＧ）、次のブロック
に関するシフトデータ（重み係数）及び圧縮係数データ
ａ０，ａ１，ｂ０，ｂ１は、データレジスタ１０６に与
えられる。

【００９３】隠れビット分離回路１３４及びデータ整合
化回路１３５の詳細例は図２１に示されている。この実
施例では正味の波形サンプルデータのビット長すなわち
サイズは、２ビットから１５ビットの範囲で可変長であ
るとしている。従って、有効データの最大ビット長は、
隠れビットを含む場合１６ビット、含まない場合１５ビ
ットである。従って、隠れビットを含むことがあるデー
タＤ１の有効データの最大データ長は１６ビットであり
、そのため、このデータＤ１を１６ビット構成で取り出
している。また、隠れビット分離後のデータＤ２の有効
データの最大ビット長は１５ビットである。また、１サ
ンプル分の可変長の波形データの最上位ビットは符号ビ
ットであるとしている。

【００９４】図２１において、隠れビット分離回路１３
４は、データＤ１の下位１５ビットを「０」入力に入力
し、該データＤ１の上位１５ビットを「１」入力に入力
したセレクタ１３８からなっている。セレクタ１３８は
、前述の隠れビット制御信号ＨＣ（図１７参照）を選択
制御入力に入力し、ＨＣが“１”のとき「１」入力を選
択し、“０”のとき「０」入力を選択する。従って、隠
れビットＨＢ０〜ＨＣ７を含むサンプル点のデータを取
り出すときは、ＨＣの“１”により、データＤ１の上位
１５ビットを選択し、最下位１ビットにある隠れビット
ＨＢ０〜ＨＣ７を除外する。この１５ビットのデータは
、前述のように正味の波形データの有効ビットを確保す
るのに十分なデータである。他方、隠れビットＨＢ０〜
ＨＣ７を含まないサンプル点のデータを取り出すときは
、ＨＣの“０”により、データＤ１の下位１５ビットを
選択する。この１５ビットのデータもまた、前述のよう
に正味の波形データの有効ビットを確保するのに十分な
データである。こうして隠れビットを分離した１５ビッ
ト構成の正味の波形データＤ２は、データ整合化回路１
３５に入力される。前述のように、このデータＤ２は、
目的の１サンプル点の波形データだけでなく、その次の
サンプル点の波形データも一部含んでいることがあり得
るものである。

【００９５】データ整合化回路１３５では、データＤ２
から目的の１サンプル点の波形データだけを取り出すに
あたっては、データサイズを可変長のままに取り出した
のでは、後でのデータ処理に不都合があるので、１５ビ
ットの固定長のデータサイズに整合化するようにしてい
る。そのために、まずデータＤ２から目的の１サンプル
点の波形データだけを取り出し、次いで、取り出した１
サンプル点の波形データだけでは１５ビットの固定長の
データサイズを満たさない場合は、余った上位ビットす
べてに符号ビットを拡張する処理を行なうことにより、
可変長の目的の１サンプル点の波形データだけを取り出
しながらも全体のデータサイズは１５ビットの固定長に
整合化されるようにしている。図２１のデータ整合化回
路１３５において、データＤ２は符号ビット取り出し回
路１３９に入力され、符号ビットＳＢが取り出される。 データ長指示データＬＥＮＧがデコーダ１４０でデコー
ドされ、１５本のデコード出力線のうち可変長のデータ
の最上位ビットに対応する１本の出力線が信号“１”と
なる。このデコーダ１４０の出力により符号ビット取り
出し回路１３９において取り出すべき符号ビットＳＢの
位置が指示される。例えば、ビット長が１０ビットの場
合、データＤ２の１０ビット目が可変長のデータの最上
位ビットつまり符号ビットＳＢであり、これがデコーダ
１４０の１０番目の出力線の信号“１”に応じて取り出
される。

【００９６】図２１のデータ整合化回路１３５において
、ビット別独立セレクタ１４１は、目的の１サンプル点
分の波形データのみを選択し、それ以外の他のサンプル
点の一部データを除外し、その代わりに符号ビットＳＢ
を拡張するためのものである。データＤ２の下位１４ビ
ット（最上位ビットは符号ビットＳＢでしかあり得ず、
これは符号ビット取り出し回路１３９の出力によって設
定できるのでここでは除外してよい）のうち、最下位ビ
ット０のデータは必ず目的の１サンプル点分の波形デー
タなのでセレクタ１４１には入力せず、出力レジスタ１
４２に直接入力してよい。データＤ２の下位１４ビット
のうち最下位ビット０を除く他のビット１〜１３のデー
タがセレクタ１４１のビット別Ａ入力１Ａ〜１３Ａにそ
れぞれ入力される。符号ビット取り出し回路１３９から
取り出された符号ビットＳＢの信号がセレクタ１４１の
ビット別Ｂ入力１Ｂ〜１３Ｂにそれぞれ共通入力される
。セレクタ１４１のビット別選択制御はセレクト信号発
生回路１４３から与えられる１３本の信号線によってそ
れぞれ行なわれる。セレクト信号発生回路１４３は、デ
コーダ１４０の出力信号に応じて、符号ビットＳＢのビ
ット位置から上位のビットすべてに対応して選択制御信
号“１”を与える。

【００９７】例えば、符号ビットＳＢがデータＤ２の下
位２番目のビット１であるとすると、セレクト信号発生
回路１４３の１３本の信号線すべてを“１”にし、ビッ
ト別独立セレクタ１４１では、すべてのビットでＢ入力
１Ｂ〜１３Ｂの符号ビットＳＢを選択する。また、符号
ビットＳＢがデータＤ２の下位３番目のビット２である
とすると、セレクト信号発生回路１４３の下位１本の信
号線を“０”、上位１２本の信号線を“１”にし、ビッ
ト別独立セレクタ１４１では、ビット１でＡ入力１Ａの
波形データを選択し、ビット２〜１３でＢ入力２Ｂ〜１
３Ｂの符号ビットＳＢを選択する。また、符号ビットＳ
ＢがデータＤ２の下位４番目のビット３であるとすると
、セレクト信号発生回路１４３の下位２本の信号線を“
０”、上位１１本の信号線を“１”にし、ビット別独立
セレクタ１４１では、ビット１，２でＡ入力１Ａ，２Ａ
の波形データを選択し、ビット３〜１３でＢ入力３Ｂ〜
１３Ｂの符号ビットＳＢを選択する。以下、符号ビット
ＳＢの位置がずれるに従い、ビット別選択態様が同様に
ずらされ、結局、目的の１サンプル点分の波形データの
みを選択的に取り出し、それ以外の他のサンプル点のデ
ータを除外し、その代わりに符号ビットＳＢを拡張する
ことが達成される。

【００９８】データＤ２の最下位ビットとセレクタ１４
１の出力１３ビットと符号ビット取り出し回路１３９か
ら取り出された符号ビットＳＢの合計１５ビット構成の
データが出力レジスタ１４２に入力され、システムクロ
ックパルスφ２の立上りタイミングで該レジスタ１４２
に取り込まれる。このシステムクロックパルスφ２の立
上りタイミングは、時分割チャンネルタイミングの１タ
イムスロットの途中であり、当該時分割チャンネルタイ
ミングにおけるデータが十分に立ち上がった状態でデー
タの取り込みが行なわれる。この出力レジスタ１４２の
出力が、取り出しが完了した１サンプル分の波形データ
ＣＷＤとして出力される。図２２及び図２３は隠れビッ
ト再生回路１０５とデータレジスタ１０６の詳細例を示
すものである。隠れビット再生回路１０５とデータレジ
スタ１０６は、隠れビットの種類に対応してそれぞれ設
けられる。図２２では、「ビット数データ」のための隠
れビット再生回路１０５Ａ及びデータレジスタ１０６Ａ
と、「シフトデータ」のための隠れビット再生回路１０
５Ｂ及びデータレジスタ１０６Ｂの詳細例を示す。図２
３では、各圧縮係数ｂ１，ｂ０，ａ１，ａ０のための隠
れビット再生回路１０５Ｃ〜１０５Ｆとデータレジスタ
１０６Ｃ〜１０６Ｆの詳細例を示す。

【００９９】図２２により、「ビット数データ」のため
の隠れビット再生回路１０５Ａ及びデータレジスタ１０
６Ａについて説明すると、隠れビット再生回路１０５Ａ
は、ノートクロックパルスＮＣＬを８ステージ／１ビッ
トのシフトレジスタ１４４で遅延したものと隠れビット
制御信号ＨＢＣ１とを入力したアンドゲート１４５と、
第２のキーオンパルスＫＮＯＰ２とアンドゲート１４５
の出力とを入力したオアゲート１４６と、このオアゲー
ト１４６の出力により制御されるセレクタ１４７と、セ
レクタ１４７の出力を入力した８ステージ／４ビットの
シフトレジスタ１４８とを具えている。シフトレジスタ
１４８の出力がセレクタ１４７の「０」入力にそのまま
加わる。セレクタ１４７の「１」入力の４ビットのうち
、最上位ビットには、前記シフタ１３０から出力される
データＤ１の最下位ビットの信号すなわち隠れビット可
能性信号ＨＢＰが与えられる。セレクタ１４７の「１」
入力の４ビットのうち、残りの下位３ビットには、シフ
トレジスタ１４８の出力を１ビット下位にシフトしたも
のが入力される。

【０１００】この構成により、まず、第２のキーオンパ
ルスＫＯＮＰ２が“１”になったときは、オアゲート１
４６の出力“１”によりセレクタ１４７の「１」入力が
選択される。このとき、データＤ１としては、その１サ
イクル前に生じた第１のキーオンパルスＫＯＮＰ１によ
るアドレスクリアに基づき、アドレスＡ０から読み出し
たサンプル番号０のデータが与えられており、隠れビッ
ト可能性信号ＨＢＰとしてサンプル番号０に伴って記憶
した隠フトレジスタ１４８の出力は始めはどのような値
でもよいので、ｘとして説明する（ｘは０または１のど
ちらでもよい）。これにより、上位ビットからＨＢ０，
ｘ，ｘ，ｘという内容の４ビットデータがセレクタ１４
７の「１」入力を介してシフトレジスタ１４８に取り込
まれる。次のサイクルでオアゲート１４６の出力は“０
”となり、シフトレジスタ１４８に取り込まれたデータ
ＨＢ０，ｘ，ｘ，ｘはセレクタ１４７の「０」入力を介
してシフトレジスタ１４８で保持される。

【０１０１】次に、ノートクロックパルスＮＣＬが生じ
、データＤ１として、サンプル番号１のデータが与えら
れるようになると、ＨＢＣ１の“１”とノートクロック
パルスＮＣＬの遅延出力“１”（シフトレジスタ１４４
による遅延はＨＢＣ１と同期をとるためである：図１７
参照）によりアンドゲート１４５の出力が“１”となり
、オアゲート１４６の出力が“１”となり、セレクタ１
４７の「１」入力を選択する。このとき、隠れビット可
能性信号ＨＢＰとしてサンプル番号１に伴って記憶した
隠れビットＨＢ１が与えられるので、上位ビットからＨ
Ｂ１，ＨＢ０，ｘ，ｘという内容の４ビットデータがセ
レクタ１４７の「１」入力を介してシフトレジスタ１４
８に取り込まれる。次のサイクルでオアゲート１４６の
出力は“０”となり、シフトレジスタ１４８に取り込ま
れたデータＨＢ１，ＨＢ０，ｘ，ｘはセレクタ１４７の
「０」入力を介してシフトレジスタ１４８で保持される
。次にノートクロックパルスＮＣＬが生じ、データＤ１
として、サンプル番号２のデータが与えられるようにな
ると、隠れビット可能性信号ＨＢＰとしてサンプル番号
２に伴って記憶した隠れビットＨＢ２が与えられ、上述
に従い、ＨＢ２，ＨＢ１，ＨＢ０，ｘがシフトレジスタ
１４８に取り込まれ保持される。

【０１０２】更に、ノートクロックパルスＮＣＬが生じ
、データＤ１として、サンプル番号３のデータが与えら
れるようになると、隠れビット可能性信号ＨＢＰとして
サンプル番号３に伴って記憶した隠れビットＨＢ３が与
えられ、上述に従い、ＨＢ３，ＨＢ２，ＨＢ１，ＨＢ０
がシフトレジスタ１４８に取り込まれ保持される。以後
は、そのフレーム内では、ノートクロックパルスＮＣＬ
が生じても、隠れビット制御信号ＨＣ１が“０”のため
、アンドゲート１４５の出力は“１”とならず、上記Ｈ
Ｂ３，ＨＢ２，ＨＢ１，ＨＢ０がシフトレジスタ１４８
で保持される。こうして、４ビットの隠れビットＨＢ３
，ＨＢ２，ＨＢ１，ＨＢ０が再生され、シフトレジスタ
１４８で保持される。これは次フレームのデータビット
長を指示する隠れ情報ＨＤとしてデータレジスタ１０６
Ａに与えられる。

【０１０３】データレジスタ１０６Ａは、８ステージ／
４ビットのシフトレジスタ１４９と、セレクタ１５０と
を含んでいる。セレクタ１５０の「１０」入力にはイニ
シャルデータ長データＩＬＥＮＧが入力され、「０１」
入力には上記隠れ情報ＨＤつまり次フレームのデータビ
ット長を指示するデータが入力され、「００」にはシフ
トレジスタ１４９の出力が入力される。セレクタ１５０
の２ビットの制御入力には、上位ビットに第１のキーオ
ンパルスＫＯＮＰ１が入力され、下位ビットにアンドゲ
ート１５１の出力が入力される。アンドゲート１５１に
は、図１７のアンドゲート１１２からのフレーム変化信
号ＨＢＣ２とノートクロックパルスＮＣＬが加わる。こ
の構成により、まずキーオンパルスＫＯＮＰ１が“１”
のとき、セレクタ１５０は「１０」入力のイニシャルデ
ータ長データＩＬＥＮＧを選択し、シフトレジスタ１４
９に取り込む。次のサイクルでセレクタ１５０は「００
」入力を選択し、取り込んだデータＩＬＥＮＧを保持す
る。シフトレジスタ１４９の出力がデータ長指示データ
ＬＥＮＧとして、上述のように各回路に与えられる。 従って、最初のフレーム０では、パラメータデータ発生
回路９４から与えられたイニシャルデータ長データＩＬ
ＥＮＧがデータ長指示データＬＥＮＧとして使用される
。このフレーム０において、前述のように、次フレーム
のデータビット長を指示する隠れ情報ＨＤがセレクタ１
５０に与えられる。

【０１０４】次に、フレームが切り替わるとき、アンド
ゲート１５１の出力が“１”となり、セレクタ１５０は
「０１」入力の情報ＨＤを選択し、シフトレジスタ１４
９に取り込む。次のサイクルでセレクタ１５０は「００
」入力を選択し、取り込んだデータＨＤを保持する。 こうして、２番目以降のフレームでは、前フレームの波
形データと共に隠れ情報として記憶していたデータビッ
ト長を指示する隠れ情報ＨＤをデータ長指示データＬＥ
ＮＧとして使用する。第１のキーオンパルスＫＯＮＰ１
を８ステージ／１ビットのシフトレジスタ１５２で８シ
ステムクロック遅延することにより第２のキーオンパル
スＫＯＮＰ２を生成するようにしてもよい。シフトデー
タのための隠れビット再生回路１０５Ｂとデータレジス
タ１０６Ｂは、上記隠れビット再生回路１０５Ａとデー
タレジスタ１０６Ａとほぼ同一構成である。異なる点は
、上記アンドゲート１４５に対応するアンドゲート１４
５Ｂに、図１７のアンドゲート１１４から出力されるシ
フトデータ用の隠れビット制御信号ＨＳＣを入力する点
と、セレクタ１５０Ｂの「１０」入力に与えるイニシャ
ルデータはイニシャルシフトデータＩＳＦである点と、
上記アンドゲート１５１に対応するアンドゲート１５１
Ｂに、図１７のアンドゲート１１９から出力されるブロ
ック終了制御信号ＢＦＣを入力する点、である。これに
より、シフトレジスタ１４８Ｂには、次ブロックに関す
るシフトデータに対応する隠れビットデータＨＳ３，Ｈ
Ｓ２，ＨＳ１，ＨＳ０が再生記憶され、これがブロック
の終わりで、シフトレジスタ１４９Ｂに取り込まれる。 従って、シフトレジスタ１４９Ｂからは、現在処理中の
ブロックに関するシフトデータＳＦＤが出力される。

【０１０５】図２３において、圧縮係数ｂ１のための隠
れビット再生回路１０５Ｃとデータレジスタ１０６Ｃは
、上記隠れビット再生回路１０５Ｂとデータレジスタ１
０６Ｂとほぼ同一構成である。異なる点は、シフトレジ
スタ１４８Ｃ，１４９Ｃのビット数が８ビットである点
と、上記アンドゲート１４５Ｂに対応するアンドゲート
１４５Ｃに、図１７のアンドゲート１１５から出力され
る圧縮係数ｂ１用の隠れビット制御信号ＨＣｂ１を入力
する点と、セレクタ１５０Ｃの「１０」入力に与えるイ
ニシャルデータはｂ１に対応するイニシャル圧縮係数Ｉ
ＣＯである点である。アンドゲート１５１Ｃには、図１
７のアンドゲート１１９から出力されるブロック終了制
御信号ＢＦＣを入力する。これにより、シフトレジスタ
１４８Ｃには、次ブロックに関する圧縮係数ｂ１に対応
する隠れビットデータＨＣ０〜ＨＣ７が再生記憶され、
これがブロックの終わりで、シフトレジスタ１４９Ｃに
取り込まれる。従って、シフトレジスタ１４９Ｃからは
、現在処理中のブロックに関する圧縮係数ｂ１が出力さ
れる。他の圧縮係数ｂ０，ａ１，ａ０のための隠れビッ
ト再生回路１０５Ｄ，１０５Ｅ，１０５Ｆとデータレジ
スタ１０６Ｄ，１０６Ｅ，１０６Ｆは、上記隠れビット
再生回路１０５Ｃとデータレジスタ１０６Ｃとほぼ同一
構成である。異なる点は、上記アンドゲート１４５Ｃに
対応する各アンドゲート１４５Ｄ，１４５Ｅ，１４５Ｆ
に、図１７の各アンドゲート１１６，１１７，１１８か
ら出力される各圧縮係数ｂ０，ａ１，ａ０用の隠れビッ
ト制御信号ＨＣｂ０，ＨＣａ１，ＨＣａ０をそれぞれ入
力する点である。これにより、各レジスタ１０６Ｄ，１
０６Ｅ，１０６Ｆからは現在処理中のブロックに関する
圧縮係数ｂ０，ａ１，ａ０がそれぞれ出力される。

【０１０６】−−圧縮データ復調回路の一例−−データ
取り出し再生部９６で取り出し・再生された波形データ
ＣＷＤは、線形予測符号化（ＬＰＣ）方式によってデー
タ圧縮されている場合は、図１５における圧縮データ復
調回路９７は、ＬＰＣ復調回路を用いる。その場合に、
圧縮データ復調回路９７は、図２４のようなＬＰＣ復調
回路によって構成することができる。図において、１５
３，１５４はリミッタ、１５５〜１５８は加算器、１５
９〜１６２は乗算器、１６３〜１６６は８ステージシフ
トレジスタ、である。図７に示した圧縮フィルタ回路と
は逆の構成になっており、１段目の復調回路の復調係数
として２段目の圧縮係数ｂ０，ｂ１を使用し、２段目の
復調回路の復調係数として１段目の圧縮係数ａ０，ａ１
を使用する。

【０１０７】−−圧縮及び縮小化処理の別の例（第２の
実施例）−− 上記実施例では、重み係数（シフトデータ）によるデー
タ縮小化処理を、圧縮フィルタによるデータ圧縮処理の
前段で行うようにしているが、次に説明するように、デ
ータ圧縮処理の後段で行うようにしてもよい。図２５は
、データ圧縮処理の後段で重み係数（シフトデータ）に
よるデータ縮小化処理を行う場合の、圧縮及び縮小化演
算のための回路の構成例を示すものである。圧縮フィル
タ回路は、前述と同様、２次フィルタを２段縦続接続し
てなり、１段目のフィルタ４８Ａは、引算器１７０，加
算器１７１，１７２，乗算器１７３，１７４，遅延部１
７５，１７６からなる。２段目のフィルタ４８Ｂは、引
算器１７７，加算器１７８，１７９，乗算器１８０，１
８１，遅延部１８２，１８３からなる。１段目のフィル
タ４８Ａの引算器１７０に圧縮対象波形データが入力さ
れ、係数ａ０，ａ１による２次のたたみこみ和を引算器
１７０で引算する。２段目のフィルタ４８Ｂの引算器１
７７の出力が圧縮フィルタの出力信号である。この圧縮
フィルタ出力信号がシフト回路４７に入力され、重み係
数（シフトデータ）によって縮小化する方向に重みつけ
られる（シフトされる）。このシフト回路４７の出力が
、圧縮及び縮小化処理済みの波形サンプルデータとして
ブロックバッファ５５に一時記憶され、その後波形メモ
リ１５に書き込まれる。

【０１０８】シフト回路１８４は、シフト回路４７によ
るシフト方向とは反対方向に同量だけデータシフトする
ものであり、再生時における重み復元をシミュレートす
るものである。そして、このシフト回路１８４の出力を
加算器１７８，１７１を介して遅延部１７５，１７６，
１８２，１８３に入力するようになっており、これによ
り圧縮係数の乗算演算は、再生時における重み復元をシ
ミュレートした信号に対して行われる。これにより、デ
ータシフトダウンによるデータ切り捨て誤差を吸収した
精度のよい圧縮フィルタ演算が可能になる。この第２の
実施例の場合、圧縮フィルタ係数ａ０，ａ１，ｂ０，ｂ
１は、前述の第１の実施例のときと同様の手法で算出す
るようにしてよい。シフト回路４７の位置が異なってく
るため、図５の機能ブロック図はそのままそっくりこの
第２の実施例に適用することはできないが、図５におけ
るシフト回路４７と圧縮フィルタ部４８の部分を図２５
の構成が実施できるように適宜変更すればよい。また、
第２の実施例の場合、再生時における圧縮データの復調
と重み復元処理の手順が第１の実施例とは逆になるため
、図２６に示すように、シフト回路９８を圧縮データ復
調回路９７の前段に配置するように音源部２３の構成を
変更すればよい。

【０１０９】−−変更例−− データ圧縮処理の前段と後段のどちらか一方に限らず、
両方で重み係数（シフトデータ）によるデータ縮小化処
理を行うようにすることも可能である。また。データ圧
縮処理の途中で重み係数（シフトデータ）によるデータ
縮小化演算処理を挿入するようにしてもよい。重み演算
はデータシフトに限らず、乗算や割算などを採用しても
よい。波形区間の区分は、上記実施例のようなブロック
とフレームからなるものに限らず、どのように区分でも
よい。データビット長は可変である必要はなく、固定で
あってもよい。また、波形データをメモリに詰め込んで
書き込むようにしなくてもよい。また、再生用の制御デ
ータ（圧縮係数や重み係数）は隠れビットの形に限らず
、別途適宜与えてやるようにしてもよい。データ圧縮方
式はＬＰＣ方式に限らず、ＤＰＣＭ，ＡＤＰＣＭ，デル
タ変調など、その他どのような方式を採用してもよい。

【０１１０】上記実施例では、楽音波形データにおいて
この発明を実施しているが、これに限らず、音量レベル
を設定するエンベロープ波形データや、各種制御用のエ
ンベロープ波形データあるいはフィルタ係数等の時間変
化する各種の制御データなど、電子楽器における各種波
形データのためにこの発明を適用することができる。ま
た、電子楽器における波形データに限らず、その他の音
声信号又は音信号処理装置における波形データの圧縮の
ためにこの発明を適用することができる。上記実施例で
は、データ取り出し再生部において、１サンプルのデー
タの取り出し・再生のために、サンプルカウント、デー
タ長カウント、アドレスカウント、データ位置再生、隠
れビット再生、など多段の処理ステップが必要であり、
これを１サンプルのタイミングで行なうようになってい
る。そのため、１サンプルの時間を長くとらねばならな
いかもしれない。この問題を解決するには、同一のチャ
ンネルタイミングの中で複数のサンプリングタイミング
にわたる処理をパイプライン処理的手法により実行する
とよく、そうすれば、１サンプルの時間を短くし、デー
タ読み出し速度を上げることができる。なお、この発明
は、完成された単体の電子楽器に限らず、モジュール化
された電子楽器の一部品において適用してもよいもので
ある。また、音選択の鍵盤やスイッチ手段を持たず、コ
ード情報の入力に基づき楽音を発生する装置にも適用す
ることができる。更には、楽音信号を生成する装置や、
楽音を音響的に発音するスピーカ等は持たずに、楽音信
号の形成または制御に関連するデータを発生する装置に
おいても適用することができるものであり、この発明に
おいて電子楽器とは極めて広義に使用する語である。ま
た、一般的な音信号処理装置若しくは音声信号処理装置
においてもこの発明を適用することができる。

【０１１１】

【発明の効果】以上の通り、この発明によれば、波形デ
ータに対して所定のデータ圧縮処理を行う一方で、その
データ圧縮処理の前乃至後のいずれかの段階で、波形デ
ータの値を任意の重み係数に従って更に縮小する処理を
行うようにしたので、データ圧縮処理によって圧縮され
た波形データの値を更に縮小することができ、一層のデ
ータ圧縮を推し進めることができる。しかも、重み係数
の変更によって縮小率を変更したり、あるいは全く縮小
しないようにしたり、という制御が容易かつ自在に行え
る。従って、波形の一部区間においてデータ圧縮を更に
推し進めたり、あるいは波形の区間に応じて異なる度合
いでデータ圧縮を行いたい場合など、所定のデータ圧縮
処理の方式そのものは変更することなく、重み係数を変
更するだけで極めて簡単に対応することができる。また
、波形データの値を任意の重み係数に従って縮小する、
という極めて簡単な処理（この処理は、データシフトや
割算あるいは掛算など適宜の係数演算によって行うこと
ができる）であるため、構成も簡単である。

【図面の簡単な説明】

【図１】この発明の一実施例における波形データの圧縮
・再生処理の全体の流れを略示する図。

【図２】この発明に従う波形データの圧縮及び再生処理
を実施するために使用することができる電子楽器の一実
施例のハードウェア構成例を示すブロック図。

【図３】同実施例におけるマイクロコンピュータによる
制御の下で実行される波形データの圧縮からメモリへの
書込みに至るまでの処理の全体像の概略を示すフローチ
ャート。

【図４】図２の波形メモリにおける圧縮波形データの記
憶領域のフォーマットを例示する図。

【図５】図２のマイクロコンピュータの制御の下で行わ
れる波形データ圧縮及び縮小化処理の一実施例を示す機
能ブロック図。

【図６】図５におけるブロックバッファのメモリフォー
マットを例示する図。

【図７】図５におけるシフト回路と圧縮フィルタ部の構
成例を概念的に示す図。

【図８】１段分の２次フィルタからなる圧縮フィルタ部
のハードウェア回路の一例を示す図。

【図９】線形予測法に従う圧縮フィルタ係数の発生演算
の手順の一例を示すフローチャート。

【図１０】図５における可変ビット長加工及び書込処理
部の処理動作を説明するための機能ブロック図。

【図１１】この可変ビット長加工及び書込処理部によっ
て実行される可変ビット長加工及び書込処理の手順の概
略を示すフローチャート。

【図１２】可変ビット長加工済みの波形サンプルデータ
及び隠れビットデータのデータフォーマットの一例を示
す図。

【図１３】図１２のようなフォーマットからなる可変ビ
ット長のデータを実際に波形メモリに詰め込んで記憶す
る場合のメモリフォーマットの一例を示す図。

【図１４】可変ビット長のデータを詰め込んでメモリに
書き込む処理を説明するための図。

【図１５】図２における音源部の一実施例を示すブロッ
ク図。

【図１６】図１５におけるデータ取り出し再生部の内部
構成例を示すブロック図。

【図１７】図１６におけるサンプルカウンタと隠れビッ
ト制御信号発生回路の具体例を示すブロック図。

【図１８】図１６におけるデータ長カウンタとアドレス
カウンタの詳細例を示すブロック図。

【図１９】図１６におけるデータ位置再生回路の詳細例
を示すブロック図。

【図２０】図１９におけるシフタの動作例を説明する図
。

【図２１】図１６における隠れビット分離回路及びデー
タ整合化回路の詳細例を示すブロック図。

【図２２】図１６における隠れビット再生回路及びデー
タレジスタの詳細例を示すブロック図。

【図２３】図１６における隠れビット再生回路及びデー
タレジスタの別の詳細例を示すブロック図。

【図２４】図１５における圧縮データ復調回路の一例を
示すブロック図。

【図２５】データ縮小化演算のためのシフト回路を圧縮
フィルタ部の後段に設けた実施例を概念的に示すブロッ
ク図。

【図２６】図２５の例に従って圧縮及び縮小化処理を行
った波形データを再生するための音源部の実施例を示す
ブロック図。

【符号の説明】

１３…アナログ信号外部入力部、１４…サンプリング装
置、１５…波形メモリ、２１…波形バッファメモリ、２
３…音源部、４４…制限ビット数レジスタ、４５…シフ
トデータ発生部、４６…シフトデータレジスタ、４７…
シフト回路（重み演算回路）、４８…圧縮フィルタ部、
４９…ハミング窓乗算部、５１…係数発生演算部、５５
…ブロックバッファ、５６…ビット数検出部、５８…可
変ビット長加工及び書込処理部、７６…隠れビット付与
部、７８…データ合成部、９６…データ取り出し再生部
、９７…圧縮データ復調回路、９８…重み復元用のシフ
ト回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　圧縮すべき波形データを提供する第１
   のステップと、前記波形データに対して所定のデータ圧
   縮処理を行う第２のステップとを具えた波形データ圧縮
   方法において、前記データ圧縮処理の前乃至後のいずれ
   かの段階で、波形データの値を任意の重み係数に従って
   更に縮小する処理を行う第３のステップを設けたことを
   特徴とする波形データ圧縮方法。
2. 【請求項２】　　圧縮すべき波形データを入力し、該波
   形データの値を任意の重み係数に従って縮小する演算を
   行う縮小演算手段と、前記縮小演算手段から出力された
   波形データを入力し、該波形データに対してデータ圧縮
   フィルタ処理を施す圧縮フィルタ手段と、前記圧縮フィ
   ルタ手段で使用するフィルタ係数を線形予測法によって
   作成し、前記圧縮フィルタ手段に供給する係数発生手段
   とを具えた波形データ圧縮装置。
3. 【請求項３】　　圧縮すべき波形データを入力し、該波
   形データに対してデータ圧縮フィルタ処理を施す圧縮フ
   ィルタ手段と、前記圧縮フィルタ手段から出力される波
   形データの値を任意の重み係数に従って縮小する演算を
   行う縮小演算手段と、前記圧縮フィルタ手段で使用する
   フィルタ係数を線形予測法によって作成し、前記圧縮フ
   ィルタ手段に供給する係数発生手段とを具えた波形デー
   タ圧縮装置。
4. 【請求項４】　　所定のデータ圧縮処理が施されると共
   に重み係数に応じたデータ値縮小処理が施された波形デ
   ータを記憶した波形記憶手段と、圧縮データを復調する
   ための係数と前記重み係数を提供する係数提供手段と、
   前記復調のための係数に応じて圧縮データ復調処理を前
   記波形記憶手段から読み出された波形データに対して施
   す圧縮データ復調手段と、前記重み係数に応じて縮小さ
   れたデータ値を元の大きさに戻す演算を前記波形記憶手
   段から読み出された波形データに対して施す演算手段と
   を具えた波形データ再生装置。