JPH04362756A

JPH04362756A - メモリバックアップ方式

Info

Publication number: JPH04362756A
Application number: JP3137778A
Authority: JP
Inventors: Jiro Watanabe; 渡邉　滋朗; Seiji Goto; 誠司後藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-06-10
Filing date: 1991-06-10
Publication date: 1992-12-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はメモリバックアップ方式
に関する。

【０００２】このメモリバックアップ方式は、コードレ
ス電話機等の小型電子装置に適用されるものであり、揮
発性メモリを有する小型電子装置の停電時に、その揮発
性メモリに記憶されたデータを不揮発性メモリに記憶し
てデータの保護を行うものである。

【０００３】このようなメモリバックアップ方式が採用
された小型電子装置は、近年、更に小型化が要求される
と共に、低コスト化及びデータ保護の高信頼性化も同時
に要求されており、これら要求に答える事ができるメモ
リバックアップ方式が要望されている。

【０００４】

【従来の技術】図６は従来のメモリバックアップ方式に
よる電子回路構成図であり、コードレス電話機等の小型
電子装置に適用されるものである。

【０００５】この図において、１０はバックアップ回路
であり、電流制御用の抵抗Ｒ１と、逆電流防止用の第１
及び第２ショットキーバリアダイオード（以下、第１及
び第２ダイオードと呼ぶ。）Ｄ１，Ｄ２と、バックアッ
プ用のコンデンサＣ１とを具備して構成されている。

【０００６】この構成接続は、抵抗Ｒ１の一端が電圧Ｖ
ｃ　の電源に接続され、他端が第１ダイオードＤ１のア
ノード端に接続されており、第１ダイオードＤ１のカソ
ード端がコンデンサＣ１を介して接地されると共に第２
ダイオードＤ２のアノード端に接続されている。また、
第２ダイオードＤ２のカソード端は、マイクロプロセッ
サユニット（ＭＰＵ）１１及び、エレクトリック・イレ
ーザブル・プログラマブルＲＯＭ（Ｅ２　ＰＲＯＭ）の
各電源端に接続されており、電源電圧Ｖｃ　が抵抗Ｒ１
、第１ダイオードＤ１を介してコンデンサＣ１に印加さ
れ、これによりコンデンサＣ１に蓄えられた電荷が第２
ダイオードＤ２を介して電圧Ｖｃｃとして各電源端に印
加されるようになっている。

【０００７】ＭＰＵ１１とＥ２　ＰＲＯＭ１２とはライ
ン接続されており、ＭＰＵ１１に内蔵された揮発性ＲＡ
Ｍの記憶データをＥ２　ＰＲＯＭ１２に転送して書き込
むことができると共に、Ｅ２　ＰＲＯＭ１２の記憶デー
タを揮発性ＲＡＭに転送して書き込むことができるよう
になされている。また、ＭＰＵ１１及びＥ２　ＰＲＯＭ
のシステム動作電圧は正常動作範囲としてＶｃｃ±Ｖｆ
　に規定されているので、ここではシステム動作電圧を
Ｖｃｃ−Ｖｆ　とする。

【０００８】符号１３は電圧検出器であり、その入力端
が電圧Ｖｃ　の電源に接続され、出力端がＭＰＵ１１の
割り込み制御端Ｐに接続されている。

【０００９】この電圧検出器１３は、電源電圧Ｖｃ　を
常時検出しており、この検出電圧Ｖｃが電圧検出器１３
に設定された電圧Ｖｄｅｔ　以上である場合には、割り
込み制御端Ｐへ「Ｈ」レベルの検出信号を出力している
が、検出電圧Ｖｃ　が設定電圧Ｖｄｅｔ未満になると「
Ｌ」レベルの検出信号を出力するものである。

【００１０】但し、設定電圧Ｖｄｅｔ　は、第１及び第
２ダイオードＤ１，Ｄ２の各電圧降下、即ち順方向降下
電圧をそれぞれＶｄｆとした場合に、Ｖｄｅｔ　＝Ｖｃ
ｃ−Ｖｆ　＋２Ｖｄｆで表されるものである。また、電
源電圧Ｖｃ　は第１及び第２ダイオードＤ１，Ｄ２の各
電圧降下を考慮したＶｃｃ＋２Ｖｄｆの電圧であるとす
るが、システム動作電圧がＶｃｃ−Ｖｆ　であることに
鑑みれば、Ｖｃｃ−Ｖｆ　＋２Ｖｄｆ以上の電圧であれ
ばよいことになる。

【００１１】このような構成において、停電等により電
源電圧Ｖｃ　がＶｃｃ−Ｖｆ　＋２Ｖｄｆ未満となると
、電圧検出器１３から「Ｌ」レベルの検出信号が出力さ
れ、これがＭＰＵ１１の割り込み制御端Ｐへ供給される
。そして、ＭＰＵ１１は内蔵揮発性ＲＡＭの記憶データ
をＥ２　ＰＲＯＭ１２へ転送して書き込む。

【００１２】即ち、ＭＰＵ１１の電源端に印加される電
圧が、Ｖｃｃ−Ｖｆ　未満となってＭＰＵ１１の揮発性
ＲＡＭの記憶データが消えたとしてもその記憶データが
Ｅ２　ＰＲＯＭ１２に記憶されるのでデータを保護する
ことができる。

【００１３】また、ＭＰＵ１１の電源端への印加電圧が
Ｖｃｃ−Ｖｆ　以上となると、電圧検出器１３からＭＰ
Ｕ１１に「Ｈ」レベルの検出信号が供給され、これによ
ってＭＰＵ１１は、Ｅ２　ＰＲＯＭ１２に記憶されたデ
ータをＭＰＵ１１の揮発性ＲＡＭに転送して書込み、元
の状態に復帰させる。

【００１４】

【発明が解決しようとする課題】ところで、上述した従
来のメモリバックアップ方式による電子回路構成におい
ては、システム動作電圧Ｖｃｃ−Ｖｆ　以上の電圧を保
持するバックアップ回路１０がダイオードＤ１，Ｄ２を
用いて構成されているために、ダイオードＤ１，Ｄ２の
電圧降下（順方向降下電圧Ｖｄｆ）を考えると、バック
アップ回路１０に供給する電源電圧Ｖｃ　としては、最
低でもＶｃｃ−Ｖｆ　＋２Ｖｄｆの電圧が必要となる。

【００１５】つまり、この例の場合のＶｃｃが５Ｖ、Ｖ
ｆ　が０．５Ｖであり、一般的なダイオード１個による
電圧降下が約０．５Ｖ以下なので、これよりＶｄｆを０
．５Ｖとすると、電源電圧Ｖｃ　としては、最低でも（
５−０．５＋１）Ｖが必要となり、この（５−０．５＋
１）Ｖの電圧を供給する電源が用いられていることにな
る。

【００１６】ＭＰＵ１１及びＥ２　ＰＲＯＭ１２を作動
させるにはシステム動作電圧Ｖｃｃ−Ｖｆ　を供給する
電源であればよい訳であるが、この従来例においては前
記したように（５−０．５＋１）Ｖの電圧を供給する電
源が用いられており、即ちシステム動作電圧（５−０．
５）Ｖを供給する電源よりもサイズの大きな電源が用い
られているため、その分、小型電子装置の小型化及び低
コスト化が妨げられると言った問題が生じていた。

【００１７】また、上述した電圧検出器１３は設定電圧
Ｖｄｅｔ　以上の印加電圧に対しては、印加電圧と同じ
電圧を出力するようになっており、このことは、例えば
何らかの原因によって高電圧が印加された場合その高電
圧がそのままＭＰＵ１１の割り込み制御端Ｐに印加され
るので、ＭＰＵ１１が破損すると言った問題があった。

【００１８】更に、電圧検出器１３は設定電圧Ｖｄｅｔ
　以下の低電圧検出時に、誤動作により不定電圧を出力
することがある。この不定電圧とはＭＰＵ１１を作動さ
せる電圧にほぼ等しい電圧であり、このような不定電圧
がＭＰＵ１１の割り込み制御端Ｐに印加されるとＭＰＵ
１１が作動し、電源電圧Ｖｃ　が正常電圧に復帰してい
ないにも係わらずＥ２　ＰＲＯＭ１２に退避させたデー
タを呼び戻すと言った誤動作を起こす問題があった。

【００１９】そのようなＭＰＵ１１の破損及び誤動作は
、メモリバックアップの信頼性の低下につながる。

【００２０】本発明は、このような点に鑑みてなされた
ものであり、小型で且つ安価な電源が適用できるように
することによって、装置全体の小型化及び低コスト化を
図ることができ、また、電圧検出器から出力される高電
圧及び不定電圧がＭＰＵに印加されることがないように
することによって、ＭＰＵの破損及び誤動作を防止する
ことができ、これによってメモリバックアップの信頼性
の向上を図ることができるメモリバックアップ方式を提
供することを目的としている。

【００２１】

【課題を解決するための手段】図１に本発明の原理図を
示す。図中、１３は電圧検出手段であり、電源の電圧Ｖ
ｃ　を検出するものである。１１は揮発性メモリを有す
る演算処理手段であり、停電時に電源の電圧Ｖｃ　低下
が電圧検出手段１３により検出されると該揮発性メモリ
に記憶されたデータを不揮発性メモリ１２に転送して書
き込み、停電復旧時に不揮発性メモリ１２に書き込まれ
たデータを該揮発性メモリに戻すといった動作を行う。

【００２２】５０は本発明の特徴要素であるバックアッ
プ回路であり、停電時に一定時間だけ演算処理手段１１
及び不揮発性メモリ１２を動作させる電圧（動作電圧）
を、電源の電圧Ｖｃ　供給時に保持し、かつ電源の電圧
Ｖｃ　を殆ど降下させることのない構成のものである。

【００２３】このバックアップ回路５０は好ましくは、
電圧降下の殆ど無いトランジスタを用い、該トランジス
タのエミッタ端とベース端との間に第１抵抗を接続し、
該ベース端を第２抵抗を介して接地し、該トランジスタ
のコレクタ端を、第３抵抗及び該第３抵抗に直列接続さ
れたコンデンサを介して接地すると共に、該第３抵抗と
該コンデンサ間にアノード端が接続されたダイオードの
カソード端に接続して構成し、そして、該エミッタ端を
該電源に接続し、かつ該コレクタ端を該演算処理手段１
１及び不揮発性メモリ１２の各電源端に接続する。

【００２４】

【作用】上述した本発明によれば、トランジスタが、第
１及び第２抵抗により電源からの供給電流を制御すると
共に、その逆方向電流を防止する機能を果たし、また、
トランジスタの電圧降下が殆ど無いために、電源電圧Ｖ
ｃ　をほぼ動作電圧とすることができる。

【００２５】従って、電源は、ほぼ動作電源に近い電圧
を供給するタイプのものでよい。つまり、従来がバック
アップ回路の電圧降下と動作電源とを加算した電圧を供
給する電源を用いていたことに鑑みれば、従来よりも小
型の電源を用いることができ、これによって、本発明の
方式を適用する装置全体を小型にすることができると共
にコストを下げることができる利点がある。

【００２６】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図２は本発明の第１実施例によるメモリバ
ックアップ方式による電子回路構成図である。この図に
おいて図６に示す従来例の各部に対応する部分には同一
符号を付し、その説明を省略する。

【００２７】図２に示す第１実施例が図６に示す従来例
と異なる点は、バックアップ回路２０の構成である。

【００２８】このバックアップ回路２０の構成の特徴は
、トランジスタＴＲ１を用いたことである。即ち、トラ
ンジスタＴＲ１のエミッタ端が電圧Ｖｃ　の電源に接続
され、トランジスタＴＲ１のエミッタ端とベース端との
間に抵抗Ｒ１が接続され、かつベース端が抵抗Ｒ２を介
して接地され、更に、トランジスタＴＲ１のコレクタ端
が、抵抗Ｒ３及び抵抗Ｒ３に直列接続されたコンデンサ
Ｃ１を介して接地され、抵抗Ｒ３とコンデンサＣ１間に
アノード端が接続されたダイオードＤ１のカソード端に
接続され、かつＭＰＵ１１及びＥ２　ＰＲＯＭ１２の各
電源端に接続されて構成されている。

【００２９】このような構成のバックアップ回路２０に
おけるトランジスタＴＲ１は、抵抗Ｒ１，Ｒ２により供
給電流Ｉ１を制御すると共に、逆方向電流Ｉ２を防止す
る機能を果たす。

【００３０】また、トランジスタＴＲ１の電圧降下は０
．１Ｖ未満であるので、電源電圧Ｖｃ　は、（Ｖｃｃ＋
０．１）Ｖあればよいことになり、システム動作電圧Ｖ
ｃｃ−Ｖｆを考慮すると、電源電圧Ｖｃ　は（Ｖｃｃ−
Ｖｆ　＋０．１）Ｖ以上であればよいことになる。

【００３１】従って、従来、（Ｖｃｃ−Ｖｆ　＋１）Ｖ
の電圧Ｖｃ　を供給する電源を用いていたことに鑑みれ
ば、第１実施例では、殆どシステム動作電圧Ｖｃｃ−Ｖ
ｆ　に等しい（Ｖｃｃ−Ｖｆ　＋０．１）Ｖの電圧Ｖｃ
　を供給する電源を用いればよいことになるので、従来
よりも小型の電源を用いることができ、これによって、
装置全体を小型にすることができると共にコストを下げ
ることができる。

【００３２】次に、図３を参照して第２実施例について
説明する。

【００３３】この第２実施例は、第１実施例で用いたト
ランジスタＴＲ１の代わりにバイポーラレギュレータ３
１を用いてバックアップ回路３０を構成したものである
。

【００３４】このバイポーラレギュレータ３１は、トラ
ンジスタＴＲ１と同等の機能を有するものであり、この
ようにバイポーラレギュレータ３１が用いられて構成さ
れたバックアップ回路３０による第２実施例においても
第１実施例と同様の効果を得ることができる。

【００３５】次に、図４を参照して第３実施例について
説明する。

【００３６】この第３実施例は、第１実施例の構成要素
の他に、電圧検出器１３とＭＰＵ１１との間にトランジ
スタＴＲ２を接続して構成したものである。

【００３７】即ち、電圧検出器１３の出力端に、エミッ
タ接地されたトランジスタＴＲ２のベース端が接続され
、コレクタ端がＭＰＵ１１の割り込み制御端Ｐに接続さ
れて構成されている。また、このＭＰＵ１１は、第１及
び第２実施例とは逆に、割り込み制御端Ｐに「Ｈ」レベ
ルが供給されると、ＭＰＵ１１の内蔵揮発性ＲＡＭの記
憶データをＥ２　ＰＲＯＭ１２に書き込み、「Ｌ」レベ
ルが供給されると、Ｅ２　ＰＲＯＭ１２のデータを内蔵
揮発性ＲＡＭに書き込むようになっている。

【００３８】このような構成によれば、電圧検出器１３
から高電圧が出力されてもトランジスタＴＲ２によって
それを吸収することができるので、ＭＰＵ１１の割り込
み制御端Ｐに高電圧が印加されることがなくなり、従来
のように高電圧の印加によりＭＰＵ１１が破損すると言
ったことがなくなる。

【００３９】次に、図５を参照して第４実施例について
説明する。

【００４０】この第４実施例は、第３実施例の構成要素
の他に、電圧検出器１３の出力端とトランジスタＴＲ２
のベース端との間に抵抗Ｒ４を接続し、ベース端とエミ
ッタ端との間に抵抗Ｒ５を接続して構成したものである
。

【００４１】このような構成において、各抵抗Ｒ４，Ｒ
５の抵抗値を任意に設定することによって、電圧検出器
１３から出力される不定電圧（従来例で説明済）がＭＰ
Ｕ１１に印加されることを防止することができる。

【００４２】即ち、各抵抗Ｒ４，Ｒ５の抵抗値を、電圧
検出器１３から不定電圧が出力された場合にトランジス
タＴＲ２からＭＰＵ１１を作動させることのない電圧が
出力されるような値に設定してやればよい。

【００４３】従って、この第４実施例によれば、不定電
圧がＭＰＵ１１に印加されることがないので、ＭＰＵ１
１の誤動作を無くすことができる。

【００４４】

【発明の効果】以上説明したように、本発明のメモリバ
ックアップ方式によれば、小型で且つ安価な電源を適用
することができるので、コードレス電話機等の小型電子
装置の小型化及び低コスト化を図ることができる効果が
ある。

【００４５】また、電圧検出手段（電圧検出器）から出
力される高電圧及び不定電圧がシステムの中枢制御手段
である演算処理手段（ＭＰＵ）に印加されることがない
ようにしたので、演算処理手段の破損及び誤動作を防止
することができる効果があり、これによってメモリバッ
クアップの信頼性の向上を図ることができる効果を奏す
る。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の第１実施例によるメモリバックアップ
方式による電子回路構成図である。

【図３】本発明の第２実施例によるメモリバックアップ
方式による電子回路構成図である。

【図４】本発明の第３実施例によるメモリバックアップ
方式による電子回路構成図である。

【図５】本発明の第４実施例によるメモリバックアップ
方式による電子回路構成図である。

【図６】従来のメモリバックアップ方式による電子回路
構成図である。

【符号の説明】

１１　　演算処理手段１２　　不揮発性メモリ１３　　電圧検出手段５０　　バックアップ回路Ｖｃ　　　電源の電圧

Claims

【特許請求の範囲】

【請求項１】　　揮発性メモリを有する演算処理手段（
１１）によって、停電時に電源の電圧（Ｖｃ）低下が電
圧検出手段（１３）により検出されると該揮発性メモリ
に記憶されたデータを不揮発性メモリ（１２）に転送し
て書き込み、停電復旧時に該不揮発性メモリ（１２）に
書き込まれたデータを該揮発性メモリに戻すといったバ
ックアップを行うメモリバックアップ方式において、停
電時に一定時間だけ前記演算処理手段（１１）及び前記
不揮発性メモリ（１２）を動作させる電圧を保持する保
持手段と、該電源の電圧（Ｖｃ）を殆ど降下させること
のない能動素子手段とを有したバックアップ回路（５０
）を具備したことを特徴とするメモリバックアップ方式
。
【請求項２】　　前記バックアップ回路（５０）を、電
圧降下の殆ど無いトランジスタ（ＴＲ１）　を用い、該
トランジスタ（ＴＲ１）　のエミッタ端とベース端との
間に第１抵抗（Ｒ１）を接続し、該ベース端を第２抵抗
（Ｒ２）を介して接地し、該トランジスタ（ＴＲ１）　
のコレクタ端を、第３抵抗（Ｒ３）及び該第３抵抗（Ｒ
３）に直列接続されたコンデンサ（Ｃ１）を介して接地
すると共に、該第３抵抗（Ｒ３）と該コンデンサ（Ｃ１
）間にアノード端が接続されたダイオード（Ｄ１）のカ
ソード端に接続して構成し、該エミッタ端を前記電源に
接続し、かつ該コレクタ端を前記演算処理手段（１１）
及び不揮発性メモリ（１２）の各電源端に接続したこと
を特徴とする請求項１記載のメモリバックアップ方式。
【請求項３】　　前記トランジスタ（ＴＲ１）　及び第
１，第２抵抗（Ｒ１，Ｒ２）　の代わりにバイポーラレ
ギュレータ（３１）を用いたことを特徴とする請求項２
記載のメモリバックアップ方式。
【請求項４】　　前記電圧検出手段（１３）と前記演算
処理手段（１２）との間に、エミッタ接地されたトラン
ジスタ（ＴＲ２）　を介装し、該トランジスタ（ＴＲ２
）　のベース端を該電圧検出手段（１３）の出力端に接
続し、該トランジスタ（ＴＲ２）　のコレクタ端を該演
算処理手段（１１）の制御端（Ｐ）　に接続したことを
特徴とする請求項１，２，及び３記載のメモリバックア
ップ方式。
【請求項５】　　前記トランジスタ（ＴＲ２）　のベー
ス端と前記電圧検出手段（１３）の出力端との間に第４
抵抗（Ｒ４）を接続し、前記トランジスタ（ＴＲ２）　
のベース端とエミッタ端との間に第５抵抗（Ｒ５）を接
続したことを特徴とする請求項４記載のメモリバックア
ップ方式。