JPH04363088A - 回路モジュール - Google Patents
回路モジュールInfo
- Publication number
- JPH04363088A JPH04363088A JP11068191A JP11068191A JPH04363088A JP H04363088 A JPH04363088 A JP H04363088A JP 11068191 A JP11068191 A JP 11068191A JP 11068191 A JP11068191 A JP 11068191A JP H04363088 A JPH04363088 A JP H04363088A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- semiconductor package
- solder
- cycle test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、主プリント配線板上
の限られた空間内にできるだけ多くの部品を搭載する高
密度実装を実現する、小形プリント配線板上に複数個の
半導体パッケージが実装されてなる回路モジュールに関
するものである。
の限られた空間内にできるだけ多くの部品を搭載する高
密度実装を実現する、小形プリント配線板上に複数個の
半導体パッケージが実装されてなる回路モジュールに関
するものである。
【０００２】
【従来の技術】図６は半導体パッケージの一例を示す平
面図、図７の（ａ）、（ｂ）はそれぞれ従来のメモリモ
ジュールの一例を示す要部側面図、および正面図である
。図において、１は半導体パッケージであり、この半導
体パッケージ１は半導体メモリチップ（図示せず）を樹
脂封止し、側面に半導体チップの電極パッドに電気的に
接続されたＪの字状のリード２が複数引き出されている
樹脂封止形の面実装形の半導体メモリである。３ははん
だ、４は樹脂含浸基材積層板からなるプリント配線板、
５はプリント配線板４上に設けられたはんだパッドであ
る。また、Ｌは半導体パッケージ１の中心から最外部の
リード２までの距離を表し、ｄは半導体パッケージ１の
底面とプリント配線板４との間隙を表し、ｈははんだパ
ッド５からリード２の付け根までの高さを表している。 ここで、樹脂含浸基材積層板は、ビスフエノールＡ形エ
ポキシ樹脂を主剤とするエポキシ樹脂を含浸したガラス
布基材を所定枚数積層成形してなるＦＲ−４を用いてい
る。
面図、図７の（ａ）、（ｂ）はそれぞれ従来のメモリモ
ジュールの一例を示す要部側面図、および正面図である
。図において、１は半導体パッケージであり、この半導
体パッケージ１は半導体メモリチップ（図示せず）を樹
脂封止し、側面に半導体チップの電極パッドに電気的に
接続されたＪの字状のリード２が複数引き出されている
樹脂封止形の面実装形の半導体メモリである。３ははん
だ、４は樹脂含浸基材積層板からなるプリント配線板、
５はプリント配線板４上に設けられたはんだパッドであ
る。また、Ｌは半導体パッケージ１の中心から最外部の
リード２までの距離を表し、ｄは半導体パッケージ１の
底面とプリント配線板４との間隙を表し、ｈははんだパ
ッド５からリード２の付け根までの高さを表している。 ここで、樹脂含浸基材積層板は、ビスフエノールＡ形エ
ポキシ樹脂を主剤とするエポキシ樹脂を含浸したガラス
布基材を所定枚数積層成形してなるＦＲ−４を用いてい
る。
【０００３】つぎに、図７に示す従来のメモリモジュー
ルの製造方法について説明する。プリント配線板４上に
設けられたはんだパッド５にあらかじめ適量のはんだ３
を供給しておき、はんだパッド５上にリード２底部を載
置し、その後、外部からの熱源によってはんだ３を溶融
・固化させる、いわゆるリフローソルダリングによって
、面実装形の半導体パッケージ１がプリント配線板４上
に実装される。このようにして、プリント配線板４上に
半導体メモリ等の電子部品を多数搭載してメモリモジュ
ールが製造される。回路モジュールである従来のメモリ
モジュールは、メモリボードの一種としてマザーボード
に用意されたソケットに挿入され、もしくはマザーボー
ド上のスルーホールに直接はんだ実装されて使用される
。
ルの製造方法について説明する。プリント配線板４上に
設けられたはんだパッド５にあらかじめ適量のはんだ３
を供給しておき、はんだパッド５上にリード２底部を載
置し、その後、外部からの熱源によってはんだ３を溶融
・固化させる、いわゆるリフローソルダリングによって
、面実装形の半導体パッケージ１がプリント配線板４上
に実装される。このようにして、プリント配線板４上に
半導体メモリ等の電子部品を多数搭載してメモリモジュ
ールが製造される。回路モジュールである従来のメモリ
モジュールは、メモリボードの一種としてマザーボード
に用意されたソケットに挿入され、もしくはマザーボー
ド上のスルーホールに直接はんだ実装されて使用される
。
【０００４】しかしながら、この面実装形の半導体パッ
ケージ１は、リード２をプリント配線板４に設けられた
穴に差し込んで実装される挿入形の半導体パッケージに
比べて、プリント配線板４との接合がはんだ３だけで行
われており、はんだ接合部の機械的強度が弱い。特に、
部材の線膨張係数とヤング率と温度差との積で決定され
る熱応力が、半導体パッケージ１とプリント配線板４と
の接合部に集中して加わることから、熱繰返し熱応力に
対するはんだ接合部の耐性、すなわちはんだ接合部にお
けるクラック（以下、はんだクラックという）が発生し
やすい。
ケージ１は、リード２をプリント配線板４に設けられた
穴に差し込んで実装される挿入形の半導体パッケージに
比べて、プリント配線板４との接合がはんだ３だけで行
われており、はんだ接合部の機械的強度が弱い。特に、
部材の線膨張係数とヤング率と温度差との積で決定され
る熱応力が、半導体パッケージ１とプリント配線板４と
の接合部に集中して加わることから、熱繰返し熱応力に
対するはんだ接合部の耐性、すなわちはんだ接合部にお
けるクラック（以下、はんだクラックという）が発生し
やすい。
【０００５】そこで、プリント配線板４上に半導体パッ
ケージ１を実装したメモリモジュールは、繰返し冷熱サ
イクル試験（以下、熱サイクル試験という）を行って、
十分信頼性を確認した後に製品を出荷するようにしてい
る。この熱サイクル試験は、試料を繰り返し加熱／冷却
してやることで強制的に熱応力を発生させ、短時間で製
品の寿命評価を行う加速試験法であり、市場において現
実の製品が遭遇し得ないような苛酷な温度環境が試料に
与えられる。熱サイクル試験の条件は、例えば−４０℃
⇔１２５℃の加熱／冷却試験が行われる。
ケージ１を実装したメモリモジュールは、繰返し冷熱サ
イクル試験（以下、熱サイクル試験という）を行って、
十分信頼性を確認した後に製品を出荷するようにしてい
る。この熱サイクル試験は、試料を繰り返し加熱／冷却
してやることで強制的に熱応力を発生させ、短時間で製
品の寿命評価を行う加速試験法であり、市場において現
実の製品が遭遇し得ないような苛酷な温度環境が試料に
与えられる。熱サイクル試験の条件は、例えば−４０℃
⇔１２５℃の加熱／冷却試験が行われる。
【０００６】ここで、半導体パッケージ１では、封止樹
脂の線膨張係数を半導体チップの素材である単結晶シリ
コンの線膨張係数（約３×１０−６／℃）に近付けるこ
とにより、封止樹脂と半導体チップとの間に生じる熱応
力を緩和するようにしており、最近ではパッケージ全体
の線膨張係数がおよそ６〜７×１０−６／℃のものも出
現している。
脂の線膨張係数を半導体チップの素材である単結晶シリ
コンの線膨張係数（約３×１０−６／℃）に近付けるこ
とにより、封止樹脂と半導体チップとの間に生じる熱応
力を緩和するようにしており、最近ではパッケージ全体
の線膨張係数がおよそ６〜７×１０−６／℃のものも出
現している。
【０００７】一方、半導体パッケージ１を搭載するプリ
ント配線板４は、配線の微細化がすすんでいるものの、
材料的にはＦＲ−４が主流であり、その線膨張係数は面
方向でおよそ１６×１０−６／℃である。また、ＦＲ−
４は、図８および図９に示すようにガラス転移点Ｔｇが
約１３０℃にあることから、熱サイクル試験の高温領域
（１２５℃）でも熱膨張係数およびヤング率の物性値が
低下せず、熱応力値を低下させることができない。そこ
で、従来のメモリモジュールでは、半導体パッケージ１
とプリント配線板４との間隙ｄを設けて、はんだパッド
５からリード２の付け根までの高さｈを十分に取る構造
として、はんだ接合部に加わる熱応力を半導体パッケー
ジ１のリード２の変形で吸収するようにしている。
ント配線板４は、配線の微細化がすすんでいるものの、
材料的にはＦＲ−４が主流であり、その線膨張係数は面
方向でおよそ１６×１０−６／℃である。また、ＦＲ−
４は、図８および図９に示すようにガラス転移点Ｔｇが
約１３０℃にあることから、熱サイクル試験の高温領域
（１２５℃）でも熱膨張係数およびヤング率の物性値が
低下せず、熱応力値を低下させることができない。そこ
で、従来のメモリモジュールでは、半導体パッケージ１
とプリント配線板４との間隙ｄを設けて、はんだパッド
５からリード２の付け根までの高さｈを十分に取る構造
として、はんだ接合部に加わる熱応力を半導体パッケー
ジ１のリード２の変形で吸収するようにしている。
【０００８】
【発明が解決しようとする課題】従来のメモリモジュー
ルは以上のように構成されているので、半導体パッケー
ジ１の大形化にともない、はんだパッド５からリード２
の付け根までの高さｈを確保できるものの、パッケージ
中心からの最外部のリード２までの距離Ｌが長くなり、
さらに封止樹脂の線膨張係数がますます低下する傾向に
あり、パッケージとプリント配線板４との線膨張係数の
差が大きくなり、両者間で生じる熱応力が増大し、熱サ
イクル試験において熱応力をリード２の変形で吸収しき
れず、はんだクラックの発生する危険性が高くなるとい
う課題があった。
ルは以上のように構成されているので、半導体パッケー
ジ１の大形化にともない、はんだパッド５からリード２
の付け根までの高さｈを確保できるものの、パッケージ
中心からの最外部のリード２までの距離Ｌが長くなり、
さらに封止樹脂の線膨張係数がますます低下する傾向に
あり、パッケージとプリント配線板４との線膨張係数の
差が大きくなり、両者間で生じる熱応力が増大し、熱サ
イクル試験において熱応力をリード２の変形で吸収しき
れず、はんだクラックの発生する危険性が高くなるとい
う課題があった。
【０００９】加えて、図１０に示すような薄形の半導体
パッケージ６を搭載するメモリモジュールでは、半導体
パッケージ６の薄形化にともない、例えば半導体パッケ
ージ６の厚さが１ｍｍ程度まで薄形化すると、半導体パ
ッケージ６底面とプリント配線板４との間に間隙ｄを設
ける余裕がなくなり、さらにパッケージの厚さが薄くな
ることによって、はんだパッド５からリード２の付け根
までの高さｈが一層低くなり、熱サイクル試験において
熱応力をリード２の変形で吸収しきれず、はんだクラッ
クの発生する危険性が一層高くなるという課題もあった
。
パッケージ６を搭載するメモリモジュールでは、半導体
パッケージ６の薄形化にともない、例えば半導体パッケ
ージ６の厚さが１ｍｍ程度まで薄形化すると、半導体パ
ッケージ６底面とプリント配線板４との間に間隙ｄを設
ける余裕がなくなり、さらにパッケージの厚さが薄くな
ることによって、はんだパッド５からリード２の付け根
までの高さｈが一層低くなり、熱サイクル試験において
熱応力をリード２の変形で吸収しきれず、はんだクラッ
クの発生する危険性が一層高くなるという課題もあった
。
【００１０】この発明は、上記のような課題を解決する
ためになされたもので、熱サイクル試験における熱応力
によるはんだクラックの発生を抑え、大形、薄形の半導
体パッケージを搭載できる回路モジュールを得ることを
目的とする。
ためになされたもので、熱サイクル試験における熱応力
によるはんだクラックの発生を抑え、大形、薄形の半導
体パッケージを搭載できる回路モジュールを得ることを
目的とする。
【００１１】
【課題を解決するための手段】この発明に係る回路モジ
ュールは、プリント配線板のガラス転移点を８０〜１１
０℃とするものである。また、プリント配線板の厚みを
０．５ｍｍ以下とするものである。
ュールは、プリント配線板のガラス転移点を８０〜１１
０℃とするものである。また、プリント配線板の厚みを
０．５ｍｍ以下とするものである。
【００１２】
【作用】この発明においては、温度がプリント配線板の
ガラス転移点を越えるとプリント配線板の線膨張係数お
よびヤング率が激減する物性を利用して、プリント配線
板のガラス転移点を８０〜１１０℃とすることにより、
はんだ接合部に最も高い熱応力が加わる熱サイクル試験
の高温度領域において、回路モジュールの周囲の温度が
プリント配線板のガラス転移点を越えると、プリント配
線板の線膨張係数およびヤング率が激減し、回路モジュ
ールのはんだ接合部に加わる熱応力を低減するに働く。
ガラス転移点を越えるとプリント配線板の線膨張係数お
よびヤング率が激減する物性を利用して、プリント配線
板のガラス転移点を８０〜１１０℃とすることにより、
はんだ接合部に最も高い熱応力が加わる熱サイクル試験
の高温度領域において、回路モジュールの周囲の温度が
プリント配線板のガラス転移点を越えると、プリント配
線板の線膨張係数およびヤング率が激減し、回路モジュ
ールのはんだ接合部に加わる熱応力を低減するに働く。
【００１３】また、プリント配線板の厚みを０．５ｍｍ
以下としてプリント配線板の剛性を低下させ、このプリ
ント配線板の剛性の低下が回路モジュールに加わる熱応
力を吸収するように働く。
以下としてプリント配線板の剛性を低下させ、このプリ
ント配線板の剛性の低下が回路モジュールに加わる熱応
力を吸収するように働く。
【００１４】
【実施例】以下、この発明の実施例を図について説明す
る。 実施例１．図１はこの発明によるメモリモジュールの一
実施例を示す要部平面図であり、図において図７および
図１０に示した従来のメモリモジュールと同一または相
当部分には同一符号を付し、その説明を省略する。図に
おいて、７は樹脂含浸基材積層板からなるプリント配線
板であり、このプリント配線板７は、ビスフエノールＡ
形エポキシ樹脂８０ｗｔ％とグリコールタイプエポキシ
樹脂２０ｗｔ％との混合物を主剤とするエポキシ樹脂を
含浸したガラス布基材を所定枚数積層形成したＦＲ−４
を用いており、ガラス転移点を約９０℃に設定している
。この実施例１は、半導体パッケージ６をプリント配線
板７の表裏の同一箇所に実装した回路モジュールである
両面実装形のメモリモジュールである。
る。 実施例１．図１はこの発明によるメモリモジュールの一
実施例を示す要部平面図であり、図において図７および
図１０に示した従来のメモリモジュールと同一または相
当部分には同一符号を付し、その説明を省略する。図に
おいて、７は樹脂含浸基材積層板からなるプリント配線
板であり、このプリント配線板７は、ビスフエノールＡ
形エポキシ樹脂８０ｗｔ％とグリコールタイプエポキシ
樹脂２０ｗｔ％との混合物を主剤とするエポキシ樹脂を
含浸したガラス布基材を所定枚数積層形成したＦＲ−４
を用いており、ガラス転移点を約９０℃に設定している
。この実施例１は、半導体パッケージ６をプリント配線
板７の表裏の同一箇所に実装した回路モジュールである
両面実装形のメモリモジュールである。
【００１５】ここで、実施例１の熱サイクル試験での動
作について説明する。熱サイクル試験の高温領域におい
て、環境温度がプリント配線板７のガラス転移点を越え
るため、プリント配線板７の線膨張係数およびヤング率
が低下する。このプリント配線板７の線膨張係数および
ヤング率の低下にともなって、図２に示すように、高温
度で発生する大きな熱応力はプリント配線板７の変形に
よって吸収される。この結果、熱サイクル試験の高温領
域におけるはんだ接合部に集中する熱応力は低減され、
はんだクラックの発生が抑制される。このように、上記
実施例１では、熱サイクル試験において、はんだ接合部
にはんだクラックが発生することがなく、かつプリント
配線板７のガラス転移点がメモリモジュールの使用温度
範囲の上限（７０℃）より高く設定されているので、実
使用上特に問題がない。
作について説明する。熱サイクル試験の高温領域におい
て、環境温度がプリント配線板７のガラス転移点を越え
るため、プリント配線板７の線膨張係数およびヤング率
が低下する。このプリント配線板７の線膨張係数および
ヤング率の低下にともなって、図２に示すように、高温
度で発生する大きな熱応力はプリント配線板７の変形に
よって吸収される。この結果、熱サイクル試験の高温領
域におけるはんだ接合部に集中する熱応力は低減され、
はんだクラックの発生が抑制される。このように、上記
実施例１では、熱サイクル試験において、はんだ接合部
にはんだクラックが発生することがなく、かつプリント
配線板７のガラス転移点がメモリモジュールの使用温度
範囲の上限（７０℃）より高く設定されているので、実
使用上特に問題がない。
【００１６】実施例２．図３は半導体パッケージ６をプ
リント配線板７に実装する他の実施例を示すもので、プ
リント配線板７の両面に半導体パッケージ６の全長の１
／２だけずらして実装するものとしている。図３に示す
実施例２では、図４に示すように、熱サイクル試験の高
温領域での熱応力が上記実施例１と同様にプリント配線
板７の変形によって吸収され、はんだ接合部に集中する
熱応力が低減され、はんだクラックの発生を抑制する。
リント配線板７に実装する他の実施例を示すもので、プ
リント配線板７の両面に半導体パッケージ６の全長の１
／２だけずらして実装するものとしている。図３に示す
実施例２では、図４に示すように、熱サイクル試験の高
温領域での熱応力が上記実施例１と同様にプリント配線
板７の変形によって吸収され、はんだ接合部に集中する
熱応力が低減され、はんだクラックの発生を抑制する。
【００１７】実施例３．上記実施例１では、プリント配
線板７のガラス転移点を９０℃として、熱サイクル試験
の高温領域における熱応力をプリント配線板７の変形で
吸収するものとしているが、この実施例では、プリント
配線板７に１３０℃のガラス転移点を有する通常のＦＲ
−６を用い、プリント配線板７の厚みを薄くしてプリン
ト配線板７の剛性を低下させ、熱サイクル試験における
熱応力をプリント配線板７の変形で吸収するものとして
いる。図５に示すように、プリント配線板７の厚みを０
．５ｍｍ以下とすることにより、熱サイクル試験におけ
るはんだクラックの発生を３００サイクル以上にのばす
ことができ、メモリモジュールの十分な信頼性を保証で
きる。ここで、プリント配線板７の厚みの下限は、例え
ばメモリモジュールのマザーボードへの搭載を考慮して
、所定以上の剛性があることが必要となり、０．１ｍｍ
が望ましい。
線板７のガラス転移点を９０℃として、熱サイクル試験
の高温領域における熱応力をプリント配線板７の変形で
吸収するものとしているが、この実施例では、プリント
配線板７に１３０℃のガラス転移点を有する通常のＦＲ
−６を用い、プリント配線板７の厚みを薄くしてプリン
ト配線板７の剛性を低下させ、熱サイクル試験における
熱応力をプリント配線板７の変形で吸収するものとして
いる。図５に示すように、プリント配線板７の厚みを０
．５ｍｍ以下とすることにより、熱サイクル試験におけ
るはんだクラックの発生を３００サイクル以上にのばす
ことができ、メモリモジュールの十分な信頼性を保証で
きる。ここで、プリント配線板７の厚みの下限は、例え
ばメモリモジュールのマザーボードへの搭載を考慮して
、所定以上の剛性があることが必要となり、０．１ｍｍ
が望ましい。
【００１８】なお、上記実施例１、２では、プリント配
線板７のガラス転移点を９０℃と設定して説明している
が、ガラス転移点がメモリモジュールの使用上限である
７０℃以下であると実使用時にプリント配線板７の変形
が発生して支障が生じ、また熱サイクル試験の高温側温
度１２５℃以上であると熱サイクル試験の高温領域での
熱応力を吸収できないことから、プリント配線板７のガ
ラス転移点は８０〜１１０℃にあれば同様の効果を奏す
る。
線板７のガラス転移点を９０℃と設定して説明している
が、ガラス転移点がメモリモジュールの使用上限である
７０℃以下であると実使用時にプリント配線板７の変形
が発生して支障が生じ、また熱サイクル試験の高温側温
度１２５℃以上であると熱サイクル試験の高温領域での
熱応力を吸収できないことから、プリント配線板７のガ
ラス転移点は８０〜１１０℃にあれば同様の効果を奏す
る。
【００１９】また、上記実施例１、２では、ガラス布基
材に含浸するエポキシ樹脂の主剤にグリコールタイプエ
ポキシ樹脂を添加してガラス転移点を低下されているが
、この発明はこれに限定されるものではない。
材に含浸するエポキシ樹脂の主剤にグリコールタイプエ
ポキシ樹脂を添加してガラス転移点を低下されているが
、この発明はこれに限定されるものではない。
【００２０】さらに、上記実施例１、２では、プリント
配線板７をエポキシ樹脂を含浸したガラス布基材を所定
枚数積層形成したＦＲ−４を用いて説明しているが、プ
リント配線板７のガラス転移点が８０〜１１０℃であれ
ば、含浸する樹脂はエポキシ樹脂に限らずポリイミド樹
脂、ポリブタジエン樹脂等であっても、また樹脂含浸基
材が石英繊維布、ケプラー繊維布等であっても、同様の
効果を奏する。
配線板７をエポキシ樹脂を含浸したガラス布基材を所定
枚数積層形成したＦＲ−４を用いて説明しているが、プ
リント配線板７のガラス転移点が８０〜１１０℃であれ
ば、含浸する樹脂はエポキシ樹脂に限らずポリイミド樹
脂、ポリブタジエン樹脂等であっても、また樹脂含浸基
材が石英繊維布、ケプラー繊維布等であっても、同様の
効果を奏する。
【００２１】なおまた、上記各実施例では、回路モジュ
ールとして半導体メモリの半導体パッケージ６を搭載し
たメモリモジュールを用いて説明しているが、メモリモ
ジュール以外の回路モジュールであっても同様の効果を
奏する。
ールとして半導体メモリの半導体パッケージ６を搭載し
たメモリモジュールを用いて説明しているが、メモリモ
ジュール以外の回路モジュールであっても同様の効果を
奏する。
【００２２】さらにまた、上記各実施例では、樹脂封止
形の半導体パッケージ６を用いて説明しているが、セラ
ミック封止形あるいはガラス封止形の半導体パッケージ
であっても同様の効果を奏する。
形の半導体パッケージ６を用いて説明しているが、セラ
ミック封止形あるいはガラス封止形の半導体パッケージ
であっても同様の効果を奏する。
【００２３】
【発明の効果】以上のようにこの発明によれば、プリン
ト配線板のガラス転移点を８０〜１１０℃とし、あるい
は、プリント配線板の厚みを０．５ｍｍ以下とし、熱サ
イクル試験において熱応力によるはんだクラックがはん
だ接合部に発生せず、大形、薄形の半導体パッケージを
搭載できる高信頼性の回路モジュールが得られる効果が
ある。
ト配線板のガラス転移点を８０〜１１０℃とし、あるい
は、プリント配線板の厚みを０．５ｍｍ以下とし、熱サ
イクル試験において熱応力によるはんだクラックがはん
だ接合部に発生せず、大形、薄形の半導体パッケージを
搭載できる高信頼性の回路モジュールが得られる効果が
ある。
【図１】この発明の実施例１を示す平面図である。
【図２】図１に示すこの発明の実施例１の熱サイクル試
験における熱変形を示す断面図である。
験における熱変形を示す断面図である。
【図３】この発明の実施例２を示す平面図である。
【図４】図３に示すこの発明の実施例２の熱サイクル試
験における熱変形を示す断面図である。
験における熱変形を示す断面図である。
【図５】この発明の実施例３におけるプリント配線板の
厚みとはんだクラックが発生する熱サイクル数との関係
を示すグラフである。
厚みとはんだクラックが発生する熱サイクル数との関係
を示すグラフである。
【図６】従来の半導体パッケージの一例を示す平面図で
ある。
ある。
【図７】（ａ）、（ｂ）はそれぞれ従来のメモリモジュ
ールの一例を示す要部側面図および正面図である。
ールの一例を示す要部側面図および正面図である。
【図８】図７に示す従来のメモリモジュールに用いられ
るプリント配線板の線膨張係数とガラス転移点との関係
を示すグラフである。
るプリント配線板の線膨張係数とガラス転移点との関係
を示すグラフである。
【図９】図７に示す従来のメモリモジュールに用いられ
るプリント配線板のヤング率とガラス転移点との関係を
示すグラフである。
るプリント配線板のヤング率とガラス転移点との関係を
示すグラフである。
【図１０】（ａ）、（ｂ）はそれぞれ従来の半導体パッ
ケージの他の例を示す平面図および従来のメモリモジュ
ールの他の例を示す要部側面図である。
ケージの他の例を示す平面図および従来のメモリモジュ
ールの他の例を示す要部側面図である。
６ 半導体パッケージ
７ プリント配線板
Claims (2)
- 【請求項１】 半導体チップを封止してなる半導体パ
ッケージを樹脂含浸基材積層板からなるプリント配線板
上に実装してなる回路モジュールにおいて、前記プリン
ト配線板のガラス転移点を８０〜１１０℃としたことを
特徴とする回路モジュール。 - 【請求項２】 半導体チップを封止してなる半導体パ
ッケージを樹脂含浸基材積層板からなるプリント配線板
上に実装してなる回路モジュールにおいて、前記プリン
ト配線板の厚みを０．５ｍｍ以下としたことを特徴とす
る回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11068191A JPH04363088A (ja) | 1991-05-16 | 1991-05-16 | 回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11068191A JPH04363088A (ja) | 1991-05-16 | 1991-05-16 | 回路モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04363088A true JPH04363088A (ja) | 1992-12-15 |
Family
ID=14541757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11068191A Pending JPH04363088A (ja) | 1991-05-16 | 1991-05-16 | 回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04363088A (ja) |
-
1991
- 1991-05-16 JP JP11068191A patent/JPH04363088A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100264638B1 (ko) | 스트레스 경감을 위한 히트 싱크가 부착된 칼럼그리드 어레이 | |
| US6111322A (en) | Semiconductor device and manufacturing method thereof | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| JP5417572B2 (ja) | チップ抵抗器とその製造方法 | |
| JP2001156246A (ja) | 集積回路チップの実装構造および実装方法 | |
| JPS60262430A (ja) | 半導体装置の製造方法 | |
| KR20030087485A (ko) | 솔더 조인트의 신뢰성이 개선된 반도체 패키지 | |
| US5844319A (en) | Microelectronic assembly with collar surrounding integrated circuit component on a substrate | |
| US7094975B2 (en) | Circuit board with localized stiffener for enhanced circuit component reliability | |
| JPH08191128A (ja) | 電子装置 | |
| JP2812238B2 (ja) | 金属バンプを有するｌｓｉパッケージの実装方法 | |
| KR19990062915A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| JPH01315167A (ja) | 半導体装置 | |
| JPH04363088A (ja) | 回路モジュール | |
| US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2000150775A (ja) | 半導体素子実装治具および半導体素子実装方法 | |
| CN110707053B (zh) | 一种芯片封装结构及芯片封装方法 | |
| JPH06342966A (ja) | 電子回路モジュール | |
| JP2904274B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JPH0479260A (ja) | 半導体装置 | |
| JPH0331086Y2 (ja) | ||
| JPH11214820A (ja) | Ｌｃｃの実装構造 | |
| JPH0430439A (ja) | ベアチップの実装構造 | |
| JPS6276588A (ja) | 混成集積回路装置 |