JPH0436332U - - Google Patents
Info
- Publication number
- JPH0436332U JPH0436332U JP7910890U JP7910890U JPH0436332U JP H0436332 U JPH0436332 U JP H0436332U JP 7910890 U JP7910890 U JP 7910890U JP 7910890 U JP7910890 U JP 7910890U JP H0436332 U JPH0436332 U JP H0436332U
- Authority
- JP
- Japan
- Prior art keywords
- fet
- drive circuit
- isolated amplifier
- chopper circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 2
Landscapes
- Electronic Switches (AREA)
Description
第１図ａは本考案の一実施例、ｂは各部の動作
波形、第２図ａ，ｂは従来例を示す。 ＦＥＴ１，ＦＥＴ２……ジヤンクシヨン型ＦＥ
Ｔ、Ｃ１，Ｃ２……コンデンサ、Ｄ１，Ｄ２……
ダイオード。
波形、第２図ａ，ｂは従来例を示す。 ＦＥＴ１，ＦＥＴ２……ジヤンクシヨン型ＦＥ
Ｔ、Ｃ１，Ｃ２……コンデンサ、Ｄ１，Ｄ２……
ダイオード。
Claims (1)
- 【実用新案登録請求の範囲】 入力側および出力側にそれぞれジヤンクシヨン
型のＦＥＴ１，ＦＥＴ２が用いられ、かつＦＥＴ
１，ＦＥＴ２のゲートに正電圧印加防止用のダイ
オードＤ１，Ｄ２がそれぞれ接続された構成の絶
縁増幅器チヨツパ回路用ＦＥＴドライブ回路にお
いて 前記ダイオードＤ１，Ｄ２に前記ＦＥＴ１，Ｆ
ＥＴ２のゲート−ソース間の容量を打ち消すコン
デンサＣ１，Ｃ２をそれぞれ並列接続したことを
特徴とする絶縁増幅器チヨツパ回路用ＦＥＴドラ
イブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7910890U JPH0436332U (ja) | 1990-07-25 | 1990-07-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7910890U JPH0436332U (ja) | 1990-07-25 | 1990-07-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0436332U true JPH0436332U (ja) | 1992-03-26 |
Family
ID=31622976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7910890U Pending JPH0436332U (ja) | 1990-07-25 | 1990-07-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0436332U (ja) |
-
1990
- 1990-07-25 JP JP7910890U patent/JPH0436332U/ja active Pending