JPH04364761A - 半導体装置及びその実装方法 - Google Patents
半導体装置及びその実装方法Info
- Publication number
- JPH04364761A JPH04364761A JP3140169A JP14016991A JPH04364761A JP H04364761 A JPH04364761 A JP H04364761A JP 3140169 A JP3140169 A JP 3140169A JP 14016991 A JP14016991 A JP 14016991A JP H04364761 A JPH04364761 A JP H04364761A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- semiconductor device
- positioning
- corners
- bumpers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、多ピンの半導体装置に
バンパーが形成される半導体装置に関する。近年、大型
化、高集積度化した半導体装置は、多ピンで狭ピッチに
なってきており、パッケージ形状がＳＯＰ（Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ ）、ＱＦＰ（Ｑｕ
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ ）等を採用している
。そして、狭ピッチ多ピン化によりリード端子を保護の
ためのいわゆるバンパーを形成したパッケージが使用さ
れてきている。このようなパッケージにおいても、狭ピ
ッチ多ピン化により、実装時の位置精度が厳格になって
きており、容易に高位置精度を可能にすることが望まれ
ている。
バンパーが形成される半導体装置に関する。近年、大型
化、高集積度化した半導体装置は、多ピンで狭ピッチに
なってきており、パッケージ形状がＳＯＰ（Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ ）、ＱＦＰ（Ｑｕ
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ ）等を採用している
。そして、狭ピッチ多ピン化によりリード端子を保護の
ためのいわゆるバンパーを形成したパッケージが使用さ
れてきている。このようなパッケージにおいても、狭ピ
ッチ多ピン化により、実装時の位置精度が厳格になって
きており、容易に高位置精度を可能にすることが望まれ
ている。
【０００２】
【従来の技術】図４に、従来のバンパー付半導体パッケ
ージの外観図を示す。図４は、大型、高集積度ＩＣ搭載
用のＱＦＰ型のバンパー付半導体パッケージ（ＢＱＦＰ
）を示したものである。
ージの外観図を示す。図４は、大型、高集積度ＩＣ搭載
用のＱＦＰ型のバンパー付半導体パッケージ（ＢＱＦＰ
）を示したものである。
【０００３】図４において、半導体パッケージ１Ａ は
、パッケージボディ２の４方向からリード端子３を複数
本延出させて、樹脂モールドによりパッケージングした
ものである。この場合、四隅にバンパー４１ 〜４４
が形成される。このバンパー４１ 〜４４ は、前述の
ように、リード端子３が衝撃を受けたときの曲がりや折
れを防止して保護する役割をする。
、パッケージボディ２の４方向からリード端子３を複数
本延出させて、樹脂モールドによりパッケージングした
ものである。この場合、四隅にバンパー４１ 〜４４
が形成される。このバンパー４１ 〜４４ は、前述の
ように、リード端子３が衝撃を受けたときの曲がりや折
れを防止して保護する役割をする。
【０００４】例えば、外リード（リード端子３）のピッ
チが一般に０．５ ｍｍのＱＦＰが使用されていたが、
縮小化の要求により０．４ 〜０．３ｍｍピッチのＱＦ
Ｐが開発されつつある。
チが一般に０．５ ｍｍのＱＦＰが使用されていたが、
縮小化の要求により０．４ 〜０．３ｍｍピッチのＱＦ
Ｐが開発されつつある。
【０００５】
【発明が解決しようとする課題】ところで、上述のよう
な多ピンのＱＦＰの半導体装置を試験、バーンイン、実
装等の各工程では外形合わせで位置決めを行っている。 しかし、樹脂モールドでは外形が金型に依存しており、
該金型のガタツキにより高精度な形状のパッケージング
が行われず、上記各工程で厳格な位置決めを行うことが
できないという問題がある。
な多ピンのＱＦＰの半導体装置を試験、バーンイン、実
装等の各工程では外形合わせで位置決めを行っている。 しかし、樹脂モールドでは外形が金型に依存しており、
該金型のガタツキにより高精度な形状のパッケージング
が行われず、上記各工程で厳格な位置決めを行うことが
できないという問題がある。
【０００６】そこで、本発明は上記課題に鑑みなされた
もので、各種工程で厳格に位置決め可能な半導体装置を
提供することを目的とする。
もので、各種工程で厳格に位置決め可能な半導体装置を
提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題は、所定側部よ
りリード端子が延出される矩形状の四隅に、該リード端
子より突出した突部がそれぞれ形成されて樹脂モールド
された半導体装置において、少なくとも二隅の前記突部
に、位置決めするための貫通穴を形成し、適宜、前記突
部内に板状のリードフレームを位置させて、前記貫通穴
の位置における該板状のリードフレームに所定大きさの
貫通孔を形成することにより解決される。
りリード端子が延出される矩形状の四隅に、該リード端
子より突出した突部がそれぞれ形成されて樹脂モールド
された半導体装置において、少なくとも二隅の前記突部
に、位置決めするための貫通穴を形成し、適宜、前記突
部内に板状のリードフレームを位置させて、前記貫通穴
の位置における該板状のリードフレームに所定大きさの
貫通孔を形成することにより解決される。
【０００８】
【作用】上述のように、半導体装置におけるパッケージ
の四隅に形成された突部の、少なくとも二隅に、位置決
めのための貫通穴を形成する。また、突部内に板状のリ
ードフレームを位置させて、該貫通穴の位置部分に所定
大きさの貫通孔を形成する。
の四隅に形成された突部の、少なくとも二隅に、位置決
めのための貫通穴を形成する。また、突部内に板状のリ
ードフレームを位置させて、該貫通穴の位置部分に所定
大きさの貫通孔を形成する。
【０００９】従って、貫通穴（及び貫通孔）に位置決め
ピン等を差し込むことにより、高い位置精度を得ること
が可能となる。すなわち、半導体パッケージを位置決め
するに当たり、該貫通穴の位置を高精度に形成すること
により、樹脂モールドされた外形に関わらず、各種工程
における厳格な位置決めを、容易かつ高精度に行うこと
が可能となる。
ピン等を差し込むことにより、高い位置精度を得ること
が可能となる。すなわち、半導体パッケージを位置決め
するに当たり、該貫通穴の位置を高精度に形成すること
により、樹脂モールドされた外形に関わらず、各種工程
における厳格な位置決めを、容易かつ高精度に行うこと
が可能となる。
【００１０】
【実施例】図１に、本発明の一実施例の構成図を示す。
なお、図４と同一の構成部分には同一の符号を付す。
【００１１】図１において、半導体パッケージ１Ｂ は
、ＱＦＰの半導体装置を示したもので、チップ（図示せ
ず）を搭載したリードフレーム５を、樹脂によりモール
ドしたものである。すなわち、矩形状のパッケージボデ
ィ２の４方向の側部よりリード端子（外リード）３が延
出し、四隅に該リード端子３より突出した突部であるバ
ンパー４１ 〜４４ が形成される。この場合、リード
フレーム５は、上述のリード端子３である外リード群（
例えばピッチ０．４ 〜０．３ ｍｍ）間にバンパー４
１ 〜４４を形成させるための突片６が一体に形成され
ているものである。
、ＱＦＰの半導体装置を示したもので、チップ（図示せ
ず）を搭載したリードフレーム５を、樹脂によりモール
ドしたものである。すなわち、矩形状のパッケージボデ
ィ２の４方向の側部よりリード端子（外リード）３が延
出し、四隅に該リード端子３より突出した突部であるバ
ンパー４１ 〜４４ が形成される。この場合、リード
フレーム５は、上述のリード端子３である外リード群（
例えばピッチ０．４ 〜０．３ ｍｍ）間にバンパー４
１ 〜４４を形成させるための突片６が一体に形成され
ているものである。
【００１２】そして、バンパー４１ 〜４４ であって
、突片６間に貫通穴７１ 〜７４ が形成される。この
貫通穴７１ 〜７４ は取り付け時の位置決めとしての
役割を果たすものであり、形成に当たっては、リード端
子３との間で高い位置精度で穿穴される。
、突片６間に貫通穴７１ 〜７４ が形成される。この
貫通穴７１ 〜７４ は取り付け時の位置決めとしての
役割を果たすものであり、形成に当たっては、リード端
子３との間で高い位置精度で穿穴される。
【００１３】このような半導体パッケージ１Ｂ を、例
えば試験、バーンイン、実装等の各種工程で該バンパー
４１ 〜４４ の貫通穴７１ 〜７４ に位置決めピン
（図示せず）を差し込むことにより実装基板に位置決め
する。そして、その後に該実装基板で半田付けにより実
装する。 これにより、狭ピッチ多ピンで配設されたリード端子３
との接続を確実に行うことができる。すなわち、貫通穴
７１ 〜７４ で位置決めすることにより、樹脂モール
ド時の外形のばらつきに関わらず、容易かつ高精度に厳
格な位置決めを行うことができる。
えば試験、バーンイン、実装等の各種工程で該バンパー
４１ 〜４４ の貫通穴７１ 〜７４ に位置決めピン
（図示せず）を差し込むことにより実装基板に位置決め
する。そして、その後に該実装基板で半田付けにより実
装する。 これにより、狭ピッチ多ピンで配設されたリード端子３
との接続を確実に行うことができる。すなわち、貫通穴
７１ 〜７４ で位置決めすることにより、樹脂モール
ド時の外形のばらつきに関わらず、容易かつ高精度に厳
格な位置決めを行うことができる。
【００１４】なお、位置決めは少なくとも２点あれば行
うことができることから、より厳格な位置精度を得る場
合には、バンパー４１ 〜４４ の総てに貫通穴７１
〜７４ を設けてもよく、また、例えば対角線上（必ず
しも対角線上でなくてもよい）のバンパー２箇所に貫通
穴を形成してもよい。
うことができることから、より厳格な位置精度を得る場
合には、バンパー４１ 〜４４ の総てに貫通穴７１
〜７４ を設けてもよく、また、例えば対角線上（必ず
しも対角線上でなくてもよい）のバンパー２箇所に貫通
穴を形成してもよい。
【００１５】ここで、図２に、本発明の製造工程図を示
す。図２において、まず、リードフレーム（５）が供給
され（ステップ（以下「ＳＴ」という）１）、これにチ
ップ、Ａｇペースト等の接着剤がディスペンサにより供
給されて、室温によりダイ付けされる（ＳＴ２）。そし
て、１５０℃下で２時間キュアーを行い、ダイ付けに使
用された接着剤を硬化させ（ＳＴ３）、その状態が表面
検査される（ＳＴ４）。
す。図２において、まず、リードフレーム（５）が供給
され（ステップ（以下「ＳＴ」という）１）、これにチ
ップ、Ａｇペースト等の接着剤がディスペンサにより供
給されて、室温によりダイ付けされる（ＳＴ２）。そし
て、１５０℃下で２時間キュアーを行い、ダイ付けに使
用された接着剤を硬化させ（ＳＴ３）、その状態が表面
検査される（ＳＴ４）。
【００１６】続いて、３０μφの金ワイヤが供給され、
３２０℃下でワイヤボンディングがチップ上のパッドと
リードフレームの内リードとの間で行われ（ＳＴ５）、
その状態が表面検査される（ＳＴ６）。
３２０℃下でワイヤボンディングがチップ上のパッドと
リードフレームの内リードとの間で行われ（ＳＴ５）、
その状態が表面検査される（ＳＴ６）。
【００１７】ワイヤボンディングが終了すると、金型内
に位置され、封止樹脂により約１７５℃下でモールディ
ングが行われる（ＳＴ７）。この場合、金型におけるモ
ールディング工程で、金型成形により貫通穴７１ 〜７
２ を形成させてもよい。
に位置され、封止樹脂により約１７５℃下でモールディ
ングが行われる（ＳＴ７）。この場合、金型におけるモ
ールディング工程で、金型成形により貫通穴７１ 〜７
２ を形成させてもよい。
【００１８】モールディングが終了するとモールド状態
の外観検査が行われる（ＳＴ８）。そして、リード端子
３を半田により外装めっきし（ＳＴ９）、折曲や切断な
どのリード端子３の整形を行う（ＳＴ１０）。
の外観検査が行われる（ＳＴ８）。そして、リード端子
３を半田により外装めっきし（ＳＴ９）、折曲や切断な
どのリード端子３の整形を行う（ＳＴ１０）。
【００１９】そこで、ＳＴ７において金型により貫通穴
７１ 〜７４ を形成しない場合には、この段階で貫通
穴７１ 〜７４ の穿穴を行い（ＳＴ１１）、この状態
の外観検査を行う（ＳＴ１２）。
７１ 〜７４ を形成しない場合には、この段階で貫通
穴７１ 〜７４ の穿穴を行い（ＳＴ１１）、この状態
の外観検査を行う（ＳＴ１２）。
【００２０】そして、機能等の初期テストを行い（ＳＴ
１３）、出荷される（ＳＴ１４）。
１３）、出荷される（ＳＴ１４）。
【００２１】次に、図３に、本発明の他の実施例の構成
図を示す。図３における半導体パッケージ１Ｃ は、バ
ンパー４１ 〜４４ 部分に板状のリードフレーム５で
ある板部８を位置させ、該板部８の貫通穴７１ 〜７４
部分に貫通孔９１ 〜９４ を形成させたものである
。この場合、バンパー４１ 〜４４ の貫通穴７１ 〜
７４ は、貫通孔９１ 〜９４ より大きい形状で穿穴
される。すなわち、リードフレーム５の板部８の一部分
が露出した状態となる。
図を示す。図３における半導体パッケージ１Ｃ は、バ
ンパー４１ 〜４４ 部分に板状のリードフレーム５で
ある板部８を位置させ、該板部８の貫通穴７１ 〜７４
部分に貫通孔９１ 〜９４ を形成させたものである
。この場合、バンパー４１ 〜４４ の貫通穴７１ 〜
７４ は、貫通孔９１ 〜９４ より大きい形状で穿穴
される。すなわち、リードフレーム５の板部８の一部分
が露出した状態となる。
【００２２】この貫通孔９１ 〜９４ は樹脂モールド
前に予め穿孔されるものであり、モールド後に穿孔する
場合よりも高い位置精度で形成することができるもので
ある。
前に予め穿孔されるものであり、モールド後に穿孔する
場合よりも高い位置精度で形成することができるもので
ある。
【００２３】従って、当該半導体パッケージ１Ｃ の各
工程での位置決めは該貫通孔９１ 〜９４ で行うこと
で、高い位置精度で位置決めをすることができる。すな
わち、このために貫通穴７１ 〜７４ を貫通孔９１
〜９４ より大きい形状で形成させたものである。
工程での位置決めは該貫通孔９１ 〜９４ で行うこと
で、高い位置精度で位置決めをすることができる。すな
わち、このために貫通穴７１ 〜７４ を貫通孔９１
〜９４ より大きい形状で形成させたものである。
【００２４】なお、上記実施例では、ＱＦＰ型の場合を
示したが、狭ピッチ多ピンのＳＯＰ型の場合でも同様の
効果を奏するものである。
示したが、狭ピッチ多ピンのＳＯＰ型の場合でも同様の
効果を奏するものである。
【００２５】
【発明の効果】以上のように本発明によれば、半導体パ
ッケージの四隅に形成された突部の、少なくとも二隅に
貫通穴を形成し、又は、突部内に位置する板状のリード
フレームの貫通穴部分に貫通孔を形成することにより、
半導体パッケージの各種工程において厳格な位置決めを
高精度で行うことができる。
ッケージの四隅に形成された突部の、少なくとも二隅に
貫通穴を形成し、又は、突部内に位置する板状のリード
フレームの貫通穴部分に貫通孔を形成することにより、
半導体パッケージの各種工程において厳格な位置決めを
高精度で行うことができる。
【図１】本発明の一実施例の構成図である。
【図２】本発明の製造工程図である。
【図３】本発明の他の実施例の構成図である。
【図４】従来のバンパー付半導体パッケージの外観図で
ある。
ある。
１Ａ 〜１Ｃ 半導体パッケージ
２ パッケージボディ
３ リード端子
４１ 〜４４ バンパー
５ リードフレーム
６ 突片
７１ 〜７４ 貫通穴
８ 板部
９１ 〜９４ 貫通孔
Claims (3)
- 【請求項１】 所定側部よりリード端子（３）が延出
される矩形状の四隅に、該リード端子（３）より突出し
た突部（４１ 〜４４ ）がそれぞれ形成されて樹脂モ
ールドされた半導体装置において、少なくとも二隅の前
記突部（４１ 〜４４ ）に、位置決めするための貫通
穴（７１ 〜７４ ）を形成することを特徴とする半導
体装置。 - 【請求項２】 前記突部（４１ 〜４４ ）内に板状
のリードフレーム（８）を位置させて、前記貫通穴（７
１ 〜７４ ）の位置における該板状のリードフレーム
（８）に所定大きさの貫通孔（９１〜９４ ）を形成す
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 パッケージ（２）の四隅に設けられた
突部（４１ 〜４４ ）に貫通穴（７１ 〜７４ ）が
形成された半導体装置（１Ｂ ，１Ｃ ）を基板上に位
置させる工程と、該貫通穴（７１ 〜７４ ）に位置決
めピンにより該基板上に位置決めする工程と、該位置決
めされた半導体装置（１Ｂ ，１Ｃ ）を該基板上に固
着して実装する工程と、を含むことを特徴とする半導体
装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140169A JPH04364761A (ja) | 1991-06-12 | 1991-06-12 | 半導体装置及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140169A JPH04364761A (ja) | 1991-06-12 | 1991-06-12 | 半導体装置及びその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04364761A true JPH04364761A (ja) | 1992-12-17 |
Family
ID=15262491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3140169A Withdrawn JPH04364761A (ja) | 1991-06-12 | 1991-06-12 | 半導体装置及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04364761A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031765A (ja) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | パワーモジュールおよびインバータ |
| JP2014112590A (ja) * | 2012-12-05 | 2014-06-19 | Denso Corp | 電子装置 |
-
1991
- 1991-06-12 JP JP3140169A patent/JPH04364761A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031765A (ja) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | パワーモジュールおよびインバータ |
| JP2014112590A (ja) * | 2012-12-05 | 2014-06-19 | Denso Corp | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6602734B1 (en) | Method of manufacturing a semiconductor device | |
| US5643835A (en) | Process for manufacturing and mounting a semiconductor device leadframe having alignment tabs | |
| JP4633740B2 (ja) | フリップチップｑｆｎパッケージおよびそのための方法 | |
| US7015593B2 (en) | Semiconductor device having contact prevention spacer | |
| KR20000010587A (ko) | 그리드 어레이 어셈블리 및 그의 제조 방법 | |
| JP2995264B2 (ja) | 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法 | |
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| US6610924B1 (en) | Semiconductor package | |
| US7572674B2 (en) | Method for manufacturing semiconductor device | |
| JPH04364761A (ja) | 半導体装置及びその実装方法 | |
| JP2933105B2 (ja) | 半導体装置 | |
| JP2000164759A (ja) | プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品 | |
| US6534337B1 (en) | Lead frame type plastic ball grid array package with pre-assembled ball type contacts | |
| JP2503360Y2 (ja) | 樹脂封止型半導体集積回路装置 | |
| JP4948035B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP5592526B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0661378A (ja) | 半導体装置 | |
| JPH0870082A (ja) | 半導体集積回路装置およびその製造方法ならびにリードフレーム | |
| JP5444382B2 (ja) | 樹脂封止型半導体装置 | |
| KR101690859B1 (ko) | 반도체 패키지용 기판 및 패키지의 제조 방법 | |
| KR0144314B1 (ko) | 테스트용 패키지 및 그 제조방법 | |
| JP2011082576A (ja) | 半導体装置の製造方法 | |
| KR0138213B1 (ko) | 볼 그리드 어레이 패키지 | |
| KR100818079B1 (ko) | 볼 그리드 어레이 패키지 제조방법 | |
| KR19990066375A (ko) | 반도체 볼 그리드 어레이 패키지 구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |