JPH0870082A - 半導体集積回路装置およびその製造方法ならびにリードフレーム - Google Patents
半導体集積回路装置およびその製造方法ならびにリードフレームInfo
- Publication number
- JPH0870082A JPH0870082A JP7011254A JP1125495A JPH0870082A JP H0870082 A JPH0870082 A JP H0870082A JP 7011254 A JP7011254 A JP 7011254A JP 1125495 A JP1125495 A JP 1125495A JP H0870082 A JPH0870082 A JP H0870082A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 多ピンＬＳＩパッケージの生産性、放熱性を
向上させる。また、生産工程や基板実装工程でのハンド
リングを高精度に行う。 【構成】 本発明のＬＳＩパッケージ１は、リードフレ
ームに形成された樹脂製の枠体２の内側を空洞化し、そ
の中央部にテープキャリアパッケージ４に組み込まれた
半導体チップ５を搭載する。半導体チップ５は、Ａｇペ
ーストなどの導電性接着剤１７を介してダイパッド部１
８の上面に接合される。ＴＣＰリード７の一端（インナ
ーリード部）は、バンプ電極９を介して半導体チップ５
と電気的に接続され、他端（アウターリード部）は、枠
体２を貫通してその内側に延在するリード３の一端（イ
ンナーリード部）と電気的に接続される。枠体２の四隅
には、その上面から裏面に沿って貫通孔１０が設けられ
る。
向上させる。また、生産工程や基板実装工程でのハンド
リングを高精度に行う。 【構成】 本発明のＬＳＩパッケージ１は、リードフレ
ームに形成された樹脂製の枠体２の内側を空洞化し、そ
の中央部にテープキャリアパッケージ４に組み込まれた
半導体チップ５を搭載する。半導体チップ５は、Ａｇペ
ーストなどの導電性接着剤１７を介してダイパッド部１
８の上面に接合される。ＴＣＰリード７の一端（インナ
ーリード部）は、バンプ電極９を介して半導体チップ５
と電気的に接続され、他端（アウターリード部）は、枠
体２を貫通してその内側に延在するリード３の一端（イ
ンナーリード部）と電気的に接続される。枠体２の四隅
には、その上面から裏面に沿って貫通孔１０が設けられ
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造方法ならびにリードフレームに関し、特
に、生産性や放熱性が向上した多ピンＬＳＩパッケージ
に適用して有効な技術に関するものである。
よびその製造方法ならびにリードフレームに関し、特
に、生産性や放熱性が向上した多ピンＬＳＩパッケージ
に適用して有効な技術に関するものである。
【０００２】
【従来の技術】パッケージ本体の４辺からリードが外部
に延びたＱＦＰ(Quad Flat Package)は、ゲートアレイ
やマイクロコンピュータなどの論理ＬＳＩを始めとする
各種多ピンＬＳＩ用の表面実装型パッケージとして広く
普及している。
に延びたＱＦＰ(Quad Flat Package)は、ゲートアレイ
やマイクロコンピュータなどの論理ＬＳＩを始めとする
各種多ピンＬＳＩ用の表面実装型パッケージとして広く
普及している。
【０００３】ＱＦＰには、パッケージ本体の厚さを１mm
以下に薄くしたＴＱＦＰ(Thin QuadFlat Package with
Bumper)や、リードピッチを0.５mm以下にしたＳＱＦＰ
(Shrink Quad Flat Package)、あるいは、搬送時のリー
ド曲がりを防ぐ目的でパッケージ本体の四隅に樹脂製の
バンパーを設けたバンパー付きＱＦＰ(Quad Flat Packa
ge with Bumper) や、リードの先端を樹脂製の保護リン
グで覆ったガードリング付きＱＦＰ(Quad Flat Package
with Guardring)など種々のタイプのものがある。
以下に薄くしたＴＱＦＰ(Thin QuadFlat Package with
Bumper)や、リードピッチを0.５mm以下にしたＳＱＦＰ
(Shrink Quad Flat Package)、あるいは、搬送時のリー
ド曲がりを防ぐ目的でパッケージ本体の四隅に樹脂製の
バンパーを設けたバンパー付きＱＦＰ(Quad Flat Packa
ge with Bumper) や、リードの先端を樹脂製の保護リン
グで覆ったガードリング付きＱＦＰ(Quad Flat Package
with Guardring)など種々のタイプのものがある。
【０００４】多ピンＬＳＩ用の表面実装型パッケージに
は、上記したＱＦＰの他、テープキャリアパッケージ(T
ape Carrier Package)が知られている。テープキャリア
パッケージは、絶縁フィルム上に形成したリードの一端
（インナーリード部）をバンプ電極を介して半導体チッ
プに接続し、その他端（アウターリード部）を基板に半
田付けするもので、半導体チップとリードの接続にボン
ディングワイヤを使わないため、ＱＦＰに比べてパッケ
ージを薄くできる特徴がある。また、リードを絶縁フィ
ルム上に形成するので、ＱＦＰに比べてリードのピッチ
を狭くし易い特徴がある。
は、上記したＱＦＰの他、テープキャリアパッケージ(T
ape Carrier Package)が知られている。テープキャリア
パッケージは、絶縁フィルム上に形成したリードの一端
（インナーリード部）をバンプ電極を介して半導体チッ
プに接続し、その他端（アウターリード部）を基板に半
田付けするもので、半導体チップとリードの接続にボン
ディングワイヤを使わないため、ＱＦＰに比べてパッケ
ージを薄くできる特徴がある。また、リードを絶縁フィ
ルム上に形成するので、ＱＦＰに比べてリードのピッチ
を狭くし易い特徴がある。
【０００５】なお、この種の多ピンＬＳＩパッケージに
ついては、特開平２−８９３４８号公報、特開平４−７
８１４８号公報などに記載がある。
ついては、特開平２−８９３４８号公報、特開平４−７
８１４８号公報などに記載がある。
【０００６】
【発明が解決しようとする課題】しかし、本発明者の検
討によれば、前述したＱＦＰやテープキャリアパッケー
ジには次のような問題点がある。
討によれば、前述したＱＦＰやテープキャリアパッケー
ジには次のような問題点がある。
【０００７】（１）ＱＦＰは、微細加工技術の向上によ
りさらに多ピン化が進み、リードの数が２００ピン以上
に増大したため、ワイヤボンディング技術の使用が困難
になると共に、ワイヤボンディング時間が長時間化し、
生産性が著しく低下するようになった。
りさらに多ピン化が進み、リードの数が２００ピン以上
に増大したため、ワイヤボンディング技術の使用が困難
になると共に、ワイヤボンディング時間が長時間化し、
生産性が著しく低下するようになった。
【０００８】他方、リードとチップを一括接続（ギャン
グボンディング）するテープキャリアパッケージは、Ｑ
ＦＰに比べてボンディング時間の短縮が可能であるが、
基板への半田付けを他の表面実装部品と別工程で行わな
ければならないため、同一基板上に他の表面実装部品と
混載することが困難である。また、テープキャリアパッ
ケージのリードは、ＱＦＰのリードに比べて薄く変形し
易いので、基板に実装したときに平坦度が得られ難く、
基板との接続信頼性に問題がある。
グボンディング）するテープキャリアパッケージは、Ｑ
ＦＰに比べてボンディング時間の短縮が可能であるが、
基板への半田付けを他の表面実装部品と別工程で行わな
ければならないため、同一基板上に他の表面実装部品と
混載することが困難である。また、テープキャリアパッ
ケージのリードは、ＱＦＰのリードに比べて薄く変形し
易いので、基板に実装したときに平坦度が得られ難く、
基板との接続信頼性に問題がある。
【０００９】（２）ＱＦＰは、半導体チップを樹脂で封
止しているため、パッケージの熱抵抗が大きい。そのた
め、ＬＳＩの高速化に伴って半導体チップの発熱量が大
きくなると、半導体チップの熱を効率よく外部に放出さ
せる対策が必要になる。しかし、パッケージ本体の表面
に放熱フィンなどを取り付けても、樹脂の熱伝導率が小
さいので、熱を効率よく放出させることができない。ま
た、パッケージ本体の一部に金属スタッドを埋め込むこ
とも提案されているが、樹脂モールド工程が煩雑になっ
たり、パッケージの信頼性（耐湿性、耐クラック性な
ど）が低下したりする。
止しているため、パッケージの熱抵抗が大きい。そのた
め、ＬＳＩの高速化に伴って半導体チップの発熱量が大
きくなると、半導体チップの熱を効率よく外部に放出さ
せる対策が必要になる。しかし、パッケージ本体の表面
に放熱フィンなどを取り付けても、樹脂の熱伝導率が小
さいので、熱を効率よく放出させることができない。ま
た、パッケージ本体の一部に金属スタッドを埋め込むこ
とも提案されているが、樹脂モールド工程が煩雑になっ
たり、パッケージの信頼性（耐湿性、耐クラック性な
ど）が低下したりする。
【００１０】（３）ＱＦＰは、半導体チップの大型化や
多ピン化に伴ってパッケージ本体の外形寸法が大型化し
ているため、生産工程や基板実装工程でのハンドリング
が困難になっている。また、パッケージ本体が大型化す
るにつれ、パッケージに封止された各部品の熱膨張係数
の違いによるパッケージクラックのポテンシャルも高く
なる。
多ピン化に伴ってパッケージ本体の外形寸法が大型化し
ているため、生産工程や基板実装工程でのハンドリング
が困難になっている。また、パッケージ本体が大型化す
るにつれ、パッケージに封止された各部品の熱膨張係数
の違いによるパッケージクラックのポテンシャルも高く
なる。
【００１１】本発明の目的は、生産性が大幅に向上した
多ピンＬＳＩパッケージを提供することにある。
多ピンＬＳＩパッケージを提供することにある。
【００１２】本発明の他の目的は、半導体チップの熱を
効率よく外部に放出することのできる多ピンＬＳＩパッ
ケージを提供することにある。
効率よく外部に放出することのできる多ピンＬＳＩパッ
ケージを提供することにある。
【００１３】本発明の他の目的は、生産工程や基板実装
工程でのハンドリングを精度よく行うことのできる多ピ
ンＬＳＩパッケージを提供することにある。
工程でのハンドリングを精度よく行うことのできる多ピ
ンＬＳＩパッケージを提供することにある。
【００１４】本発明の他の目的は、パッケージクラック
が発生し難い構造の多ピンＬＳＩパッケージを提供する
ことにある。
が発生し難い構造の多ピンＬＳＩパッケージを提供する
ことにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１７】（１）本発明の半導体集積回路装置は、半
導体チップを搭載するダイパッド部と、前記ダイパッド
部の周囲に設けられ、その中央部が空洞化された樹脂製
の枠体と、前記枠体を貫通してその内側と外側とに延在
する複数本のリードとで構成されたリードフレームの前
記ダイパッド部上にテープキャリアパッケージに組み込
まれた半導体チップを搭載し、前記枠体の内側に延在す
る前記リードと前記テープキャリアパッケージのリード
とを電気的に接続したものである。
導体チップを搭載するダイパッド部と、前記ダイパッド
部の周囲に設けられ、その中央部が空洞化された樹脂製
の枠体と、前記枠体を貫通してその内側と外側とに延在
する複数本のリードとで構成されたリードフレームの前
記ダイパッド部上にテープキャリアパッケージに組み込
まれた半導体チップを搭載し、前記枠体の内側に延在す
る前記リードと前記テープキャリアパッケージのリード
とを電気的に接続したものである。
【００１８】（２）本発明の半導体集積回路装置は、前
記枠体の外側に延在する前記リードを表面実装可能な形
状に成形し、その表面に半田メッキを施したものであ
る。
記枠体の外側に延在する前記リードを表面実装可能な形
状に成形し、その表面に半田メッキを施したものであ
る。
【００１９】（３）本発明の半導体集積回路装置は、前
記枠体の一部にその上面から裏面に沿って貫通孔を設け
たものである。
記枠体の一部にその上面から裏面に沿って貫通孔を設け
たものである。
【００２０】（４）本発明の半導体集積回路装置は、前
記枠体に放熱フィンを取り付け、前記放熱フィンの一部
を前記ダイパッド部の裏面に接触させたものである。
記枠体に放熱フィンを取り付け、前記放熱フィンの一部
を前記ダイパッド部の裏面に接触させたものである。
【００２１】
【作用】上記した手段（１）によれば、半導体チップを
封止したテープキャリアパッケージのリードとリードフ
レームのリードを一括接続することにより、ワイヤボン
ディング工程が省略できる。また、枠体の内側を空洞化
したことにより、パッケージクラックのポテンシャルが
低下する。
封止したテープキャリアパッケージのリードとリードフ
レームのリードを一括接続することにより、ワイヤボン
ディング工程が省略できる。また、枠体の内側を空洞化
したことにより、パッケージクラックのポテンシャルが
低下する。
【００２２】上記した手段（２）によれば、基板への半
田付け（半田リフロー）を他の表面実装部品と同一工程
で行うことができる。
田付け（半田リフロー）を他の表面実装部品と同一工程
で行うことができる。
【００２３】上記した手段（３）によれば、枠体に貫通
孔を設けることにより、ＬＳＩパッケージの製造工程、
電気特性検査工程および基板実装工程におけるハンドリ
ングが容易になる。
孔を設けることにより、ＬＳＩパッケージの製造工程、
電気特性検査工程および基板実装工程におけるハンドリ
ングが容易になる。
【００２４】上記した手段（４）によれば、半導体チッ
プを搭載したダイパッド部の裏面に直接放熱フィンを接
触させることにより、ＬＳＩパッケージの放熱性を向上
させることができる。その際、枠体に設けた貫通孔を利
用することにより、放熱フィンをＬＳＩパッケージに確
実、簡単に取り付けることができる。
プを搭載したダイパッド部の裏面に直接放熱フィンを接
触させることにより、ＬＳＩパッケージの放熱性を向上
させることができる。その際、枠体に設けた貫通孔を利
用することにより、放熱フィンをＬＳＩパッケージに確
実、簡単に取り付けることができる。
【００２５】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００２６】図１は、本発明の一実施例であるＬＳＩパ
ッケージの斜視図、図２は、その断面図である。
ッケージの斜視図、図２は、その断面図である。
【００２７】本実施例のＬＳＩパッケージ１は、合成樹
脂で構成された四角枠状の枠体２の４辺から多数のリー
ド３が外部に延びた表面実装型のパッケージ構造を有し
ている。枠体２は、ＱＦＰのパッケージ本体とほぼ同一
の外形を有しているが、内側が空洞化されており、その
中央部には、テープキャリアパッケージ（以下、ＴＣＰ
という）４に組み込まれた半導体チップ５が搭載されて
いる。
脂で構成された四角枠状の枠体２の４辺から多数のリー
ド３が外部に延びた表面実装型のパッケージ構造を有し
ている。枠体２は、ＱＦＰのパッケージ本体とほぼ同一
の外形を有しているが、内側が空洞化されており、その
中央部には、テープキャリアパッケージ（以下、ＴＣＰ
という）４に組み込まれた半導体チップ５が搭載されて
いる。
【００２８】上記ＴＣＰ４は、合成樹脂で構成された絶
縁フィルム６と、その片面に形成されたリード（以下、
ＴＣＰリードという）７と、ポッティング樹脂８で封止
された半導体チップ５とで構成されている。半導体チッ
プ５は、Ａｇペーストなどの導電性接着剤１７を介して
ダイパッド部１８の上面に接合されている。ＴＣＰリー
ド７の一端（インナーリード部）は、バンプ電極９を介
して半導体チップ５と電気的に接続されており、他端
（アウターリード部）は、枠体２を貫通してその内側に
延在するリード３の一端（インナーリード部）と電気的
に接続されている。枠体２の四隅には、その上面から裏
面に沿って貫通孔１０が設けられている。後述するよう
に、この貫通孔１０は、放熱フィンの取付け、あるいは
ＬＳＩパッケージ１の製造工程、電気特性検査工程、基
板実装工程でのハンドリングなど、種々の用途に使用さ
れる。
縁フィルム６と、その片面に形成されたリード（以下、
ＴＣＰリードという）７と、ポッティング樹脂８で封止
された半導体チップ５とで構成されている。半導体チッ
プ５は、Ａｇペーストなどの導電性接着剤１７を介して
ダイパッド部１８の上面に接合されている。ＴＣＰリー
ド７の一端（インナーリード部）は、バンプ電極９を介
して半導体チップ５と電気的に接続されており、他端
（アウターリード部）は、枠体２を貫通してその内側に
延在するリード３の一端（インナーリード部）と電気的
に接続されている。枠体２の四隅には、その上面から裏
面に沿って貫通孔１０が設けられている。後述するよう
に、この貫通孔１０は、放熱フィンの取付け、あるいは
ＬＳＩパッケージ１の製造工程、電気特性検査工程、基
板実装工程でのハンドリングなど、種々の用途に使用さ
れる。
【００２９】次に、上記ＬＳＩパッケージ１の製造方法
を（１）ＴＣＰの製造工程、（２）枠体付きリードフレ
ームの製造工程、（３）ＴＣＰを枠体付きリードフレー
ムに搭載する工程の順に説明する。
を（１）ＴＣＰの製造工程、（２）枠体付きリードフレ
ームの製造工程、（３）ＴＣＰを枠体付きリードフレー
ムに搭載する工程の順に説明する。
【００３０】ＴＣＰ４を製造するには、まず、図３に示
すように、半導体チップ５を平坦なステージ１１の上に
セットし、半導体チップ５の主面の外周部に形成したＡ
ｕのバンプ電極９とＴＣＰリード７とを加熱ツール１２
を使って一括接続する。ＴＣＰリード７は、絶縁フィル
ム６の片面に接着したＣｕ箔をエッチングして形成した
もので、その表面にはＡｕメッキ１３が施されている。
また、ＴＣＰリード７の両端部以外の箇所は、ソルダレ
ジスト１４で被覆されている。
すように、半導体チップ５を平坦なステージ１１の上に
セットし、半導体チップ５の主面の外周部に形成したＡ
ｕのバンプ電極９とＴＣＰリード７とを加熱ツール１２
を使って一括接続する。ＴＣＰリード７は、絶縁フィル
ム６の片面に接着したＣｕ箔をエッチングして形成した
もので、その表面にはＡｕメッキ１３が施されている。
また、ＴＣＰリード７の両端部以外の箇所は、ソルダレ
ジスト１４で被覆されている。
【００３１】次に、図４に示すように、半導体チップ５
の主面にエポキシ系のポッティング樹脂８を被着し、こ
れをベークしてキュア（硬化）させる。その後、必要に
応じて図５に示すようなゴム印１５（あるいはレーザビ
ーム）を使用してポッティング樹脂８の表面に製品名な
どをマーキングする。
の主面にエポキシ系のポッティング樹脂８を被着し、こ
れをベークしてキュア（硬化）させる。その後、必要に
応じて図５に示すようなゴム印１５（あるいはレーザビ
ーム）を使用してポッティング樹脂８の表面に製品名な
どをマーキングする。
【００３２】次に、図６に示すように、ＴＣＰ４をリー
ド切断金型２６にセットする。そして、リード切断用ダ
イ２７およびリード切断用ノックアウト２８でＴＣＰリ
ード７を固定し、リード切断用パンチ２９を使ってアウ
ターリード部の不要箇所を切断、除去する。
ド切断金型２６にセットする。そして、リード切断用ダ
イ２７およびリード切断用ノックアウト２８でＴＣＰリ
ード７を固定し、リード切断用パンチ２９を使ってアウ
ターリード部の不要箇所を切断、除去する。
【００３３】次に、図７に示すように、ＴＣＰ４をリー
ド成形金型２０にセットする。そして、リード成形用ダ
イ２１およびリード成形用ノックアウト２２でＴＣＰリ
ード７を固定し、リード成形用パンチ２３を使ってアウ
ターリード部をガルウィング状に成形する。その後、図
示しない搬出機構により、ＴＣＰ４を製品収納トレイな
どに収納する。
ド成形金型２０にセットする。そして、リード成形用ダ
イ２１およびリード成形用ノックアウト２２でＴＣＰリ
ード７を固定し、リード成形用パンチ２３を使ってアウ
ターリード部をガルウィング状に成形する。その後、図
示しない搬出機構により、ＴＣＰ４を製品収納トレイな
どに収納する。
【００３４】次に、枠体付きリードフレームの製造方法
を説明する。枠体付きリードフレームを製造するには、
まず、図８に示すようなリードフレーム３０を用意す
る。このリードフレーム３０は、ＴＣＰ４を搭載するダ
イパッド部１８、ダイパッド部１８を支持する４本の吊
りリード３１、ダイパッド部１８の周囲に配置された多
数のリード３、外枠３２および内枠３３で構成されてい
る。リード３の中途部には、モールド時の樹脂漏れを防
止するダムバー３４が設けられており、インナーリード
部の先端にも同様のダムバー３５が設けられている。ま
た、吊りリード３１の中途部には、前述した枠体２の貫
通孔１０に対応する直径２mm程度の孔１０ａが設けられ
ている。これらの部材は、４２アロイなどの金属からな
るフープ材をプレス成形して形成する。図９に示すよう
に、リードフレーム３０は、上記した構成のものを複数
個連設した構成になっている。
を説明する。枠体付きリードフレームを製造するには、
まず、図８に示すようなリードフレーム３０を用意す
る。このリードフレーム３０は、ＴＣＰ４を搭載するダ
イパッド部１８、ダイパッド部１８を支持する４本の吊
りリード３１、ダイパッド部１８の周囲に配置された多
数のリード３、外枠３２および内枠３３で構成されてい
る。リード３の中途部には、モールド時の樹脂漏れを防
止するダムバー３４が設けられており、インナーリード
部の先端にも同様のダムバー３５が設けられている。ま
た、吊りリード３１の中途部には、前述した枠体２の貫
通孔１０に対応する直径２mm程度の孔１０ａが設けられ
ている。これらの部材は、４２アロイなどの金属からな
るフープ材をプレス成形して形成する。図９に示すよう
に、リードフレーム３０は、上記した構成のものを複数
個連設した構成になっている。
【００３５】次に、図１０に示すように、上記多連のリ
ードフレーム３０をトランスファモールド金型４０にセ
ットし、上金型４０ａと下金型４０ｂとで固定する。続
いて図１１に示すように、ポット４１内に挿入したエポ
キシ樹脂のタブレット４２を加熱溶融し、これをプラン
ジャ４３で加圧することにより、ゲート４４を通じてキ
ャビティ４５内に溶融樹脂を注入する。図１２に示すよ
うに、キャビティ４５内の前記孔１０ａに対応する箇所
には、枠体２に貫通孔１０を形成するための突起４６が
設けてある。この突起４６は、その先端がリードフレー
ム３０の孔１０ａに僅かに（リードフレーム３０の板厚
の３分の１程度）入り込むような長さにしてもよい。
ードフレーム３０をトランスファモールド金型４０にセ
ットし、上金型４０ａと下金型４０ｂとで固定する。続
いて図１１に示すように、ポット４１内に挿入したエポ
キシ樹脂のタブレット４２を加熱溶融し、これをプラン
ジャ４３で加圧することにより、ゲート４４を通じてキ
ャビティ４５内に溶融樹脂を注入する。図１２に示すよ
うに、キャビティ４５内の前記孔１０ａに対応する箇所
には、枠体２に貫通孔１０を形成するための突起４６が
設けてある。この突起４６は、その先端がリードフレー
ム３０の孔１０ａに僅かに（リードフレーム３０の板厚
の３分の１程度）入り込むような長さにしてもよい。
【００３６】図１３は、上記の方法で枠体２を成形して
得られた枠体付きリードフレーム３０Ａの平面図であ
る。その後、この枠体付きリードフレーム３０Ａの表面
に残った樹脂のバリを取り除くサンドブラスト処理を行
い、続いて枠体２以外の部分に錫（Ｓｎ）を含んだ半田
のメッキを施すことにより、枠体付きリードフレーム３
０Ａが完成する。
得られた枠体付きリードフレーム３０Ａの平面図であ
る。その後、この枠体付きリードフレーム３０Ａの表面
に残った樹脂のバリを取り除くサンドブラスト処理を行
い、続いて枠体２以外の部分に錫（Ｓｎ）を含んだ半田
のメッキを施すことにより、枠体付きリードフレーム３
０Ａが完成する。
【００３７】次に、上記枠体付きリードフレーム３０Ａ
にＴＣＰ４を搭載する方法を説明する。
にＴＣＰ４を搭載する方法を説明する。
【００３８】まず、図１４に示すように、枠体付きリー
ドフレーム３０Ａをダムバー切断金型５０にセットし、
ダムバー切断用ダイ５１およびダムバー切断用ノックア
ウト５２で枠体付きリードフレーム３０Ａを固定した
後、ダムバー切断用パンチ５３を使ってダムバー３４，
３５を切断、除去する。なお、ダムバー３４とダムバー
３５の切断は別々の金型を使って行ってもよい。また、
枠体２の成形時に樹脂がインナーリード部の先端にまで
流れ込まない場合は、ダムバー３５を設ける必要はな
い。さらに、ダムバー３４，３５を設ける代わりに、リ
ード３に四角枠状の絶縁フィルムを貼り付けて樹脂の漏
れを防止してもよい。この場合は、ダムバーを切断する
工程が不要となる。
ドフレーム３０Ａをダムバー切断金型５０にセットし、
ダムバー切断用ダイ５１およびダムバー切断用ノックア
ウト５２で枠体付きリードフレーム３０Ａを固定した
後、ダムバー切断用パンチ５３を使ってダムバー３４，
３５を切断、除去する。なお、ダムバー３４とダムバー
３５の切断は別々の金型を使って行ってもよい。また、
枠体２の成形時に樹脂がインナーリード部の先端にまで
流れ込まない場合は、ダムバー３５を設ける必要はな
い。さらに、ダムバー３４，３５を設ける代わりに、リ
ード３に四角枠状の絶縁フィルムを貼り付けて樹脂の漏
れを防止してもよい。この場合は、ダムバーを切断する
工程が不要となる。
【００３９】次に、図１５に示すように、枠体付きリー
ドフレーム３０Ａをステージ６０にセットし、ダイパッ
ド部１８の上面に導電性接着剤１７を塗布した後、図１
６に示すように、ＴＣＰ４に組み込まれた半導体チップ
５を自動位置検出機構を備えたマウンタなどを使ってダ
イパッド部１８の上面に精度良く搭載する。そして、導
電性接着剤１７をベークしてキュアさせ、半導体チップ
５をダイパッド部１８の上面に固定する。このとき、同
図に示すように、ステージ６０に立てたピン６１を枠体
２の貫通孔１０に挿入して上記の作業を行うことによ
り、枠体付きリードフレーム３０Ａの位置ずれが防止で
きるので、ＴＣＰリード７とリード３とを高精度に重ね
合わせることができる。
ドフレーム３０Ａをステージ６０にセットし、ダイパッ
ド部１８の上面に導電性接着剤１７を塗布した後、図１
６に示すように、ＴＣＰ４に組み込まれた半導体チップ
５を自動位置検出機構を備えたマウンタなどを使ってダ
イパッド部１８の上面に精度良く搭載する。そして、導
電性接着剤１７をベークしてキュアさせ、半導体チップ
５をダイパッド部１８の上面に固定する。このとき、同
図に示すように、ステージ６０に立てたピン６１を枠体
２の貫通孔１０に挿入して上記の作業を行うことによ
り、枠体付きリードフレーム３０Ａの位置ずれが防止で
きるので、ＴＣＰリード７とリード３とを高精度に重ね
合わせることができる。
【００４０】次に、図１７に示すように、加熱ツール６
２を使ってリード３のインナーリード部にＴＣＰリード
７のアウターリード部を一括して熱圧着する。前述した
ように、リード３の表面にはＳｎを含む半田メッキが施
され、ＴＣＰリード７の表面にはＡｕメッキが施されて
いるので、Ａｕ−Ｓｎ共晶合金層の形成によってリード
３とＴＣＰリード７が接合される。
２を使ってリード３のインナーリード部にＴＣＰリード
７のアウターリード部を一括して熱圧着する。前述した
ように、リード３の表面にはＳｎを含む半田メッキが施
され、ＴＣＰリード７の表面にはＡｕメッキが施されて
いるので、Ａｕ−Ｓｎ共晶合金層の形成によってリード
３とＴＣＰリード７が接合される。
【００４１】次に、図１８に示すように、ＴＣＰ４を搭
載した上記枠体付きリードフレーム３０Ａをリード切断
金型７０にセットする。そして、リード切断用ダイ７１
およびリード切断用ノックアウト７２でリード３を固定
し、リード切断用パンチ７３を使って不要箇所（外枠３
２、内枠３３）を切断、除去する。
載した上記枠体付きリードフレーム３０Ａをリード切断
金型７０にセットする。そして、リード切断用ダイ７１
およびリード切断用ノックアウト７２でリード３を固定
し、リード切断用パンチ７３を使って不要箇所（外枠３
２、内枠３３）を切断、除去する。
【００４２】次に、図１９に示すように、上記枠体付き
リードフレーム３０Ａをリード成形金型８０にセットす
る。そして、リード成形用ダイ８１およびリード成形用
ノックアウト８２でリード３を固定し、リード成形用パ
ンチ８３を使ってアウターリード部をガルウィング状に
成形することにより、前記図１および図２に示す本実施
例のＬＳＩパッケージ１が略完成する。
リードフレーム３０Ａをリード成形金型８０にセットす
る。そして、リード成形用ダイ８１およびリード成形用
ノックアウト８２でリード３を固定し、リード成形用パ
ンチ８３を使ってアウターリード部をガルウィング状に
成形することにより、前記図１および図２に示す本実施
例のＬＳＩパッケージ１が略完成する。
【００４３】なお、ＬＳＩパッケージ１に大型の放熱フ
ィンを取り付けたいような場合は、図２０に示すよう
に、ＴＣＰ４がダイパッド部１８の下側に位置するよう
に枠体付きリードフレーム３０Ａをリード成形金型８０
にセットしてリード３を成形する。また、ＴＣＰ４を枠
体付きリードフレーム３０Ａに搭載する工程に先立って
リード３の不要箇所の切断、除去およびリード３の成形
を行い、その後、単品となった個々の枠体付きリードフ
レーム３０Ａに先述した方法でＴＣＰ４を搭載してもよ
い。
ィンを取り付けたいような場合は、図２０に示すよう
に、ＴＣＰ４がダイパッド部１８の下側に位置するよう
に枠体付きリードフレーム３０Ａをリード成形金型８０
にセットしてリード３を成形する。また、ＴＣＰ４を枠
体付きリードフレーム３０Ａに搭載する工程に先立って
リード３の不要箇所の切断、除去およびリード３の成形
を行い、その後、単品となった個々の枠体付きリードフ
レーム３０Ａに先述した方法でＴＣＰ４を搭載してもよ
い。
【００４４】最後に、図示しない搬出機構により、ＬＳ
Ｉパッケージ１を製品収納トレイなどに収納して検査工
程へと搬送し、バーンイン試験などの電気特性試験を行
って良品を選別する。
Ｉパッケージ１を製品収納トレイなどに収納して検査工
程へと搬送し、バーンイン試験などの電気特性試験を行
って良品を選別する。
【００４５】本実施例のＬＳＩパッケージ１は、枠体２
の外形およびリード３のアウターリード部の形状がＱＦ
Ｐと同一であるため、ＱＦＰ用の製品収納トレイがその
まま利用できる。また、図２１に示すように、この製品
収納トレイ３６にガイドピン３７を立て、これを枠体２
の貫通孔１０に挿入しておけば、搬送時にＬＳＩパッケ
ージ１が動いたりすることがないので、搬送時のリード
３の変形を確実に防止することができる。さらに、バー
ンイン試験用の基板にガイドピンを立て、これを枠体５
の貫通孔１０に挿入しておけば、、ＬＳＩパッケージ１
をバーンイン試験用基板のソケットなどに装着する際の
ハンドリング精度が向上する。
の外形およびリード３のアウターリード部の形状がＱＦ
Ｐと同一であるため、ＱＦＰ用の製品収納トレイがその
まま利用できる。また、図２１に示すように、この製品
収納トレイ３６にガイドピン３７を立て、これを枠体２
の貫通孔１０に挿入しておけば、搬送時にＬＳＩパッケ
ージ１が動いたりすることがないので、搬送時のリード
３の変形を確実に防止することができる。さらに、バー
ンイン試験用の基板にガイドピンを立て、これを枠体５
の貫通孔１０に挿入しておけば、、ＬＳＩパッケージ１
をバーンイン試験用基板のソケットなどに装着する際の
ハンドリング精度が向上する。
【００４６】図２２は、上記した本実施例のＬＳＩパッ
ケージ１の製造工程のフロー図である。
ケージ１の製造工程のフロー図である。
【００４７】図２３は、本実施例のＬＳＩパッケージ１
を基板９０に実装した状態を示す断面図である。ＬＳＩ
パッケージ１を基板９０に実装するには、ＱＦＰの場合
と同様、リード３のアウターリード部を基板９０の電極
（フットプリント）９４に重ね合わせ、リード３の表面
に形成した半田メッキをリフロー炉内で溶融させる。こ
のとき、前記枠体５の貫通孔１０を利用することによ
り、リード３と電極９４の重ね合わせを高精度に行った
り、基板９０をリフロー炉に搬入する際の振動によるリ
ード３と電極９４の位置ずれを防止したりすることがで
きる。
を基板９０に実装した状態を示す断面図である。ＬＳＩ
パッケージ１を基板９０に実装するには、ＱＦＰの場合
と同様、リード３のアウターリード部を基板９０の電極
（フットプリント）９４に重ね合わせ、リード３の表面
に形成した半田メッキをリフロー炉内で溶融させる。こ
のとき、前記枠体５の貫通孔１０を利用することによ
り、リード３と電極９４の重ね合わせを高精度に行った
り、基板９０をリフロー炉に搬入する際の振動によるリ
ード３と電極９４の位置ずれを防止したりすることがで
きる。
【００４８】また、本実施例のＬＳＩパッケージ１に
は、必要に応じて放熱フィンを取り付けることができ
る。図２４は、ダイパッド部１８の下面にアルミニウム
の放熱フィン９１を取り付けた例である。放熱フィン９
１は、枠体２の貫通孔１０にネジ９２などの固定手段を
挿入することにより確実、かつ簡単に取り付けることが
できる。このとき、放熱フィン９１を接着剤でダイパッ
ド部１８の裏面に固定しておくとよい。
は、必要に応じて放熱フィンを取り付けることができ
る。図２４は、ダイパッド部１８の下面にアルミニウム
の放熱フィン９１を取り付けた例である。放熱フィン９
１は、枠体２の貫通孔１０にネジ９２などの固定手段を
挿入することにより確実、かつ簡単に取り付けることが
できる。このとき、放熱フィン９１を接着剤でダイパッ
ド部１８の裏面に固定しておくとよい。
【００４９】上記の構成によれば、半導体チップ５で発
生した熱は、金属製のダイパッド部１８を通じて放熱フ
ィン９１に伝達されるので、熱抵抗の小さいＬＳＩパッ
ケージ１が得られる。なお、放熱フィン９１の固定は、
その目的を達成できる方法であれば、ネジ９２に限定さ
れるものではない。
生した熱は、金属製のダイパッド部１８を通じて放熱フ
ィン９１に伝達されるので、熱抵抗の小さいＬＳＩパッ
ケージ１が得られる。なお、放熱フィン９１の固定は、
その目的を達成できる方法であれば、ネジ９２に限定さ
れるものではない。
【００５０】図２５（斜視図）、図２６（断面図）は、
ダイパッド部１８の下面に半導体チップ５を接合し、上
面に放熱フィン９３を取り付けた例である。この場合
は、大型の放熱フィン９３を取り付けることができるの
で、ＬＳＩパッケージ１の熱抵抗をさらに小さくするこ
とができる。
ダイパッド部１８の下面に半導体チップ５を接合し、上
面に放熱フィン９３を取り付けた例である。この場合
は、大型の放熱フィン９３を取り付けることができるの
で、ＬＳＩパッケージ１の熱抵抗をさらに小さくするこ
とができる。
【００５１】以上、本発明者によってなされた発明を、
実施例に基づき具体的に説明したが、本発明は、前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で、種々変更可能であることは言うまでもない。
実施例に基づき具体的に説明したが、本発明は、前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で、種々変更可能であることは言うまでもない。
【００５２】例えば図２７に示すように、枠体付きリー
ドフレーム３０Ａのリード３とＴＣＰリード７の接続に
高融点半田ペースト９５を用いてもよい。この場合は、
まず導電性接着剤１７を使って半導体チップ５をダイパ
ッド部１８の上面に固定した後、ＴＣＰリード７の表面
に高融点半田ペースト９５を供給し、レーザービームな
どを使ってこれを溶融する。ＴＣＰリード７の表面には
Ａｕメッキ処理が施されているので、Ａｕ−Ｓｎ共晶合
金層の形成によってリード３とＴＣＰリード７が接合さ
れる。この方法は、加熱ツール６２を使ってリード３と
ＴＣＰリード７を一括して熱圧着する前記実施例の方法
に比べると、ＴＣＰリード７に加わる熱応力を小さくす
ることができるので、リード３とＴＣＰリード７の接続
信頼性が向上する。
ドフレーム３０Ａのリード３とＴＣＰリード７の接続に
高融点半田ペースト９５を用いてもよい。この場合は、
まず導電性接着剤１７を使って半導体チップ５をダイパ
ッド部１８の上面に固定した後、ＴＣＰリード７の表面
に高融点半田ペースト９５を供給し、レーザービームな
どを使ってこれを溶融する。ＴＣＰリード７の表面には
Ａｕメッキ処理が施されているので、Ａｕ−Ｓｎ共晶合
金層の形成によってリード３とＴＣＰリード７が接合さ
れる。この方法は、加熱ツール６２を使ってリード３と
ＴＣＰリード７を一括して熱圧着する前記実施例の方法
に比べると、ＴＣＰリード７に加わる熱応力を小さくす
ることができるので、リード３とＴＣＰリード７の接続
信頼性が向上する。
【００５３】また、ＬＳＩパッケージ１を基板９０に実
装する際、リード３と電極９４の接続に低融点共晶半田
を用いてもよい。この方法によれば、枠体付きリードフ
レーム３０Ａのみを基板９０に実装しておき、その後、
この枠体付きリードフレーム３０ＡにＴＣＰ４を搭載す
ることも可能である。
装する際、リード３と電極９４の接続に低融点共晶半田
を用いてもよい。この方法によれば、枠体付きリードフ
レーム３０Ａのみを基板９０に実装しておき、その後、
この枠体付きリードフレーム３０ＡにＴＣＰ４を搭載す
ることも可能である。
【００５４】枠体２に設けた貫通孔１０は、前記実施例
で説明した用途の他にも、例えば枠体付きリードフレー
ム３０Ａをダムバー切断金型５０やリード成形金型８０
にセットする際の位置合わせに利用するなど、種々の用
途に利用可能である。また、図２８に示すように、この
貫通孔１０と同種のものをＱＦＰ３８のパッケージ本体
に設けることにより、ＱＦＰの製造工程や基板実装工程
でのハンドリングが容易になる。パッケージ本体に貫通
孔１０を設けたＱＦＰを製造するには、前記実施例で説
明したようなトランスファーモールド金型と、吊りリー
ドの中途部に孔を形成したリードフレームとを使用すれ
ばよい。
で説明した用途の他にも、例えば枠体付きリードフレー
ム３０Ａをダムバー切断金型５０やリード成形金型８０
にセットする際の位置合わせに利用するなど、種々の用
途に利用可能である。また、図２８に示すように、この
貫通孔１０と同種のものをＱＦＰ３８のパッケージ本体
に設けることにより、ＱＦＰの製造工程や基板実装工程
でのハンドリングが容易になる。パッケージ本体に貫通
孔１０を設けたＱＦＰを製造するには、前記実施例で説
明したようなトランスファーモールド金型と、吊りリー
ドの中途部に孔を形成したリードフレームとを使用すれ
ばよい。
【００５５】本発明のＬＳＩパッケージ１の枠体２やリ
ード３（アウターリード部）の形状は、ＱＦＰと同じで
なくとも良く、種々の形状を採用することができる。
ード３（アウターリード部）の形状は、ＱＦＰと同じで
なくとも良く、種々の形状を採用することができる。
【００５６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５７】（１）本発明によれば、半導体チップを封
止したテープキャリアパッケージのリードと枠体付きリ
ードフレームのリードを一括接続することにより、ワイ
ヤボンディング工程が省略できるので、ＬＳＩパッケー
ジの生産性を大幅に向上させることができる。また、Ｑ
ＦＰに比べてリードのピッチを狭くし易いＴＣＰを使っ
て半導体チップとリードを接続するので、ＬＳＩパッケ
ージの多ピン化を促進することができる。
止したテープキャリアパッケージのリードと枠体付きリ
ードフレームのリードを一括接続することにより、ワイ
ヤボンディング工程が省略できるので、ＬＳＩパッケー
ジの生産性を大幅に向上させることができる。また、Ｑ
ＦＰに比べてリードのピッチを狭くし易いＴＣＰを使っ
て半導体チップとリードを接続するので、ＬＳＩパッケ
ージの多ピン化を促進することができる。
【００５８】（２）本発明によれば、半導体チップを搭
載したダイパッド部の裏面に直接放熱フィンを接触させ
ることにより、ＬＳＩパッケージの放熱性を向上させる
ことができる。その際、枠体に設けた貫通孔を利用する
ことにより、放熱フィンをＬＳＩパッケージに確実、簡
単に取り付けることができる。
載したダイパッド部の裏面に直接放熱フィンを接触させ
ることにより、ＬＳＩパッケージの放熱性を向上させる
ことができる。その際、枠体に設けた貫通孔を利用する
ことにより、放熱フィンをＬＳＩパッケージに確実、簡
単に取り付けることができる。
【００５９】（３）本発明によれば、枠体に貫通孔を設
けることにより、ＬＳＩパッケージの製造工程、電気特
性検査工程および基板実装工程におけるハンドリングが
容易になる。
けることにより、ＬＳＩパッケージの製造工程、電気特
性検査工程および基板実装工程におけるハンドリングが
容易になる。
【００６０】（４）本発明によれば、リードの形状をＱ
ＦＰと同一にしたことにより、基板への半田付け（半田
リフロー）をＳＯＪ(Small Outline J-lead package)や
ＰＬＣＣ(Plastic Leaded Chip Carrier) のような他の
表面実装部品と同一工程で行うことができる。また、リ
ードの形状をＱＦＰと同一にしたことにより、リードの
平坦度が得られ易いので、基板への実装を精度良く行う
ことができる。
ＦＰと同一にしたことにより、基板への半田付け（半田
リフロー）をＳＯＪ(Small Outline J-lead package)や
ＰＬＣＣ(Plastic Leaded Chip Carrier) のような他の
表面実装部品と同一工程で行うことができる。また、リ
ードの形状をＱＦＰと同一にしたことにより、リードの
平坦度が得られ易いので、基板への実装を精度良く行う
ことができる。
【００６１】（５）本発明によれば、枠体の内側を空洞
化したことにより、枠体のモールド時にボイドが巻き込
まれるポテンシャルが低下する。また、枠体とその内側
に搭載したＴＣＰとが離間しているので、枠体とＴＣＰ
との間にストレスが発生することもない。従って、本発
明によれば、枠体の外形寸法を大きくしてもパッケージ
クラックは生じない。
化したことにより、枠体のモールド時にボイドが巻き込
まれるポテンシャルが低下する。また、枠体とその内側
に搭載したＴＣＰとが離間しているので、枠体とＴＣＰ
との間にストレスが発生することもない。従って、本発
明によれば、枠体の外形寸法を大きくしてもパッケージ
クラックは生じない。
【００６２】さらに、ＴＣＰ全体を樹脂封止した場合
は、基板実装時の温度により樹脂の収縮力が働き、リー
ドとＴＣＰリードの接続部が断線するポテンシャルが高
くなるが、枠体とＴＣＰとが離間していることにより、
樹脂の熱収縮による断線のポテンシャルは極めて少な
い。
は、基板実装時の温度により樹脂の収縮力が働き、リー
ドとＴＣＰリードの接続部が断線するポテンシャルが高
くなるが、枠体とＴＣＰとが離間していることにより、
樹脂の熱収縮による断線のポテンシャルは極めて少な
い。
【００６３】その上、ＱＦＰのように半導体チップおよ
びリードのインナーリード部全体を樹脂封止する場合
は、半導体チップの保護および信頼性を向上させる目的
で高価な樹脂を使用しなければならないが、本発明のＬ
ＳＩパッケージの枠体は、熱可塑性で成形が容易、かつ
耐熱温度が１５０℃程度の安価な樹脂でよいため、パッ
ケージのコストを低減することができる。
びリードのインナーリード部全体を樹脂封止する場合
は、半導体チップの保護および信頼性を向上させる目的
で高価な樹脂を使用しなければならないが、本発明のＬ
ＳＩパッケージの枠体は、熱可塑性で成形が容易、かつ
耐熱温度が１５０℃程度の安価な樹脂でよいため、パッ
ケージのコストを低減することができる。
【００６４】（６）本発明によれば、枠体の内側の空洞
領域にＴＣＰを搭載したことにより、基板実装後のチッ
プリペアが容易になる。
領域にＴＣＰを搭載したことにより、基板実装後のチッ
プリペアが容易になる。
【図１】本発明の一実施例であるＬＳＩパッケージの斜
視図である。
視図である。
【図２】本発明の一実施例である半導体集積回路装置の
断面図である。
断面図である。
【図３】テープキャリアパッケージの製造方法を示す説
明図である。
明図である。
【図４】テープキャリアパッケージの製造方法を示す説
明図である。
明図である。
【図５】テープキャリアパッケージの製造方法を示す説
明図である。
明図である。
【図６】テープキャリアパッケージの製造方法を示す説
明図である。
明図である。
【図７】テープキャリアパッケージの製造方法を示す説
明図である。
明図である。
【図８】本発明で使用するリードフレームの平面図であ
る。
る。
【図９】本発明で使用するリードフレームの全体平面図
である。
である。
【図１０】枠体付きリードフレームの製造方法を示す説
明図である。
明図である。
【図１１】枠体付きリードフレームの製造方法を示す説
明図である。
明図である。
【図１２】枠体付きリードフレームの製造方法を示す説
明図である。
明図である。
【図１３】枠体付きリードフレームの平面図である。
【図１４】枠体付きリードフレームの製造方法を示す説
明図である。
明図である。
【図１５】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する方法を示す説明図である。
ッケージを搭載する方法を示す説明図である。
【図１６】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する方法を示す説明図である。
ッケージを搭載する方法を示す説明図である。
【図１７】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する方法を示す説明図である。
ッケージを搭載する方法を示す説明図である。
【図１８】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する方法を示す説明図である。
ッケージを搭載する方法を示す説明図である。
【図１９】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する方法を示す説明図である。
ッケージを搭載する方法を示す説明図である。
【図２０】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する方法を示す説明図である。
ッケージを搭載する方法を示す説明図である。
【図２１】本発明のＬＳＩパッケージを製品収納トレイ
に収容した状態を示す説明図である。
に収容した状態を示す説明図である。
【図２２】本発明のＬＳＩパッケージの製造工程を示す
フローチャート図である。
フローチャート図である。
【図２３】本発明のＬＳＩパッケージを基板に実装した
状態を示す断面図である。
状態を示す断面図である。
【図２４】本発明のＬＳＩパッケージに放熱フィンを取
り付けた状態を示す断面図である。
り付けた状態を示す断面図である。
【図２５】本発明のＬＳＩパッケージに放熱フィンを取
り付けた状態を示す外観斜視図である。
り付けた状態を示す外観斜視図である。
【図２６】本発明のＬＳＩパッケージに放熱フィンを取
り付けた状態を示す断面図である。
り付けた状態を示す断面図である。
【図２７】枠体付きリードフレームにテープキャリアパ
ッケージを搭載する他の方法を示す説明図である。
ッケージを搭載する他の方法を示す説明図である。
【図２８】ＱＦＰのパッケージ本体に貫通孔を設けた状
態を示す外観斜視図である。
態を示す外観斜視図である。
１ ＬＳＩパッケージ ２ 枠体 ３ リード ４ テープキャリアパッケージ（ＴＣＰ） ５ 半導体チップ ６ 絶縁フィルム ７ ＴＣＰリード ８ ポッティング樹脂 ９ バンプ電極 １０ 貫通孔 １０ａ 孔 １１ ステージ １２ 加熱ツール １３ Ａｕメッキ １４ ソルダレジスト １５ ゴム印 １７ 導電性接着剤 １８ ダイパッド部 ２０ リード成形金型 ２１ リード成形用ダイ ２２ リード成形用ノックアウト ２３ リード成形用パンチ ２６ リード切断金型 ２７ リード切断用ダイ ２８ リード切断用ノックアウト ２９ リード切断用パンチ ３０ リードフレーム ３０Ａ 枠体付きリードフレーム ３１ 吊りリード ３２ 外枠 ３３ 内枠 ３４ ダムバー ３５ ダムバー ３６ 製品収納トレイ ３７ ガイドピン ３８ ＱＦＰ ４０ トランスファーモールド金型 ４０ａ 上金型 ４０ｂ 下金型 ４１ ポット ４２ タブレット ４３ プランジャ ４４ ゲート ４５ キャビティ ４６ 突起 ５０ ダムバー切断金型 ５１ ダムバー切断用ダイ ５２ ダムバー切断用ノックアウト ５３ ダムバー切断用パンチ ６０ ステージ ６１ ピン ６２ 加熱ツール ７０ リード切断金型 ７１ リード切断用ダイ ７２ リード切断用ノックアウト ７３ リード切断用パンチ ８０ リード成形金型 ８１ リード成形用ダイ ８２ リード成形用ノックアウト ８３ リード成形用パンチ ９０ 基板 ９１ 放熱フィン ９２ ネジ ９３ 放熱フィン ９４ 電極（フットプリント） ９５ 高融点半田ペースト
Claims (9)
- 【請求項１】 半導体チップを搭載するダイパッド部
と、前記ダイパッド部の周囲に設けられ、その中央部が
空洞化された樹脂製の枠体と、前記枠体を貫通してその
内側と外側とに延在する複数本のリードとで構成された
リードフレームの前記ダイパッド部上にテープキャリア
パッケージに組み込まれた半導体チップを搭載し、前記
枠体の内側に延在する前記リードと前記テープキャリア
パッケージのリードとを電気的に接続したことを特徴と
する半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置であ
って、前記枠体の外側に延在する前記リードを表面実装
可能な形状に成形し、その表面に半田メッキを施したこ
とを特徴とする半導体集積回路装置。 - 【請求項３】 請求項１記載の半導体集積回路装置であ
って、前記枠体の一部にその上面から裏面に沿って貫通
孔を設けたことを特徴とする半導体集積回路装置。 - 【請求項４】 請求項１記載の半導体集積回路装置であ
って、前記枠体の上面または裏面に放熱フィンを取り付
け、前記放熱フィンの一部を前記ダイパッド部の裏面に
接触させたことを特徴とする半導体集積回路装置。 - 【請求項５】 請求項４記載の半導体集積回路装置であ
って、前記枠体の一部にその上面から裏面に沿って貫通
孔を設け、前記貫通孔に挿入した固定手段を介して前記
放熱フィンを前記枠体に固定したことを特徴とする半導
体集積回路装置。 - 【請求項６】 請求項３記載の半導体集積回路装置の製
造方法であって、前記半導体集積回路装置を製造する工
程で前記貫通孔を前記リードフレームの位置決めに用い
ることを特徴とする半導体集積回路装置の製造方法。 - 【請求項７】 請求項３記載の半導体集積回路装置の製
造方法であって、前記半導体集積回路装置を基板に実装
する工程で前記貫通孔を前記半導体集積回路装置の位置
決めに用いることを特徴とする半導体集積回路装置の製
造方法。 - 【請求項８】 半導体チップを搭載するダイパッド部
と、前記ダイパッド部の周囲に設けられ、その中央部が
空洞化された樹脂製の枠体と、前記枠体を貫通してその
内側と外側とに延在する複数本のリードとで構成された
リードフレームを用意する工程と、前記リードフレーム
の前記ダイパッド部上にテープキャリアパッケージに組
み込まれた半導体チップを搭載し、前記枠体の内側に延
在する前記リードと前記テープキャリアパッケージのリ
ードとを一括接続する工程とを備えたことを特徴とする
半導体集積回路装置の製造方法。 - 【請求項９】 半導体チップを搭載するダイパッド部
と、前記ダイパッド部の周囲に設けられ、その中央部が
空洞化された樹脂製の枠体と、前記枠体を貫通してその
内側と外側とに延在する複数本のリードとを備えたこと
を特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7011254A JPH0870082A (ja) | 1994-06-21 | 1995-01-27 | 半導体集積回路装置およびその製造方法ならびにリードフレーム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-137700 | 1994-06-21 | ||
| JP13770094 | 1994-06-21 | ||
| JP7011254A JPH0870082A (ja) | 1994-06-21 | 1995-01-27 | 半導体集積回路装置およびその製造方法ならびにリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0870082A true JPH0870082A (ja) | 1996-03-12 |
Family
ID=26346672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7011254A Pending JPH0870082A (ja) | 1994-06-21 | 1995-01-27 | 半導体集積回路装置およびその製造方法ならびにリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0870082A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11288983A (ja) * | 1999-03-08 | 1999-10-19 | Sony Corp | リ―ドフレ―ムとリ―ドフレ―ムの製造方法と半導体装置と半導体装置の製造方法 |
| US6166446A (en) * | 1997-03-18 | 2000-12-26 | Seiko Epson Corporation | Semiconductor device and fabrication process thereof |
| KR100304680B1 (ko) * | 1997-09-04 | 2001-11-02 | 가네꼬 히사시 | 반도체장치및그제조방법 |
| US6342728B2 (en) | 1996-03-22 | 2002-01-29 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US7091620B2 (en) | 1996-03-22 | 2006-08-15 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
-
1995
- 1995-01-27 JP JP7011254A patent/JPH0870082A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365439B2 (en) | 1996-03-22 | 2002-04-02 | Hitachi, Ltd. | Method of manufacturing a ball grid array type semiconductor package |
| US6472727B2 (en) | 1996-03-22 | 2002-10-29 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US7420284B2 (en) | 1996-03-22 | 2008-09-02 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| US6342728B2 (en) | 1996-03-22 | 2002-01-29 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6342726B2 (en) | 1996-03-22 | 2002-01-29 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6353255B2 (en) | 1996-03-22 | 2002-03-05 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US7091620B2 (en) | 1996-03-22 | 2006-08-15 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| US6355975B2 (en) | 1996-03-22 | 2002-03-12 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6670215B2 (en) | 1996-03-22 | 2003-12-30 | Renesas Technology Corporation | Semiconductor device and manufacturing method thereof |
| US6355500B2 (en) | 1996-03-22 | 2002-03-12 | Hitachi. Ltd. | Semiconductor device and manufacturing method thereof |
| US6521981B2 (en) | 1996-03-22 | 2003-02-18 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6642083B2 (en) | 1996-03-22 | 2003-11-04 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6664135B2 (en) | 1996-03-22 | 2003-12-16 | Renesas Technology Corporation | Method of manufacturing a ball grid array type semiconductor package |
| US6166446A (en) * | 1997-03-18 | 2000-12-26 | Seiko Epson Corporation | Semiconductor device and fabrication process thereof |
| KR100304680B1 (ko) * | 1997-09-04 | 2001-11-02 | 가네꼬 히사시 | 반도체장치및그제조방법 |
| JPH11288983A (ja) * | 1999-03-08 | 1999-10-19 | Sony Corp | リ―ドフレ―ムとリ―ドフレ―ムの製造方法と半導体装置と半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198964A (en) | Packaged semiconductor device and electronic device module including same | |
| JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6387732B1 (en) | Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby | |
| US9991213B2 (en) | Resin-encapsulated semiconductor device and its manufacturing method | |
| US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
| US9397025B2 (en) | Semiconductor device and method for manufacturing thereof | |
| US20140151865A1 (en) | Semiconductor device packages providing enhanced exposed toe fillets | |
| US6617200B2 (en) | System and method for fabricating a semiconductor device | |
| US6576491B1 (en) | Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame | |
| JPH0677398A (ja) | オーバモールド形半導体装置及びその製造方法 | |
| JPH0870082A (ja) | 半導体集積回路装置およびその製造方法ならびにリードフレーム | |
| US11081428B2 (en) | Electronic device with three dimensional thermal pad | |
| JP2002093982A (ja) | 半導体装置及びその製造方法 | |
| CN100466209C (zh) | 半导体器件及其加工和封装方法 | |
| CN111554651B (zh) | 表面安装半导体器件及其制造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| CN102148168B (zh) | 制造具有改进抬升的半导体封装的方法 | |
| JPH06236956A (ja) | 半導体装置及びその製造方法 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH02181956A (ja) | 半導体装置 | |
| CN116364686A (zh) | 引线框架和单相模块 | |
| JPH0766352A (ja) | リードフレーム | |
| JPH0669277A (ja) | 電子部品搭載装置 |