JPH0436482B2 - - Google Patents
Info
- Publication number
- JPH0436482B2 JPH0436482B2 JP23400882A JP23400882A JPH0436482B2 JP H0436482 B2 JPH0436482 B2 JP H0436482B2 JP 23400882 A JP23400882 A JP 23400882A JP 23400882 A JP23400882 A JP 23400882A JP H0436482 B2 JPH0436482 B2 JP H0436482B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistors
- input signal
- transistor
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 29
- 238000009499 grossing Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
- H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えば自動利得制御回路（以下、
AGC回路と称する）に於いて、利得可変増幅回
路の利得制御電圧を発生するAGC検波回路に好
適なピーク検波回路に関する。
AGC回路と称する）に於いて、利得可変増幅回
路の利得制御電圧を発生するAGC検波回路に好
適なピーク検波回路に関する。
AGC回路に於いては、利得可変増幅回路の利
得を制御する為のAGC検波回路として一般にピ
ーク検波回路が用いられる。このピーク検波回路
は入力信号の振幅を検出し、これを直流電圧に変
換するもので、入力信号の振幅を検出する為の基
準電圧が必要となる。
得を制御する為のAGC検波回路として一般にピ
ーク検波回路が用いられる。このピーク検波回路
は入力信号の振幅を検出し、これを直流電圧に変
換するもので、入力信号の振幅を検出する為の基
準電圧が必要となる。
第１図は従来のピーク検波回路を示す回路図で
ある。トランジスタQ11，Q12に共用されるバイ
アス電圧供給用の定電圧源V11とトランジスタ
Q12のベースとの間にさらに基準電圧Vr設定用の
定電圧源V12を挿入し、入力信号S1の振幅が基準
電圧Vrと等しくなつたとき、トランジスタQ11，
Q12のベース入力、つまり差動入力が等しくなる
ようになつている。この場合、抵抗R11とR12，
R13とR14，R15とR16の抵抗値を等しくすること
によつて、トランジスタQ11，Q12のコレクタ出
力、つまり差動出力が等しくなる。両差動出力の
差分は次段の増幅回路１１によつて増幅される。
入力信号S1，差動出力S2，S3を第２図ａ，ｂに示
す。
ある。トランジスタQ11，Q12に共用されるバイ
アス電圧供給用の定電圧源V11とトランジスタ
Q12のベースとの間にさらに基準電圧Vr設定用の
定電圧源V12を挿入し、入力信号S1の振幅が基準
電圧Vrと等しくなつたとき、トランジスタQ11，
Q12のベース入力、つまり差動入力が等しくなる
ようになつている。この場合、抵抗R11とR12，
R13とR14，R15とR16の抵抗値を等しくすること
によつて、トランジスタQ11，Q12のコレクタ出
力、つまり差動出力が等しくなる。両差動出力の
差分は次段の増幅回路１１によつて増幅される。
入力信号S1，差動出力S2，S3を第２図ａ，ｂに示
す。
増幅回路１１の出力信号S4は第２図ｃに示す如
くピーク波形状になる。このピーク値をピークホ
ールド回路１２で保持してさらに平滑回路１３で
直流電圧に変換する。ピークホールド回路１２の
出力信号S5を第２図ｃに示す。AGC回路では、
平滑回路１３で直流電圧として出力される検波出
力によつて利得可変増幅回路１５の利得が制御さ
れ、検波入力信号S1の振幅が一定となるように動
作する。すなわち、差動出力S2の負側ピーク、S3
の正側ピークが一致した時に増幅回路１１の差動
出力は零となり、S3の正側ピークがS2の負側ピー
クを越えると、増幅回路１１からは正の出力が得
られる。この正の出力が得られると、ピークホー
ルド回路１２ではコンデンサへの充電が行われ
る。このコンデンサの充電時定数は小さいが放電
時定数は大きく設定されている。平滑回路１３の
出力は、利得可変増幅回路１５の利得を制御する
ように用いられ、入力信号S1の振幅V0-pが基準
電圧Vrと等しくなるように制御がかかる。なお、
振幅Vo−ｐは０レベルからピーク値までのレベ
ル差である。なお、第１図に於いてI11は定電流
源，Vccは電源、C11は直流カツト用コンデンサ
である。
くピーク波形状になる。このピーク値をピークホ
ールド回路１２で保持してさらに平滑回路１３で
直流電圧に変換する。ピークホールド回路１２の
出力信号S5を第２図ｃに示す。AGC回路では、
平滑回路１３で直流電圧として出力される検波出
力によつて利得可変増幅回路１５の利得が制御さ
れ、検波入力信号S1の振幅が一定となるように動
作する。すなわち、差動出力S2の負側ピーク、S3
の正側ピークが一致した時に増幅回路１１の差動
出力は零となり、S3の正側ピークがS2の負側ピー
クを越えると、増幅回路１１からは正の出力が得
られる。この正の出力が得られると、ピークホー
ルド回路１２ではコンデンサへの充電が行われ
る。このコンデンサの充電時定数は小さいが放電
時定数は大きく設定されている。平滑回路１３の
出力は、利得可変増幅回路１５の利得を制御する
ように用いられ、入力信号S1の振幅V0-pが基準
電圧Vrと等しくなるように制御がかかる。なお、
振幅Vo−ｐは０レベルからピーク値までのレベ
ル差である。なお、第１図に於いてI11は定電流
源，Vccは電源、C11は直流カツト用コンデンサ
である。
しかしながら上記構成の場合、トランジスタ
Q11，Q12のベースバイアス電圧が電位差Vrを持
つようにバイアス回路を構成しなければならない
ことと、直流カツト用コンデンサC11を介して検
波入力信号S1を入力しなければならないことか
ら、集積回路化に不向きであるという問題を有す
る。また、検波特性を良くする為に、両波整流を
行なうように回路を構成したい場合、部品点数が
多い為回路が増々複雑になるという問題を有す
る。
Q11，Q12のベースバイアス電圧が電位差Vrを持
つようにバイアス回路を構成しなければならない
ことと、直流カツト用コンデンサC11を介して検
波入力信号S1を入力しなければならないことか
ら、集積回路化に不向きであるという問題を有す
る。また、検波特性を良くする為に、両波整流を
行なうように回路を構成したい場合、部品点数が
多い為回路が増々複雑になるという問題を有す
る。
この発明は上記の事情に対処すべくなされたも
ので、集積回路化に適し、かつ両波整硫を行なう
ように回路を構成する場合でも構成の簡易化を図
ることができるピーク検波回路を提供することを
目的とする。
ので、集積回路化に適し、かつ両波整硫を行なう
ように回路を構成する場合でも構成の簡易化を図
ることができるピーク検波回路を提供することを
目的とする。
この発明は、エミツタが抵抗を介して接続され
ベースに同一バイアス電圧が供給されるとともに
どちらか一方のベースに検波入力信号が供給され
る第１，第２のトランジスタと、抵抗値が等しく
それぞれ前記第１，第２のトランジスタのコレク
タに接続される第１，第２の負荷抵抗と、前記第
１，第２のトランジスタのどちらか一方のトラン
ジスタのエミツタに直接接続される定電流源とを
有するように構成したものである。
ベースに同一バイアス電圧が供給されるとともに
どちらか一方のベースに検波入力信号が供給され
る第１，第２のトランジスタと、抵抗値が等しく
それぞれ前記第１，第２のトランジスタのコレク
タに接続される第１，第２の負荷抵抗と、前記第
１，第２のトランジスタのどちらか一方のトラン
ジスタのエミツタに直接接続される定電流源とを
有するように構成したものである。
以下、図面を参照してこの発明の実施例を詳細
に説明する。第３図は一実施例の回路図で先の第
１図と同一部には同一符号を付して説明する。ま
た、平滑回路１３のフイードバツク経路について
も第１図と同じであるから省略する。図に於い
て、トランジスタQ21のベースは端子２１に接続
され、コレクタは負荷抵抗R21を介して電源Vcc
に接続され、エミツタは抵抗R22を介してトラン
ジスタQ22のエミツタに接続されている。トラン
ジスタQ22のベースは端子２２に接続され、コレ
クタは負荷抵抗R23を介して電源Vccに接続され、
エミツタは定電流源I21を介して接地されている。
トランジスタQ21，Q22のコレクタはそれぞれ前
記オペアンプを用いた増幅回路１１の負側入力端
子、正側入力端子に接続されている。トランジス
タQ21，Q22のベースには端子２１，２２より同
じレベルのバイアス電圧が与えられる。また、ト
ランジスタQ21のベースには端子21より検波入力
信号S1が与えられる。
に説明する。第３図は一実施例の回路図で先の第
１図と同一部には同一符号を付して説明する。ま
た、平滑回路１３のフイードバツク経路について
も第１図と同じであるから省略する。図に於い
て、トランジスタQ21のベースは端子２１に接続
され、コレクタは負荷抵抗R21を介して電源Vcc
に接続され、エミツタは抵抗R22を介してトラン
ジスタQ22のエミツタに接続されている。トラン
ジスタQ22のベースは端子２２に接続され、コレ
クタは負荷抵抗R23を介して電源Vccに接続され、
エミツタは定電流源I21を介して接地されている。
トランジスタQ21，Q22のコレクタはそれぞれ前
記オペアンプを用いた増幅回路１１の負側入力端
子、正側入力端子に接続されている。トランジス
タQ21，Q22のベースには端子２１，２２より同
じレベルのバイアス電圧が与えられる。また、ト
ランジスタQ21のベースには端子21より検波入力
信号S1が与えられる。
上記構成に於いて動作を説明する。負荷抵抗
R21，R23の抵抗値が等しいとすると、検波入力
信号S1が入力されないときのトランジスタQ21，
Q22のコレクタ電流Ia，Ibは Ra・Ia＝Vrln（Ia／Ib） ……(1) VT＝kT／ｑ ……(2) 但し、Ra：抵抗R22の抵抗値 ｋ：ボルツマン定数 ｑ：電子の電荷 Ｔ：絶対温度 を満たすような値である。しかしながら通常Ib≫
≫ａとなつていて、検波入力信号S1が入力される
と、差動出力S2，S3は第４図に示すような波形と
なる。ここで、AGC回路が動作しているときの
検波入力信号S1の振幅Vo−ｐはIa＝Ibとおいて、 Vo−ｐ＝１／２・Ra・Ic ……(3) 但し、Ic：定電流源I21を流れる電流と求まる。
すなわち、このVo−ｐが基準電圧Vrであるとい
える。
R21，R23の抵抗値が等しいとすると、検波入力
信号S1が入力されないときのトランジスタQ21，
Q22のコレクタ電流Ia，Ibは Ra・Ia＝Vrln（Ia／Ib） ……(1) VT＝kT／ｑ ……(2) 但し、Ra：抵抗R22の抵抗値 ｋ：ボルツマン定数 ｑ：電子の電荷 Ｔ：絶対温度 を満たすような値である。しかしながら通常Ib≫
≫ａとなつていて、検波入力信号S1が入力される
と、差動出力S2，S3は第４図に示すような波形と
なる。ここで、AGC回路が動作しているときの
検波入力信号S1の振幅Vo−ｐはIa＝Ibとおいて、 Vo−ｐ＝１／２・Ra・Ic ……(3) 但し、Ic：定電流源I21を流れる電流と求まる。
すなわち、このVo−ｐが基準電圧Vrであるとい
える。
以上詳述したこの実施例によれば、基準電圧
Vrを作るのにトランジスタQ21，Q22のバイアス
電圧に差を持たせる必要がなく、トランジスタ
Q21，Q22を同一レベルのバイアス電圧で駆動す
ることができる。集積回路内に於いて、同一直流
レベルのバイアスライン、言い換えればバイアス
回路を得ることは容易である。また、トランジス
タQ21，Q22のバイアスレベルを同一レベルにす
ることができることにより、検波入力信号S1をト
ランジスタQ21のベースに供給するのに直流カツ
ト用コンデンサが不要である。以上の点からこの
実施例の回路は集積回路化に好適である。また、
従来回路に比べ部品点数が大幅に削減されてお
り、両波整流を行なう回路構成をとる場合でも、
構成の簡易化を図ることができる。
Vrを作るのにトランジスタQ21，Q22のバイアス
電圧に差を持たせる必要がなく、トランジスタ
Q21，Q22を同一レベルのバイアス電圧で駆動す
ることができる。集積回路内に於いて、同一直流
レベルのバイアスライン、言い換えればバイアス
回路を得ることは容易である。また、トランジス
タQ21，Q22のバイアスレベルを同一レベルにす
ることができることにより、検波入力信号S1をト
ランジスタQ21のベースに供給するのに直流カツ
ト用コンデンサが不要である。以上の点からこの
実施例の回路は集積回路化に好適である。また、
従来回路に比べ部品点数が大幅に削減されてお
り、両波整流を行なう回路構成をとる場合でも、
構成の簡易化を図ることができる。
第５図は両波整流を行なうように構成した場合
の構成を示す回路図である。なお、両波整流の特
徴は検波効率の倍増と応答性能の向上、さらに片
波のみの検波に比べて検波入力信号S1のピーク・
ピーク値の検波に近くなる利点があげられる。図
に於いて、トランジスタQ31とQ33は先のトラン
ジスタQ21に相当し、トランジスタQ32，Q34は先
のトランジスタQ22に相当し、抵抗R31とR32は抵
抗R22に相当する。但し、トランジスタQ33，Q34
側では、検波入力信号S1の与え方は逆になつてい
る。すなわち、トランジスタQ34のベースはトラ
ンジスタQ31のベースと共通に端子２１に接続さ
れ、検波入力信号S1が与えられる。一方、トラン
ジスタQ33のベースはトランジスタQ32のベース
と共通に端子２２に接続され、単バイアス電圧が
供給されるだけとなつている。
の構成を示す回路図である。なお、両波整流の特
徴は検波効率の倍増と応答性能の向上、さらに片
波のみの検波に比べて検波入力信号S1のピーク・
ピーク値の検波に近くなる利点があげられる。図
に於いて、トランジスタQ31とQ33は先のトラン
ジスタQ21に相当し、トランジスタQ32，Q34は先
のトランジスタQ22に相当し、抵抗R31とR32は抵
抗R22に相当する。但し、トランジスタQ33，Q34
側では、検波入力信号S1の与え方は逆になつてい
る。すなわち、トランジスタQ34のベースはトラ
ンジスタQ31のベースと共通に端子２１に接続さ
れ、検波入力信号S1が与えられる。一方、トラン
ジスタQ33のベースはトランジスタQ32のベース
と共通に端子２２に接続され、単バイアス電圧が
供給されるだけとなつている。
先の負荷抵抗R21に相当する負荷抵抗R33はト
ランジスタQ31とQ33で共用されている。先の負
荷抵抗R23に相当する負荷抵抗R34はトランジス
タQ32，Q34で共用されている。先の定電流源I21
に相当する定電流源I31はトランジスタQ32，Q34
で共用され、スイツチングトランジスタQ35，
Q36によつてトランジスタQ32，Q34のエミツタに
選択的に接続されるようになつている。トランジ
スタQ35の駆動信号はトランジスタQ37，抵抗
R35，定電流源I32から成る駆動回路によつて与え
られる。また、トランジスタQ36の駆動信号はト
ランジスタQ38，抵抗R36，定電流源I33から成る
駆動回路によつて与えられる。
ランジスタQ31とQ33で共用されている。先の負
荷抵抗R23に相当する負荷抵抗R34はトランジス
タQ32，Q34で共用されている。先の定電流源I21
に相当する定電流源I31はトランジスタQ32，Q34
で共用され、スイツチングトランジスタQ35，
Q36によつてトランジスタQ32，Q34のエミツタに
選択的に接続されるようになつている。トランジ
スタQ35の駆動信号はトランジスタQ37，抵抗
R35，定電流源I32から成る駆動回路によつて与え
られる。また、トランジスタQ36の駆動信号はト
ランジスタQ38，抵抗R36，定電流源I33から成る
駆動回路によつて与えられる。
上記構成に於いて動作を説明する。検波入力信
号S1がバイアス電圧より高いとき、すなわち検波
入力信号S1の正側成分が入力されているとき、ト
ランジスタQ37，抵抗R35，定電流源I32から成る
駆動回路のレベルシフト量と、トランジスタ
Q38，抵抗R36，定電流源I33から成る駆動回路の
レベルシフト量が等しければ、トランジスタQ35
がオンし、トランジスタQ36がオフするから、先
の第３図と同じような動作をする。逆に、検波入
力信号の負側成分が入力されたときは、トランジ
スタQ35がオフし、トランジスタQ36がオンする。
したがつて、回路は、トランジスタQ34，Q34，
抵抗R32による差動動作の特性に切り換わる。こ
の状態は先の第２図の回路と逆の極性、すなわ
ち、第２図に於いて、検波入力信号S1の正側成分
が入力されたときと同じ動作、同じ波形が得られ
る。したがつて、差動出力S2，S3は第６図ａに示
すように、両波整流された波形となる。第６図ｂ
はこの両波整流の場合に於ける増幅回路１２の出
力信号S4とピークホールド回路１３の出力信号S5
を示す。第６図ｂを第２図ｃと比較すると、ピー
クホールド回路１２の出力信号S5の周期が２倍に
なつており、このピークホールド回路１２の応答
性の向上が図られている。なお、抵抗R35とR36
の抵抗値を等しくすると、第５図の回路の基準電
圧は先の第３図の回路と同じく、式(2)で求められ
る。
号S1がバイアス電圧より高いとき、すなわち検波
入力信号S1の正側成分が入力されているとき、ト
ランジスタQ37，抵抗R35，定電流源I32から成る
駆動回路のレベルシフト量と、トランジスタ
Q38，抵抗R36，定電流源I33から成る駆動回路の
レベルシフト量が等しければ、トランジスタQ35
がオンし、トランジスタQ36がオフするから、先
の第３図と同じような動作をする。逆に、検波入
力信号の負側成分が入力されたときは、トランジ
スタQ35がオフし、トランジスタQ36がオンする。
したがつて、回路は、トランジスタQ34，Q34，
抵抗R32による差動動作の特性に切り換わる。こ
の状態は先の第２図の回路と逆の極性、すなわ
ち、第２図に於いて、検波入力信号S1の正側成分
が入力されたときと同じ動作、同じ波形が得られ
る。したがつて、差動出力S2，S3は第６図ａに示
すように、両波整流された波形となる。第６図ｂ
はこの両波整流の場合に於ける増幅回路１２の出
力信号S4とピークホールド回路１３の出力信号S5
を示す。第６図ｂを第２図ｃと比較すると、ピー
クホールド回路１２の出力信号S5の周期が２倍に
なつており、このピークホールド回路１２の応答
性の向上が図られている。なお、抵抗R35とR36
の抵抗値を等しくすると、第５図の回路の基準電
圧は先の第３図の回路と同じく、式(2)で求められ
る。
このようにこの発明によれば、集積回路化に適
し、かつ両波整流を行なうように回路を構成する
場合でも構成の簡易化を図ることができるピーク
検波回路を提供することができる。
し、かつ両波整流を行なうように回路を構成する
場合でも構成の簡易化を図ることができるピーク
検波回路を提供することができる。
第１図は従来のピーク検波回路を示す回路図、
第２図は第１図の動作を説明する為の信号波形
図、第３図はこの発明の一実施例の回路図、第４
図は第３図の動作を説明する為の信号波形図、第
５図はこの発明の他の実施例を示す回路図、第６
図は第５図の動作を説明する為の信号波形図であ
る。 １１…増幅回路、１２…ピークホールド回路、
１３…平滑回路、２１，２２…端子、Q21，Q22，
Q31〜Q38…トランジスタ、R21〜R23，R31〜R36
…抵抗、I21，I31〜I33…定電流源。
第２図は第１図の動作を説明する為の信号波形
図、第３図はこの発明の一実施例の回路図、第４
図は第３図の動作を説明する為の信号波形図、第
５図はこの発明の他の実施例を示す回路図、第６
図は第５図の動作を説明する為の信号波形図であ
る。 １１…増幅回路、１２…ピークホールド回路、
１３…平滑回路、２１，２２…端子、Q21，Q22，
Q31〜Q38…トランジスタ、R21〜R23，R31〜R36
…抵抗、I21，I31〜I33…定電流源。
Claims (1)
- 【特許請求の範囲】 １ 入力信号が供給され、互いに位相が反転関係
にあり、それぞれ第１と第２の基準電位を中心に
した第１と第２の差動出力信号を得る入力回路
と、前記第１と第２の差動出力信号が入力され、
両者の差出力を得ることによりピークを検出する
増幅回路と、この増幅回路の出力を直流信号に平
滑して、前記入力信号の利得制御のための信号を
得る手段とを備えたピーク検波回路において、 前記入力回路は、 エミツタが抵抗を介して接続されベースに同一
バイアス電圧が供給されると共にいずれか一方の
トランジスタのベースに前記入力信号が供給され
る第１、第２のトランジスタと、 抵抗値が等しくそれぞれ前記第１と第２のトラ
ンジスタのコレクタに接続される第１、第２の負
荷抵抗と、 前記第１、第２のトランジスタのうちいずれか
一方のトランジスタのエミツタに接続された定電
流源とを具備したことを特徴とするピーク検波回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23400882A JPS59122001A (ja) | 1982-12-27 | 1982-12-27 | ピ−ク検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23400882A JPS59122001A (ja) | 1982-12-27 | 1982-12-27 | ピ−ク検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59122001A JPS59122001A (ja) | 1984-07-14 |
| JPH0436482B2 true JPH0436482B2 (ja) | 1992-06-16 |
Family
ID=16964102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23400882A Granted JPS59122001A (ja) | 1982-12-27 | 1982-12-27 | ピ−ク検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122001A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61105912A (ja) * | 1984-10-30 | 1986-05-24 | Mitsubishi Electric Corp | ミキサ回路 |
-
1982
- 1982-12-27 JP JP23400882A patent/JPS59122001A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59122001A (ja) | 1984-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH0436482B2 (ja) | ||
| US4737696A (en) | Actuator drive circuit | |
| JP3443591B2 (ja) | コイル負荷駆動回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH04407B2 (ja) | ||
| KR950008954B1 (ko) | 히스테리시스 특성을 갖는 비교회로 | |
| JPH05150847A (ja) | 電源回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2541003B2 (ja) | サンプルホ―ルド回路 | |
| JPH1051248A (ja) | 差動増幅回路 | |
| JPS61295701A (ja) | 差動増幅回路型検波器 | |
| JPS63171006A (ja) | 利得制御回路 | |
| JP2554543B2 (ja) | 電源回路 | |
| JPS6246326Y2 (ja) | ||
| US6114908A (en) | Bipolar impedance converter circuit | |
| JPS6031427Y2 (ja) | 電動機速度制御装置 | |
| JPH021636Y2 (ja) | ||
| JP2000174601A (ja) | 容量性負荷の駆動回路 | |
| JPH0514078A (ja) | 電圧制御増幅器 | |
| JPH0750534A (ja) | 自動利得制御増幅器用チャージポンプ回路 |