JPS59122001A - ピ−ク検波回路 - Google Patents
ピ−ク検波回路Info
- Publication number
- JPS59122001A JPS59122001A JP23400882A JP23400882A JPS59122001A JP S59122001 A JPS59122001 A JP S59122001A JP 23400882 A JP23400882 A JP 23400882A JP 23400882 A JP23400882 A JP 23400882A JP S59122001 A JPS59122001 A JP S59122001A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- input signal
- transistors
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
- H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えば自動利得制御回路（以下、ＡＧＣ回
路と称する）に於いて、利得可変増幅回路の利得制御電
圧を発生するＡＧＣ検波回路に好適なピーク検波回路に
関する。
路と称する）に於いて、利得可変増幅回路の利得制御電
圧を発生するＡＧＣ検波回路に好適なピーク検波回路に
関する。
ＡＧＣ回路に於いては、利得可変増幅回路の利得を制御
をする為のＡＧＣ検波回路として一般にピーク検波回路
が用いられる。このピーク検波回路は入力信号の振幅を
検出し、これを直流電圧に変換するもので、入力信号の
振幅を検出する為の基準電圧が必要となる。
をする為のＡＧＣ検波回路として一般にピーク検波回路
が用いられる。このピーク検波回路は入力信号の振幅を
検出し、これを直流電圧に変換するもので、入力信号の
振幅を検出する為の基準電圧が必要となる。
第１図は従来のピーク検波回路を示す回路図である。ト
ランジスタＱｔｌ ｏＱｘ２に共用されるバイアス電圧
供給用の定電圧源Ｖ１１とトランジスタＱ１２のペース
との間にさらに基準電圧Ｖｒ設定用の定電圧源Ｖ１□を
挿入し、入力信号Ｓ１の振幅が基準電圧Ｖｒと等しくな
ったとき、トランジスタＱ１１？Ｑ１２のペース入力、
つまシ差動入力が等しくなるようになっている。この場
合、抵抗Ｒ１１とＲ１□ 、Ｒ１３とＲ１４。
ランジスタＱｔｌ ｏＱｘ２に共用されるバイアス電圧
供給用の定電圧源Ｖ１１とトランジスタＱ１２のペース
との間にさらに基準電圧Ｖｒ設定用の定電圧源Ｖ１□を
挿入し、入力信号Ｓ１の振幅が基準電圧Ｖｒと等しくな
ったとき、トランジスタＱ１１？Ｑ１２のペース入力、
つまシ差動入力が等しくなるようになっている。この場
合、抵抗Ｒ１１とＲ１□ 、Ｒ１３とＲ１４。
ＲｌｓとＲ１６の抵抗値を等し・ ることによって、ト
ランジスタＱｌｔ 、Ｑ１２ ’コレクタ出力、つ
まシ差動出力が等しくなる。−差動出力の差分は次段の
増幅回路１１によって増幅される。
ランジスタＱｌｔ 、Ｑ１２ ’コレクタ出力、つ
まシ差動出力が等しくなる。−差動出力の差分は次段の
増幅回路１１によって増幅される。
入力信号ＳＩ＋差動出力Ｓ２．Ｓ３を第２図（ａ）、（
ｂ）に示す。
ｂ）に示す。
増幅回路１１の出力信号Ｓ４は第２図（ｃ）に示す如く
ピーク波形状になる。このピーク値をピークホールド回
路１２で保持してさらに平滑回路１３で直流電圧に変換
する。ピークホールド回路１２の出力信号Ｓ５を第２図
（ｃ）に示す。
ピーク波形状になる。このピーク値をピークホールド回
路１２で保持してさらに平滑回路１３で直流電圧に変換
する。ピークホールド回路１２の出力信号Ｓ５を第２図
（ｃ）に示す。
ＡＧＣ回路では、平滑回路１３で直流電圧として出力さ
れる検波出力によって利得可変増幅回路（−８９示せず
）の利得が制御され、検波入力信号Ｓｌの振幅が一定と
なるように動作する。すなわち、検波入力信号Ｓ！の振
幅が最大のとき、差動出力”２＋８３のレベルが一致す
るようにループが働く為、検波入力信号Ｓｌの振幅Ｖｏ
−ｐが基準電圧Ｖｒと等しくなるように制御がかかる。
れる検波出力によって利得可変増幅回路（−８９示せず
）の利得が制御され、検波入力信号Ｓｌの振幅が一定と
なるように動作する。すなわち、検波入力信号Ｓ！の振
幅が最大のとき、差動出力”２＋８３のレベルが一致す
るようにループが働く為、検波入力信号Ｓｌの振幅Ｖｏ
−ｐが基準電圧Ｖｒと等しくなるように制御がかかる。
なお、振幅Ｖｏ−ｐは０し４ルからピーク値までのレベ
ル差である。なお、第１図に於いて、ＩＩＩは定電流源
、Ｖｃｃは電源、Ｃ１ｌは直流カット用コンデンサであ
る。
ル差である。なお、第１図に於いて、ＩＩＩは定電流源
、Ｖｃｃは電源、Ｃ１ｌは直流カット用コンデンサであ
る。
しかしながら上記構成の場合、トランジスタＱ目 ｙＱ
ｔ２のペース／々イアス電圧が電位差Ｖｒを持つように
バイアス回路を構成しなければならないことと、直流カ
ット用コンデンサＣ１１を介して検波入力信号Ｓ、を入
力しなければならないことから、集積回路化に不向きで
あるという゛問題を有する。また、検波特性を良くする
為に、両波整流を行なうように回路を構成したい場合、
部品点数が多い為回路が増々複雑になる−という問題を
有する。
ｔ２のペース／々イアス電圧が電位差Ｖｒを持つように
バイアス回路を構成しなければならないことと、直流カ
ット用コンデンサＣ１１を介して検波入力信号Ｓ、を入
力しなければならないことから、集積回路化に不向きで
あるという゛問題を有する。また、検波特性を良くする
為に、両波整流を行なうように回路を構成したい場合、
部品点数が多い為回路が増々複雑になる−という問題を
有する。
この発明は上記の事情に対処すべくなされたもので、集
積回路化に適し、かつ両波整流を行なうように回路を構
成する場合でも構成の簡易化を図ることができるピーク
検波回路を提供することを目的とする。
積回路化に適し、かつ両波整流を行なうように回路を構
成する場合でも構成の簡易化を図ることができるピーク
検波回路を提供することを目的とする。
この発明は、エミッタが抵抗を介して接続されペースに
同一バイアス電圧が供給されるとともにどちらか一方の
ペースに検波入力信号が供給される第１．第２のトラン
ジスタと、抵抗値力等しくそれぞれ前記第１．第２のト
ランジスタのコレクタに接続される第１．第２の負荷抵
抗と、前記第１．第２のトランジスタのどちらか一方の
トランジスタのエミッタに接続される定電流源とを有す
るように構成したものである。
同一バイアス電圧が供給されるとともにどちらか一方の
ペースに検波入力信号が供給される第１．第２のトラン
ジスタと、抵抗値力等しくそれぞれ前記第１．第２のト
ランジスタのコレクタに接続される第１．第２の負荷抵
抗と、前記第１．第２のトランジスタのどちらか一方の
トランジスタのエミッタに接続される定電流源とを有す
るように構成したものである。
以下、図面を参照してこの発明の実施例を詳細に説明す
る。第３図は一実施例の回路図で先の第１図と同一部に
は同一符号を付して説明する。図に於いて、トランジス
タＱ２１の、ペースは端子２ノに接続され、コレクタは
負荷抵抗Ｒ２１を介して電源Ｖｃｃに接続され、エミッ
タは抵抗Ｒ２２を介してトランジスタＱ２２のペースニ
接続されている。トランジスタＱ２２のペースは端子２
２に接続され、コレクタは負荷抵抗Ｒ２３を介して電源
Ｖｃｃに接続され、エミッタは定電流源Ｉ２１ を介し
て接地されている。トランジスタＱｚｘ＊Ｑｚ２のコレ
クタはそれぞれ前記オペアンプを用いた増幅回路１ノの
負側入力端子、正側入力端子に接続されている。トラン
ジスタＱｚｘｓＱｓ＋ｚのペースには端子２１，２２よ
シ同じレベルのバイアス電圧が与えられる。また、トラ
ンジスタＱｚｔのペースには端子２１ よシ検波入力信
号Ｓ、が与えられる。
る。第３図は一実施例の回路図で先の第１図と同一部に
は同一符号を付して説明する。図に於いて、トランジス
タＱ２１の、ペースは端子２ノに接続され、コレクタは
負荷抵抗Ｒ２１を介して電源Ｖｃｃに接続され、エミッ
タは抵抗Ｒ２２を介してトランジスタＱ２２のペースニ
接続されている。トランジスタＱ２２のペースは端子２
２に接続され、コレクタは負荷抵抗Ｒ２３を介して電源
Ｖｃｃに接続され、エミッタは定電流源Ｉ２１ を介し
て接地されている。トランジスタＱｚｘ＊Ｑｚ２のコレ
クタはそれぞれ前記オペアンプを用いた増幅回路１ノの
負側入力端子、正側入力端子に接続されている。トラン
ジスタＱｚｘｓＱｓ＋ｚのペースには端子２１，２２よ
シ同じレベルのバイアス電圧が与えられる。また、トラ
ンジスタＱｚｔのペースには端子２１ よシ検波入力信
号Ｓ、が与えられる。
上記構成に於いて動作を説明する。負荷抵抗Ｒ２１＊
Ｒ２３の抵抗値が等しいとすると、検波入力信号Ｓ１が
入力されないときのトランジスタＱ２１１Ｑ２２のコレ
クタ電流Ｉａ 、 ＩｂはＲａ ・Ｉａ ＝ ＶＴ ｔ
ｎ （Ｉａ／Ｉｂ） −（１）ｖ丁＝＝： Ｉゞ１
・・・・・・（２）但し、Ｒａ：抵抗Ｒ２□の抵
抗値 ｋ ：デルラマン定数 ｑ ：電子の電荷 Ｔ：絶坩港度 を満たすような値である。しかしながら通常Ｉｂ ））
Ｉａとなっていて、検波入力信号Ｓ１が入力されると
、差動出力Ｓ２＋Ｓ３は第４図に示すような波形となる
。ここで、ＡＧＣ回路が動作しているときの検波入力信
号ｓＸの振＠Ｖｏ −ｐはＩａ＝Ｉｂとおいて、 Ｖｏ−ｐ ＝ −・Ｒａ−１ｃ −（３）但し、
ＩＣ：定電流源ｒｚｉを流れる電流と求まる。すなわち
、とのＶｏ−ｐが基準電圧Ｖｒであるといえる。
Ｒ２３の抵抗値が等しいとすると、検波入力信号Ｓ１が
入力されないときのトランジスタＱ２１１Ｑ２２のコレ
クタ電流Ｉａ 、 ＩｂはＲａ ・Ｉａ ＝ ＶＴ ｔ
ｎ （Ｉａ／Ｉｂ） −（１）ｖ丁＝＝： Ｉゞ１
・・・・・・（２）但し、Ｒａ：抵抗Ｒ２□の抵
抗値 ｋ ：デルラマン定数 ｑ ：電子の電荷 Ｔ：絶坩港度 を満たすような値である。しかしながら通常Ｉｂ ））
Ｉａとなっていて、検波入力信号Ｓ１が入力されると
、差動出力Ｓ２＋Ｓ３は第４図に示すような波形となる
。ここで、ＡＧＣ回路が動作しているときの検波入力信
号ｓＸの振＠Ｖｏ −ｐはＩａ＝Ｉｂとおいて、 Ｖｏ−ｐ ＝ −・Ｒａ−１ｃ −（３）但し、
ＩＣ：定電流源ｒｚｉを流れる電流と求まる。すなわち
、とのＶｏ−ｐが基準電圧Ｖｒであるといえる。
以上詳述したこの実施例によれば、基準電圧Ｖｒを作る
のにトランジスタＱ２１１Ｑ２□のバイアス電圧に差を
持たせる必要がなく、トランジスタＱ２１ ＋ Ｑ２
２ Ｋ同一レベルのバイアス電圧で駆動することができ
る。集積回路内に於いて、同一直流レベルのバイアスラ
イン、言い換えればバイアス回路を得ることは容易であ
る。また、トランジスタＱ２１？Ｑ２２のバイアスレベ
ルを同一レベルにすることができることにょシ、検波入
力信号Ｓ１をトランジスタＱ２１のペースに供給するの
に直流カット用コンデンサが不要である。１以上の点か
らこの実施例の回路は集積回路化に好適である。また、
従来回路に比べ部品点数が大幅に削減されておシ、両波
整流を行なう回路構成をとる場合でも、構成の簡易化を
図ることができる。
のにトランジスタＱ２１１Ｑ２□のバイアス電圧に差を
持たせる必要がなく、トランジスタＱ２１ ＋ Ｑ２
２ Ｋ同一レベルのバイアス電圧で駆動することができ
る。集積回路内に於いて、同一直流レベルのバイアスラ
イン、言い換えればバイアス回路を得ることは容易であ
る。また、トランジスタＱ２１？Ｑ２２のバイアスレベ
ルを同一レベルにすることができることにょシ、検波入
力信号Ｓ１をトランジスタＱ２１のペースに供給するの
に直流カット用コンデンサが不要である。１以上の点か
らこの実施例の回路は集積回路化に好適である。また、
従来回路に比べ部品点数が大幅に削減されておシ、両波
整流を行なう回路構成をとる場合でも、構成の簡易化を
図ることができる。
第５図は両波整流を行なうように構成した場合の構成を
示す回路図である。なお、両波整流の特徴は検波効率の
倍増と応答性能の向上、さらに片波のみの検波に比べて
検波入力信号Ｓ。
示す回路図である。なお、両波整流の特徴は検波効率の
倍増と応答性能の向上、さらに片波のみの検波に比べて
検波入力信号Ｓ。
のビーク・ピーク値の検波に近くなる利点があげられる
。図に於いて、トランジスタＱ３１とＱｓｓは先のトラ
ンジスタＱ２１に相当し、トランジスタＱ３２）Ｑ３４
は先のトランジスタＱ２２に相当し、抵抗Ｒ３１とＲ３
２は抵抗Ｒ２２に相当する。但し、トランジスタＱ３３
１Ｑ３４側では、検波入力信号Ｓ１の与え方は逆になっ
ている。
。図に於いて、トランジスタＱ３１とＱｓｓは先のトラ
ンジスタＱ２１に相当し、トランジスタＱ３２）Ｑ３４
は先のトランジスタＱ２２に相当し、抵抗Ｒ３１とＲ３
２は抵抗Ｒ２２に相当する。但し、トランジスタＱ３３
１Ｑ３４側では、検波入力信号Ｓ１の与え方は逆になっ
ている。
す々わチ、トランジスタＱ３４のベースハトランジスタ
Ｑｓｚのペースと共通に端子２ノ に接続され、検波入
力信号Ｓ１が与えられる。一方、トランジスタＱｓａの
ペースはトランジスタＱ３□のペースと共通に端子２２
に接続され、単バイアス電圧が供給されるだけとなって
いる。
Ｑｓｚのペースと共通に端子２ノ に接続され、検波入
力信号Ｓ１が与えられる。一方、トランジスタＱｓａの
ペースはトランジスタＱ３□のペースと共通に端子２２
に接続され、単バイアス電圧が供給されるだけとなって
いる。
先の負荷抵抗Ｒ２１に相当する負荷抵抗Ｒ３３ハトラン
ジスタＱ３１ とＱｓｓで共用されている。
ジスタＱ３１ とＱｓｓで共用されている。
先の負荷抵抗Ｒ２３に相浩する負荷抵抗Ｒ３４はトラン
ジスタＱ３□ ９Ｑ３４で共用されている。
ジスタＱ３□ ９Ｑ３４で共用されている。
先の定電流源工２１に相当する定電流源Ｉ３１はトラン
ジスタＱ３２１Ｑ３４で共用され、スイッチングトラン
ジスタＱ！＋５１Ｑ３６によってトランジスタＱ３２ｔ
Ｑ３４のエミッタに選択的に接続されるようになってい
る。トランジスタ。３５の駆動信号はトランジスタＱ３
７ 、抵抗Ｒ３５。
ジスタＱ３２１Ｑ３４で共用され、スイッチングトラン
ジスタＱ！＋５１Ｑ３６によってトランジスタＱ３２ｔ
Ｑ３４のエミッタに選択的に接続されるようになってい
る。トランジスタ。３５の駆動信号はトランジスタＱ３
７ 、抵抗Ｒ３５。
定電流源１３２から成る駆動回路によって与えられる。
捷だ、トランジスタＱ３６の駆動信号はトランジスタＱ
３８ 、抵抗Ｒ３６、定電流源Ｉ３３から成る駆動回路
によって与えられる。
３８ 、抵抗Ｒ３６、定電流源Ｉ３３から成る駆動回路
によって与えられる。
上記構成に於いて動作を説明する。検波入力信号Ｓｌが
バイアス電圧よシ高いとき、すなわち検波入力信号Ｓｌ
の正側成分が入力されているとき、トランジスタＱ３７
、抵抗Ｒａｓ −定’を流源Ｉ３２から成る駆動回
路のレベルシフト量と、トランジスタＱ３８ 、抵抗Ｒ
３６、定電流源１３３から成る駆動回路のレベルシフト
量が等しければ、トランジスタＱｓｓがオンし、トラン
ジスタＱ３６がオフするから、先の第３図と同じような
動作をする。逆に、検波入力信号の負側成分が入力され
たときは、トランジスタＱ３５７＞”オフし、トランジ
スタＱ３６がオンする。したがって、回路は、トランジ
スタＱ３４１Ｑ３４１抵抗Ｒ３□による差動動作の特性
に切シ換わる。
バイアス電圧よシ高いとき、すなわち検波入力信号Ｓｌ
の正側成分が入力されているとき、トランジスタＱ３７
、抵抗Ｒａｓ −定’を流源Ｉ３２から成る駆動回
路のレベルシフト量と、トランジスタＱ３８ 、抵抗Ｒ
３６、定電流源１３３から成る駆動回路のレベルシフト
量が等しければ、トランジスタＱｓｓがオンし、トラン
ジスタＱ３６がオフするから、先の第３図と同じような
動作をする。逆に、検波入力信号の負側成分が入力され
たときは、トランジスタＱ３５７＞”オフし、トランジ
スタＱ３６がオンする。したがって、回路は、トランジ
スタＱ３４１Ｑ３４１抵抗Ｒ３□による差動動作の特性
に切シ換わる。
この状態は先の第２図の回路と逆の極性、すなわち、第
２図に於いて、極液入力信号Ｓｌの正側成分が入力され
たときと同じ動作、同じ波形が得られる。したがって、
差動出力ｓ２．ｓ３は第６図（ａ）に示すように、両波
整流された波形となる。第６図（ｂ）はとの両波整流の
場合に於ける増幅回路１２の出力信号Ｓ４とピークホー
ルド回路１３の出力信号Ｓ５を示す。第６図（ｂ）を第
２図（ｃ）と比較すると、ピークホールド回路１２の出
力信号Ｓ５の周期が２倍になっておシ、このピークホー
ルド回路１２の応答性の向上が図られている。なお、抵
抗Ｒ３５とＲ３６の抵抗値を等しくすると、第５図の回
路の基準電圧は先の第３図の回路と同じく、式（２）で
求められる。
２図に於いて、極液入力信号Ｓｌの正側成分が入力され
たときと同じ動作、同じ波形が得られる。したがって、
差動出力ｓ２．ｓ３は第６図（ａ）に示すように、両波
整流された波形となる。第６図（ｂ）はとの両波整流の
場合に於ける増幅回路１２の出力信号Ｓ４とピークホー
ルド回路１３の出力信号Ｓ５を示す。第６図（ｂ）を第
２図（ｃ）と比較すると、ピークホールド回路１２の出
力信号Ｓ５の周期が２倍になっておシ、このピークホー
ルド回路１２の応答性の向上が図られている。なお、抵
抗Ｒ３５とＲ３６の抵抗値を等しくすると、第５図の回
路の基準電圧は先の第３図の回路と同じく、式（２）で
求められる。
このようにこの発明によれば、集積回路化に適し、かつ
両波整流を行なうように回路を構成する場合でも構成の
簡易化を図ることができるピーク検波回路を提供するこ
とができる。
両波整流を行なうように回路を構成する場合でも構成の
簡易化を図ることができるピーク検波回路を提供するこ
とができる。
第１図は従来のピーク検波回路を示す回路図、第２図は
第１図の動作を説明する為の信号波形図、第３図はこの
発明の一実施例の回路図、第４図は第３図の動作を説明
する為の信号波形図、第５図はこの発明の他の実施例を
示す回路図、第６図は第５図の動作を説明する為の信号
波形図である。 １ノ・・・増幅回路、１２・・・ピークホールド回路、
１３・・・平滑回路、２１．２２・・・端子、Ｑ２１
。 Ｑｚｚ ｅ Ｑ３１ ”−Ｑｚｚ・・・トランジスタ
、Ｒ２１〜Ｒ２３＋ Ｒ３１”−Ｒ３６°゛°抵抗）Ｉ
２１ ＊ Ｉ３１〜Ｉ３３・・・定電流源。
第１図の動作を説明する為の信号波形図、第３図はこの
発明の一実施例の回路図、第４図は第３図の動作を説明
する為の信号波形図、第５図はこの発明の他の実施例を
示す回路図、第６図は第５図の動作を説明する為の信号
波形図である。 １ノ・・・増幅回路、１２・・・ピークホールド回路、
１３・・・平滑回路、２１．２２・・・端子、Ｑ２１
。 Ｑｚｚ ｅ Ｑ３１ ”−Ｑｚｚ・・・トランジスタ
、Ｒ２１〜Ｒ２３＋ Ｒ３１”−Ｒ３６°゛°抵抗）Ｉ
２１ ＊ Ｉ３１〜Ｉ３３・・・定電流源。
Claims (1)
- エミッタが抵抗を介して接続されペースに同一バイアス
電圧が供給されるとともにどちらか一方のペースに検波
入力信号が供給される第１、第２のトランジスタと、抵
抗値が等しくそれぞれ前記第１．第２のトランジスタの
コレクタに接続される第１．第２の負荷抵抗と、前記第
１、第２のトランジスタのどちらか一方のトランジスタ
のエミッタに接続される定電流源とを具備したピーク検
波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23400882A JPS59122001A (ja) | 1982-12-27 | 1982-12-27 | ピ−ク検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23400882A JPS59122001A (ja) | 1982-12-27 | 1982-12-27 | ピ−ク検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59122001A true JPS59122001A (ja) | 1984-07-14 |
| JPH0436482B2 JPH0436482B2 (ja) | 1992-06-16 |
Family
ID=16964102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23400882A Granted JPS59122001A (ja) | 1982-12-27 | 1982-12-27 | ピ−ク検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122001A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61105912A (ja) * | 1984-10-30 | 1986-05-24 | Mitsubishi Electric Corp | ミキサ回路 |
-
1982
- 1982-12-27 JP JP23400882A patent/JPS59122001A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61105912A (ja) * | 1984-10-30 | 1986-05-24 | Mitsubishi Electric Corp | ミキサ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0436482B2 (ja) | 1992-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| EP0730345B1 (en) | Variable gain circuit | |
| KR100218197B1 (ko) | 전류거울회로 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH02892B2 (ja) | ||
| JPH04227104A (ja) | 増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4005371A (en) | Bias circuit for differential amplifier | |
| US4737696A (en) | Actuator drive circuit | |
| JPS59122001A (ja) | ピ−ク検波回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US5914637A (en) | Gain-variable amplifier with wide control range | |
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| JPH0653756A (ja) | カレントミラー回路 | |
| US4831337A (en) | Wideband amplifier | |
| JPH0527282B2 (ja) | ||
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JP2818523B2 (ja) | 集積回路装置 | |
| JPS62237805A (ja) | 電圧増幅回路 | |
| US5502413A (en) | Switchable constant gain summing circuit | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3249254B2 (ja) | 集積化増幅器 | |
| JP3283981B2 (ja) | 差動増幅器 | |
| JPH0139014Y2 (ja) |