JPH0436628B2 - - Google Patents
Info
- Publication number
- JPH0436628B2 JPH0436628B2 JP62187694A JP18769487A JPH0436628B2 JP H0436628 B2 JPH0436628 B2 JP H0436628B2 JP 62187694 A JP62187694 A JP 62187694A JP 18769487 A JP18769487 A JP 18769487A JP H0436628 B2 JPH0436628 B2 JP H0436628B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- grid
- cathode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、陰極線管(以下、CRTと称する)
のドライブ回路に係り、特に映像信号によるグリ
ツドまたはカソードに供給する電圧の負荷変動に
対し、これを常に安定化し適正な輝度調整を行う
ことができると共に電源オフ時に発生するスポツ
トを有効に阻止し得るスポツトキラー回路に関す
る。[Detailed Description of the Invention] [Industrial Application Field] This invention relates to a cathode ray tube (hereinafter referred to as CRT).
Regarding the drive circuit, it is possible to constantly stabilize the load fluctuation of the voltage supplied to the grid or cathode due to the video signal, and to adjust the brightness appropriately, and also to effectively prevent spots that occur when the power is turned off. Regarding spot killer circuits.
一般に、CRTはカソードKに映像出力回路で
得られる映像出力信号を入力し、第1グリツドG
1に輝度調整信号を入力し、第2グリツドG2に
カソードKから放出される電子ビームの加速を行
う正の低電圧源を接続する。この場合、第1グリ
ツドG1は、負荷電圧によつてCRTの適正バイ
アスの設定電圧に保持され、映像出力回路からカ
ソードKに入力する映像出力信号により変調され
た電子ビームの量を制御して、適正な輝度の映像
をCRTの映像面に再現する。
Generally, in a CRT, a video output signal obtained from a video output circuit is input to the cathode K, and the first grid G
A brightness adjustment signal is input to the second grid G2, and a positive low voltage source for accelerating the electron beam emitted from the cathode K is connected to the second grid G2. In this case, the first grid G1 is maintained at a set voltage for the proper bias of the CRT by the load voltage, and controls the amount of the electron beam modulated by the video output signal input from the video output circuit to the cathode K. Reproduces images with appropriate brightness on the CRT screen.
また、この種のCRTにおいては、電子ビーム
の水平および垂直偏向を行う場合、鋸歯状波の帰
線時間に現われる帰りの走査線が画像に現われて
画質を害することから、これを防止するために帰
線消去回路が設けられる。この帰線消去回路方式
としては、カソードKに対し正のブランキング
パルスを加える方式と、第1グリツドG1また
は第2グリツドG2に対し負のブランキングパル
スを加える方式が知られている。 In addition, in this type of CRT, when performing horizontal and vertical deflection of the electron beam, the return scanning line that appears during the retrace time of the sawtooth wave appears in the image and impairs the image quality, so in order to prevent this, A blanking circuit is provided. As this blanking circuit system, there are known a system in which a positive blanking pulse is applied to the cathode K, and a system in which a negative blanking pulse is applied to the first grid G1 or the second grid G2.
さらに、この種のCRTにおいては、電源スイ
ツチをオフ状態にした場合、カソードKやグリツ
ドG1,G2およびアノード等に対する電源は一
斉に零電位となるが、その瞬間においてカソード
Kにおけるヒータの余熱により電子ビームが発生
し、しかもアノードにおける残存電荷によつて、
前記電子ビームが水平あるいは垂直方向に走査さ
れずに映像面の中心点に集中して照射され、
CRTの管内に残存するガス体に衝突して生じる
イオンがその中心点の螢光体に作用して劣化変質
させることから、これを防止するためにスポツト
キラー回路が設けられる。このスポツトキラー回
路方式としては、第1グリツドG1をコンデンサ
を介して接地した回路構成とし、電源スイツチの
オフ動作時にこのコンデンサに充電されている負
電圧によつて、第1グリツドG1を所定時間負の
バイアス電圧に保持して、カソードからの余熱に
よつて発生した電子ビームをカツトオフし、前述
したスポツトの発生を防止する方式が知られてい
る。 Furthermore, in this type of CRT, when the power switch is turned off, the power supplies to the cathode K, grids G1, G2, anode, etc. all become zero potential, but at that moment, the residual heat of the heater in the cathode K causes the electrons to A beam is generated, and due to the residual charge at the anode,
The electron beam is not scanned horizontally or vertically but is focused on the center point of the image plane,
Ions generated by colliding with the gas remaining inside the CRT tube act on the phosphor at its center, causing deterioration and alteration, so a spot killer circuit is provided to prevent this. This spot killer circuit system has a circuit configuration in which the first grid G1 is grounded via a capacitor, and the negative voltage charged in this capacitor when the power switch is turned off is used to keep the first grid G1 in a negative state for a predetermined period of time. A known method is to prevent the above-mentioned spots from occurring by holding the bias voltage at a bias voltage of 0.05 to cut off the electron beam generated by residual heat from the cathode.
しかるに、前述したCRTにおいて、第1グリ
ツドG1の負電圧源として、通常フライバツクト
ランスの二次電圧が好適に利用される。しかしな
がら、この種の負電圧源は負荷変動により変動す
るため、カツトオフ調整が不適正となり画質を低
下させるばかりでなく、前述した帰線消去回路や
スポツトキラー回路を採用した場合に、それらの
回路機能を充分発揮させることができず、画像の
質的低下が著しくなる難点がある。また、このよ
うな第1グリツドG1に対する負電源の安定化の
ためには、種々の安定化回路が提案されている
が、いずれも多くの回路部品を使用する必要があ
り、このため回路構成が複雑となるばかりでなく
製造コストも増大する難点がある。
However, in the above-mentioned CRT, the secondary voltage of the flyback transformer is usually suitably used as the negative voltage source for the first grid G1. However, this type of negative voltage source fluctuates due to load fluctuations, which not only causes inappropriate cutoff adjustment and degrades image quality, but also impairs the functionality of these circuits when the blanking circuit or spot killer circuit described above is employed. However, the problem is that the image cannot be fully utilized, resulting in a significant deterioration in the quality of the image. In addition, various stabilization circuits have been proposed to stabilize the negative power supply for the first grid G1, but all of them require the use of many circuit components, and therefore the circuit configuration is There are disadvantages in that it not only becomes complicated but also increases manufacturing costs.
そこで、本発明の目的は、簡単な回路構成で、
しかも第1グリツドまたはカソードにおけるバイ
アス電圧の安定化を確実に達成し、CRTの電源
オフ時に発生する電子ビームのスポツトを適正か
つ簡便に防止し得る陰極線管のスポツトキラー回
路を提供するにある。 Therefore, an object of the present invention is to have a simple circuit configuration.
Moreover, it is an object of the present invention to provide a spot killer circuit for a cathode ray tube, which can reliably stabilize the bias voltage at the first grid or cathode and properly and easily prevent electron beam spots generated when the power of the CRT is turned off.
本発明に係る陰極線管のスポツトキラー回路
は、交流電圧源の投入に応じてコンデンサで平滑
した直流電圧を送出する直流電圧源と、該直流電
圧源から供給される直流電圧を電圧降下素子を介
してカソード又は第1グリツドの一方に供給する
よう構成された陰極線管回路において、
前記電圧降下素子から供給される直流電圧を分
圧する分圧回路と、
前記分圧回路の出力を基準電圧と比較して前記
電圧降下素子に流れる電流を制御して前記カソー
ド又は第1グリツドの一方に安定化電圧を供給す
る比較回路と、
前記交流電圧源の遮断を示す信号に応じて前記
分圧回路の分圧比を切り換えて前記比較回路の比
較動作を停止することにより前記電圧降下素子に
流れる電流を制御して前記カソード又は第1グリ
ツドの一方に陰極線管をカツトオフする電圧を供
給するスイツチ回路とを設けたことを特徴とす
る。
The spot killer circuit for a cathode ray tube according to the present invention includes a DC voltage source that sends out a DC voltage smoothed by a capacitor in response to input of the AC voltage source, and a DC voltage supplied from the DC voltage source through a voltage drop element. In a cathode ray tube circuit configured to supply one of the cathode and the first grid, the voltage dividing circuit divides the DC voltage supplied from the voltage drop element, and the output of the voltage dividing circuit is compared with a reference voltage. a comparator circuit that controls the current flowing through the voltage drop element to supply a stabilized voltage to either the cathode or the first grid; and a voltage dividing ratio of the voltage dividing circuit in response to a signal indicating interruption of the AC voltage source. and a switch circuit that controls the current flowing through the voltage drop element by switching the voltage and stopping the comparison operation of the comparison circuit, thereby supplying a voltage to one of the cathode or the first grid to cut off the cathode ray tube. It is characterized by
本発明に係る陰極線管のスポツトキラー回路に
よれば、CRTの第1グリツドの負電圧源に接続
するかまたはカソードを正電圧源に接続するに際
し、分圧器を設けて所要の分圧電圧を得、この分
圧電圧をトランジスタのベースに加えると共にト
ランジスタのエミツタに所定の基準電圧を設定
し、電圧源に応じてトランジスタのコレクタ電流
を制御して第1グリツド電圧またはカソードを常
に一定電圧に保持する。そして、この第1グリツ
ドまたはカソードの電圧源側に所定の時定数を有
するコンデンサを設けることにより、CRTの電
源オフ時に前記電源電圧を所要期間保持し、この
トランジスタのベース電圧を接地方向に増大させ
て、第1グリツド電圧またはカソード電圧をカツ
トオフ電圧以下に保持して、カソードから余熱で
放出される電子ビームをカツトオフしスポツトの
発生を安定かつ確実に防止することができる。
According to the spot killer circuit for a cathode ray tube according to the present invention, when connecting to the negative voltage source of the first grid of the CRT or connecting the cathode to the positive voltage source, a voltage divider is provided to obtain the required divided voltage. , this divided voltage is applied to the base of the transistor, and a predetermined reference voltage is set at the emitter of the transistor, and the collector current of the transistor is controlled according to the voltage source to maintain the first grid voltage or the cathode at a constant voltage. . By providing a capacitor with a predetermined time constant on the voltage source side of this first grid or cathode, the power supply voltage is held for a required period when the CRT is powered off, and the base voltage of this transistor is increased toward ground. By keeping the first grid voltage or the cathode voltage below the cut-off voltage, it is possible to cut off the electron beam emitted from the cathode due to residual heat, thereby stably and reliably preventing the generation of spots.
次に、本発明に係る陰極線管(CRT)のスポ
ツトキラー回路の実施例につき、添付図面を参照
しながら以下詳細に説明する。
Next, an embodiment of a spot killer circuit for a cathode ray tube (CRT) according to the present invention will be described in detail below with reference to the accompanying drawings.
第1図は、本発明のスポツトキラー回路の一実
施例を示す回路図である。本実施例は、CRTの
第1グリツドG1のドライブ回路を示し、フライ
バツクトランスFBTの2次側に得られる負電圧
V0を負電圧源とし、これをダイオードD1およ
びコンデンサC1を介し、さらにフイードバツク
回路FBCを介して第1グリツドG1に供給し、
所定のバイアス電圧を得るように構成したもので
ある。フイードバツク回路FBCは、負電圧源と
第1グリツドG1との間に抵抗器R1を接続配置
し、この抵抗器R1と第1グリツドG1との接続
間にトランジスタTR1のコレクタを接続すると
共にトランジスタTR1のベースを分圧抵抗器R
2,R3に可変抵抗器VR1を直列接続した分圧
回路に接続する。なお、前記トランジスタTR1
のエミツタはツエナーダイオードD2を介してこ
れを接地すると共に抵抗器R4を介して前記抵抗
器R1と共通の負電圧源に接続する。 FIG. 1 is a circuit diagram showing an embodiment of the spot killer circuit of the present invention. This embodiment shows a drive circuit for the first grid G1 of a CRT, and a negative voltage obtained on the secondary side of the flyback transformer FBT.
V 0 is a negative voltage source, which is supplied to the first grid G1 via a diode D1 and a capacitor C1, and further via a feedback circuit FBC;
It is configured to obtain a predetermined bias voltage. The feedback circuit FBC has a resistor R1 connected between the negative voltage source and the first grid G1, and the collector of the transistor TR1 is connected between the resistor R1 and the first grid G1. The base is divided by a resistor R
2. Connect R3 to a voltage dividing circuit in which a variable resistor VR1 is connected in series. Note that the transistor TR1
The emitter is grounded via a Zener diode D2 and connected via a resistor R4 to a negative voltage source common to the resistor R1.
このように回路構成したフイードバツク回路
FBCは、フライバツクトランスFBTにおいて所
要の出力負電圧V0が得られている場合、ダイオ
ードD1を介して整流された電圧V1は、抵抗器
R1を介してCRTの第1グリツドG1へ印加さ
れる。しかるに、CRTの負荷に変動を生じ、フ
ライバツクトランスFBTの出力負電圧V0が、例
えば接地側に上昇したとすると、ダイオードD1
で整流された電圧V1も同様に上昇し、第1グリ
ツドG1の入力電圧V2も上昇することになる。
この場合、上昇した入力電圧V2は抵抗器R2,
R3および可変抵抗器VR1により分圧されてト
ランジスタTR1のベースに印加され、このベー
ス電圧V3も増大する結果、トランジスタTR1の
コレクタ電流が減少し入力電圧V2を負電圧に下
降させる。すなわち、入力電圧V2の上昇分に応
じて、分圧抵抗器R2、可変抵抗器VR1および
トランジスタTR1のベース−コレクタ間で形成
されるフイードバツクループと、トランジスタ
TR1のエミツタにおけるツエナダイオードD2
で設定される基準電圧とにより、抵抗器R1にお
ける電圧降下を調整して、前記入力電圧V2の上
昇分を相殺し、入力電圧V2を常に一定値に保持
することができる。なお、負電圧源が負側に下降
した場合には、前記と逆の動作を行い、入力電圧
V2を常に一定値に保持する。 Feedback circuit configured like this
In the FBC, when the required output negative voltage V0 is obtained in the flyback transformer FBT, the voltage V1 rectified through the diode D1 is applied to the first grid G1 of the CRT through the resistor R1. Ru. However, if the load on the CRT changes and the output negative voltage V0 of the flyback transformer FBT rises to the ground side, for example, the diode D1
The voltage V 1 rectified by G 1 also rises, and the input voltage V 2 of the first grid G 1 also rises.
In this case, the increased input voltage V 2 is applied to the resistor R2,
The voltage is divided by R3 and the variable resistor VR1 and applied to the base of the transistor TR1, and as a result of this base voltage V3 also increasing, the collector current of the transistor TR1 decreases, causing the input voltage V2 to drop to a negative voltage. That is, depending on the increase in the input voltage V2 , a feedback loop formed between the voltage dividing resistor R2, the variable resistor VR1, and the base-collector of the transistor TR1, and the transistor
Zener diode D2 at the emitter of TR1
By adjusting the voltage drop across the resistor R1 with the reference voltage set by , it is possible to cancel out the increase in the input voltage V 2 and maintain the input voltage V 2 at a constant value. Note that when the negative voltage source falls to the negative side, the operation opposite to the above is performed, and the input voltage
Always keep V 2 constant.
前述したCRTの第1グリツドG1に対するバ
イアス電圧安定化回路に対し、スイツチングトラ
ンジスタTR2を設け、このトランジスタTR2
のコレクタを抵抗器R5を介して前記フイードバ
ツク回路FBCを構成するトランジスタTR1のベ
ースに接続し、一方エミツタを接地する。また、
前記トランジスタTR2のベースを抵抗器R6を
介して前述した負電圧源に接続すると共に抵抗器
R7を介して接地し、さらに抵抗器R8を介して
ブランキングパルスを供給するためのスイツチン
グトランジスタTR3のコレクタに接続する。こ
のトランジスタTR3のコレクタにはさらに抵抗
器R9を介して映像信号または偏向信号等の正の
電圧源に接続し、一方エミツタは接地する。そし
て、トランジスタTR3のベースに抵抗器R10
を介して正のブランキングパルスを供給するよう
回路構成する。 A switching transistor TR2 is provided in the bias voltage stabilizing circuit for the first grid G1 of the CRT described above.
The collector of the transistor TR1 is connected via a resistor R5 to the base of the transistor TR1 constituting the feedback circuit FBC, while the emitter is grounded. Also,
The base of the transistor TR2 is connected to the negative voltage source mentioned above through a resistor R6 and grounded through a resistor R7, and a switching transistor TR3 is connected to the base through a resistor R8 to supply a blanking pulse. Connect to collector. The collector of this transistor TR3 is further connected to a positive voltage source such as a video signal or a deflection signal via a resistor R9, while its emitter is grounded. Then, a resistor R10 is connected to the base of the transistor TR3.
The circuit is configured to provide a positive blanking pulse through the .
このように回路構成することにより、トランジ
スタTR3にブランキングパルスが入力しない状
態では、トランジスタTR2のベース電圧V4は、
負電圧源による負電圧V1とトランジスタTR3の
コレクタ側の正電圧V6とが作用して、トランジ
スタTR2はオフ状態であるため、CRTの第1グ
リツドG1は所定のバイアス電圧に保持される。
第1グリツドG1の負電圧源側に設けたコンデン
サC1は、CRTの動作中において充電されてい
るため、例えばCRTの電源をオフ状態にした場
合、前記コンデンサC1に充電された電荷が負荷
回路を介して所要の時定数で放電が行われるた
め、電圧V1は所要時間負電圧に保持することが
でき、また、電源のオフ時に電圧V6が急速に接
地方向へ下降するため電圧V5も低下し、トラン
ジスタTR2のベース電圧V4は負電圧となり、こ
のトランジスタTR2をオン状態にする。この結
果、トランジスタTR2のコレクタ電流が増大し
てフイードバツク用トランジスタTR1のベース
電圧V3は接地方向に増大し、第1グリツドへの
バイアス電圧V2を負方向に増大することによつ
て、第1グリツドG1は所要時間カツトオフ電圧
以下に保持することができ、これによりカソード
Kにより余熱で発生しアノードの残存容量で移動
する電子ビームをカツトオフしてスポツトの発生
を防止することができる。 With this circuit configuration, when no blanking pulse is input to the transistor TR3, the base voltage V 4 of the transistor TR2 is
Since the transistor TR2 is in the off state due to the action of the negative voltage V1 from the negative voltage source and the positive voltage V6 on the collector side of the transistor TR3, the first grid G1 of the CRT is held at a predetermined bias voltage.
Since the capacitor C1 provided on the negative voltage source side of the first grid G1 is charged while the CRT is in operation, for example, when the power of the CRT is turned off, the electric charge charged in the capacitor C1 is transferred to the load circuit. Since the discharge takes place with the required time constant through the power supply, the voltage V 1 can be held at a negative voltage for the required time, and since the voltage V 6 rapidly falls towards ground when the power is turned off, the voltage V 5 also decreases. The base voltage V 4 of the transistor TR2 becomes a negative voltage, turning the transistor TR2 on. As a result, the collector current of the transistor TR2 increases and the base voltage V3 of the feedback transistor TR1 increases in the direction of ground, and by increasing the bias voltage V2 to the first grid in the negative direction, Grid G1 can be held below the cut-off voltage for a required period of time, thereby preventing the generation of spots by cutting off the electron beam generated by the cathode K due to residual heat and traveling by the remaining capacity of the anode.
また、通常の動作時には、ブランキングパルス
がトランジスタTR3のベースに入力すると、ト
ランジスタTR3がオン状態となりそのコレクタ
電圧V5が低下し、トランジスタTR2のベース電
圧V4は負電圧となりこのトランジスタTR2をオ
ン状態にする。この結果、トランジスタTR2の
コレクタ電流が増大してフイードバツク用トラン
ジスタTR1のベース電圧V3は接地方向に増大
し、第1グリツドG1へのバイアス電圧V2を負
方向に増大してこれをCRTのカツトオフ電圧以
下に保持し、帰線消去作用を安定かつ確実に達成
することができる。 In addition, during normal operation, when a blanking pulse is input to the base of transistor TR3, transistor TR3 is turned on and its collector voltage V5 decreases, and the base voltage V4 of transistor TR2 becomes a negative voltage, turning on this transistor TR2. state. As a result, the collector current of the transistor TR2 increases and the base voltage V3 of the feedback transistor TR1 increases in the direction of ground, which increases the bias voltage V2 to the first grid G1 in the negative direction and cuts it off to the CRT. It is possible to maintain the blanking voltage below the voltage and achieve the blanking function stably and reliably.
第2図は、本発明回路の別の実施例であつて、
CRTのカソードKのドライブ回路を示す。すな
わち、本実施例回路は、CRTの第1グリツドG
1に映像出力回路で得られる映像出力信号を入力
し、カソードKにカツトオフ調整を行う正電圧源
を接続したものである。従つて、本実施例回路に
おいては、フライバツクトランスFBTの2次側
に得られる正電圧V0を正電圧源とし、これをダ
イオードD1およびコンデンサC1を介し、さら
にフイードバツグ回路FBCを介してカソードK
に供給し、所定のバイアス電圧を得るよう構成し
たものである。このため、本実施例回路では、第
1図に示す実施例回路と比較し、全く同一の回路
構成であり、有極性の素子についてその極性が反
対となるよう設定したものである。仍つて、本実
施例回路において、第1図に示す回路と同一の構
成部分については同一の参照符号を付し、その詳
細な説明は省略する。また、本実施例回路の動作
についても、単に取扱う符号の極性のみが異なる
だけで、前述した回路と全く同様である。 FIG. 2 shows another embodiment of the circuit of the invention,
The drive circuit for the cathode K of a CRT is shown. In other words, the circuit of this embodiment operates on the first grid G of the CRT.
A video output signal obtained from a video output circuit is input to 1, and a positive voltage source for cut-off adjustment is connected to cathode K. Therefore, in the circuit of this embodiment, the positive voltage V0 obtained on the secondary side of the flyback transformer FBT is used as a positive voltage source, and this is applied to the cathode K via the diode D1 and the capacitor C1, and further via the feedback circuit FBC.
The structure is such that a predetermined bias voltage is obtained. Therefore, compared to the embodiment circuit shown in FIG. 1, the circuit of this embodiment has exactly the same circuit configuration, and the polarity of the polar elements is set to be opposite. In addition, in the circuit of this embodiment, the same reference numerals are given to the same components as those of the circuit shown in FIG. 1, and detailed explanation thereof will be omitted. Furthermore, the operation of the circuit of this embodiment is exactly the same as that of the circuit described above, with the only difference being the polarity of the codes handled.
前述した実施例から明らかなように、本発明に
よれば、CRTの第1グリツドまたはカソードに
対するバイアス電圧として所定の電圧源と接続す
るに際し、分圧器を介して得られる電圧をトラン
ジスタのベースに供給し、一方トランジスタのエ
ミツタに基準電圧を設定し、電圧源の変動時にト
ランジスタのコレクタ電流を制御して前記バイア
ス電圧を一定に保持するようフイードバツク回路
を構成することにより、簡単な回路構成で第1グ
リツドまたはカソードに対するバイアス電圧の安
定化を実現することができる。
As is clear from the embodiments described above, according to the present invention, the voltage obtained through the voltage divider is supplied to the base of the transistor when connected to a predetermined voltage source as a bias voltage for the first grid or cathode of the CRT. However, by setting a reference voltage at the emitter of the transistor and configuring a feedback circuit to control the collector current of the transistor to maintain the bias voltage constant when the voltage source fluctuates, the first method can be achieved with a simple circuit configuration. Stabilization of the bias voltage to the grid or cathode can be achieved.
このように構成したフイードバツク回路に対
し、その電圧源側にコンデンサを設けることによ
り、CRTの電源オフ時に発生する電子ビームに
よるスポツトの発生を確実に防止することができ
る。 By providing a capacitor on the voltage source side of the feedback circuit configured as described above, it is possible to reliably prevent the occurrence of spots due to the electron beam generated when the power of the CRT is turned off.
しかも、このように構成されるスポツトキラー
回路は前記フイードバツク回路のトランジスタの
ベースに、ブランキングパルスの入力時に前記ベ
ース電圧を接地方向に増大させるようスイツチン
グ動作を行う帰線消去回路と共に、その機能を有
効に発揮し得るCRTのドライブ回路を容易に構
成することができる。 Moreover, the spot killer circuit configured in this manner has a blanking circuit at the base of the transistor of the feedback circuit that performs a switching operation to increase the base voltage toward ground when a blanking pulse is input. It is possible to easily configure a CRT drive circuit that can be used effectively.
以上、本発明の好適な実施例について説明した
が、本発明はこれらの実施例に限定されることな
く、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。 Although preferred embodiments of the present invention have been described above, the present invention is not limited to these embodiments, and it goes without saying that various design changes can be made without departing from the spirit of the present invention. .
第1図は本発明に係る陰極線管のスポツトキラ
ー回路の一実施例を示すグリツドドライブ回路
図、第2図は本発明回路の別の実施例を示すカソ
ードドライブ回路図である。
K……カソード、G1……第1グリツド、D1
……ダイオード、D2……ツエナダイオード、R
1〜R10……抵抗器、VR1……可変抵抗器、
TR1……トランジスタ(フイードバツク用)、
TR2……スイツチングトランジスタ、TR3…
…トランジスタ(ブランキングパルス用)、FBT
……フライバツクトランス、C1……コンデン
サ、V0……負電圧(正電圧)、V1……直流整流電
圧、V2……バイアス電圧、V3……トランジスタ
TR1のベース電圧、V4……トランジスタTR2
のベース電圧、V5……トランジスタTR3のコレ
クタ電圧、V6……正電圧源の電圧(負電圧源の
電圧)。
FIG. 1 is a grid drive circuit diagram showing one embodiment of a spot killer circuit for a cathode ray tube according to the present invention, and FIG. 2 is a cathode drive circuit diagram showing another embodiment of the circuit of the present invention. K...Cathode, G1...First grid, D1
...Diode, D2...Zena diode, R
1~R10...Resistor, VR1...Variable resistor,
TR1...transistor (for feedback),
TR2...Switching transistor, TR3...
…Transistor (for blanking pulse), FBT
... Flyback transformer, C1 ... Capacitor, V 0 ... Negative voltage (positive voltage), V 1 ... DC rectification voltage, V 2 ... Bias voltage, V 3 ... Transistor
Base voltage of TR1, V 4 ...Transistor TR2
V 5 ... Collector voltage of transistor TR3, V 6 ... Voltage of positive voltage source (voltage of negative voltage source).
Claims (1)
した直流電圧を送出する直流電圧源と、該直流電
圧源から供給される直流電圧を電圧降下素子を介
してカソード又は第1グリツドの一方に供給する
よう構成された陰極線管回路において、 前記電圧降下素子から供給される直流電圧を分
圧する分圧回路と、 前記分圧回路の出力を基準電圧と比較して前記
電圧降下素子に流れる電流を制御して前記カソー
ド又は第1グリツドの一方に安定化電圧を供給す
る比較回路と、 前記交流電圧源の遮断を示す信号に応じて前記
分圧回路の分圧比を切り換えて前記比較回路の比
較動作を停止することにより前記電圧降下素子に
流れる電流を制御して前記カソード又は第1グリ
ツドの一方に陰極線管をカツトオフする電圧を供
給するスイツチ回路とを設けたことを特徴とする
陰極線管のスポツトキラー回路。[Claims] 1. A DC voltage source that sends out a DC voltage smoothed by a capacitor in response to input of the AC voltage source, and a DC voltage supplied from the DC voltage source to the cathode or the first A cathode ray tube circuit configured to supply one side of the grid, comprising: a voltage divider circuit that divides the DC voltage supplied from the voltage drop element; and a voltage divider circuit that compares the output of the voltage divider circuit with a reference voltage to reduce the voltage of the voltage drop element. a comparison circuit that controls the current flowing through the voltage divider circuit to supply a stabilized voltage to one of the cathode or the first grid; and a comparison circuit that switches the voltage division ratio of the voltage divider circuit in response to a signal indicating cutoff of the AC voltage source. and a switch circuit that controls the current flowing through the voltage drop element by stopping the comparison operation of the circuit and supplies a voltage to cut off the cathode ray tube to either the cathode or the first grid. Pipe spot killer circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18769487A JPS6432766A (en) | 1987-07-29 | 1987-07-29 | Spot killer circuit for cathode ray tube |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18769487A JPS6432766A (en) | 1987-07-29 | 1987-07-29 | Spot killer circuit for cathode ray tube |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6432766A JPS6432766A (en) | 1989-02-02 |
| JPH0436628B2 true JPH0436628B2 (en) | 1992-06-16 |
Family
ID=16210515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18769487A Granted JPS6432766A (en) | 1987-07-29 | 1987-07-29 | Spot killer circuit for cathode ray tube |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6432766A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4833765B2 (en) * | 2005-10-12 | 2011-12-07 | 明 伴野 | Fog generator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932818U (en) * | 1972-06-22 | 1974-03-22 | ||
| JPS573281U (en) * | 1980-06-06 | 1982-01-08 | ||
| JPS5772659U (en) * | 1980-10-22 | 1982-05-04 | ||
| JPS58158560U (en) * | 1982-04-19 | 1983-10-22 | 日本電気ホームエレクトロニクス株式会社 | Bright spot elimination circuit |
| JPS6111506A (en) * | 1984-06-27 | 1986-01-18 | 三菱重工業株式会社 | Damper for boiler |
-
1987
- 1987-07-29 JP JP18769487A patent/JPS6432766A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6432766A (en) | 1989-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4045742A (en) | High voltage shutdown circuit responsive to excessive beam current and high voltage | |
| US3767960A (en) | High voltage regulator | |
| US4488181A (en) | Electron beam suppression circuit for a television receiver | |
| US5010281A (en) | High voltage stabilization circuit for video display apparatus | |
| JPH04229771A (en) | Video display device | |
| CA1213366A (en) | Television receiver power supply regulation responding to beam current changes | |
| US4414494A (en) | Regulation of the scan width of a raster scanned CRT deflection system | |
| JP3571086B2 (en) | Power supply for television equipment | |
| US4645989A (en) | Frequency switching circuit for multiple scan rate video display apparatus | |
| JPH0436628B2 (en) | ||
| JP2850008B2 (en) | High voltage power supply for video equipment | |
| US3427496A (en) | High voltage and width stabilization | |
| EP0520141B1 (en) | High voltage shutdown circuit | |
| JP2938452B2 (en) | Vertical frequency deflection circuit | |
| US3798497A (en) | Solid-state television receiver with magnetically regulated power supply | |
| JP2651820B2 (en) | Deflection circuit for video display device | |
| JPH0436629B2 (en) | ||
| US4651063A (en) | Horizontal deflection circuit | |
| EP0530809B1 (en) | Deflection current generating circuits | |
| US6285143B1 (en) | Video display protection circuit | |
| KR100245286B1 (en) | Dynamic focusing voltage generation circuit of television receiver | |
| JP3201476B2 (en) | Television deflection device | |
| JPH0652940B2 (en) | Cathode ray tube circuit | |
| EP0336316B1 (en) | Vertical deflection circuit with service mode operation | |
| EP0092954B1 (en) | Electron beam suppression circuit for a television display system |