JPH0436628B2 - - Google Patents
Info
- Publication number
- JPH0436628B2 JPH0436628B2 JP62187694A JP18769487A JPH0436628B2 JP H0436628 B2 JPH0436628 B2 JP H0436628B2 JP 62187694 A JP62187694 A JP 62187694A JP 18769487 A JP18769487 A JP 18769487A JP H0436628 B2 JPH0436628 B2 JP H0436628B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- grid
- cathode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、陰極線管（以下、CRTと称する）
のドライブ回路に係り、特に映像信号によるグリ
ツドまたはカソードに供給する電圧の負荷変動に
対し、これを常に安定化し適正な輝度調整を行う
ことができると共に電源オフ時に発生するスポツ
トを有効に阻止し得るスポツトキラー回路に関す
る。
のドライブ回路に係り、特に映像信号によるグリ
ツドまたはカソードに供給する電圧の負荷変動に
対し、これを常に安定化し適正な輝度調整を行う
ことができると共に電源オフ時に発生するスポツ
トを有効に阻止し得るスポツトキラー回路に関す
る。
一般に、CRTはカソードＫに映像出力回路で
得られる映像出力信号を入力し、第１グリツドＧ
１に輝度調整信号を入力し、第２グリツドＧ２に
カソードＫから放出される電子ビームの加速を行
う正の低電圧源を接続する。この場合、第１グリ
ツドＧ１は、負荷電圧によつてCRTの適正バイ
アスの設定電圧に保持され、映像出力回路からカ
ソードＫに入力する映像出力信号により変調され
た電子ビームの量を制御して、適正な輝度の映像
をCRTの映像面に再現する。
得られる映像出力信号を入力し、第１グリツドＧ
１に輝度調整信号を入力し、第２グリツドＧ２に
カソードＫから放出される電子ビームの加速を行
う正の低電圧源を接続する。この場合、第１グリ
ツドＧ１は、負荷電圧によつてCRTの適正バイ
アスの設定電圧に保持され、映像出力回路からカ
ソードＫに入力する映像出力信号により変調され
た電子ビームの量を制御して、適正な輝度の映像
をCRTの映像面に再現する。
また、この種のCRTにおいては、電子ビーム
の水平および垂直偏向を行う場合、鋸歯状波の帰
線時間に現われる帰りの走査線が画像に現われて
画質を害することから、これを防止するために帰
線消去回路が設けられる。この帰線消去回路方式
としては、カソードＫに対し正のブランキング
パルスを加える方式と、第１グリツドＧ１また
は第２グリツドＧ２に対し負のブランキングパル
スを加える方式が知られている。
の水平および垂直偏向を行う場合、鋸歯状波の帰
線時間に現われる帰りの走査線が画像に現われて
画質を害することから、これを防止するために帰
線消去回路が設けられる。この帰線消去回路方式
としては、カソードＫに対し正のブランキング
パルスを加える方式と、第１グリツドＧ１また
は第２グリツドＧ２に対し負のブランキングパル
スを加える方式が知られている。
さらに、この種のCRTにおいては、電源スイ
ツチをオフ状態にした場合、カソードＫやグリツ
ドＧ１，Ｇ２およびアノード等に対する電源は一
斉に零電位となるが、その瞬間においてカソード
Ｋにおけるヒータの余熱により電子ビームが発生
し、しかもアノードにおける残存電荷によつて、
前記電子ビームが水平あるいは垂直方向に走査さ
れずに映像面の中心点に集中して照射され、
CRTの管内に残存するガス体に衝突して生じる
イオンがその中心点の螢光体に作用して劣化変質
させることから、これを防止するためにスポツト
キラー回路が設けられる。このスポツトキラー回
路方式としては、第１グリツドＧ１をコンデンサ
を介して接地した回路構成とし、電源スイツチの
オフ動作時にこのコンデンサに充電されている負
電圧によつて、第１グリツドＧ１を所定時間負の
バイアス電圧に保持して、カソードからの余熱に
よつて発生した電子ビームをカツトオフし、前述
したスポツトの発生を防止する方式が知られてい
る。
ツチをオフ状態にした場合、カソードＫやグリツ
ドＧ１，Ｇ２およびアノード等に対する電源は一
斉に零電位となるが、その瞬間においてカソード
Ｋにおけるヒータの余熱により電子ビームが発生
し、しかもアノードにおける残存電荷によつて、
前記電子ビームが水平あるいは垂直方向に走査さ
れずに映像面の中心点に集中して照射され、
CRTの管内に残存するガス体に衝突して生じる
イオンがその中心点の螢光体に作用して劣化変質
させることから、これを防止するためにスポツト
キラー回路が設けられる。このスポツトキラー回
路方式としては、第１グリツドＧ１をコンデンサ
を介して接地した回路構成とし、電源スイツチの
オフ動作時にこのコンデンサに充電されている負
電圧によつて、第１グリツドＧ１を所定時間負の
バイアス電圧に保持して、カソードからの余熱に
よつて発生した電子ビームをカツトオフし、前述
したスポツトの発生を防止する方式が知られてい
る。
しかるに、前述したCRTにおいて、第１グリ
ツドＧ１の負電圧源として、通常フライバツクト
ランスの二次電圧が好適に利用される。しかしな
がら、この種の負電圧源は負荷変動により変動す
るため、カツトオフ調整が不適正となり画質を低
下させるばかりでなく、前述した帰線消去回路や
スポツトキラー回路を採用した場合に、それらの
回路機能を充分発揮させることができず、画像の
質的低下が著しくなる難点がある。また、このよ
うな第１グリツドＧ１に対する負電源の安定化の
ためには、種々の安定化回路が提案されている
が、いずれも多くの回路部品を使用する必要があ
り、このため回路構成が複雑となるばかりでなく
製造コストも増大する難点がある。
ツドＧ１の負電圧源として、通常フライバツクト
ランスの二次電圧が好適に利用される。しかしな
がら、この種の負電圧源は負荷変動により変動す
るため、カツトオフ調整が不適正となり画質を低
下させるばかりでなく、前述した帰線消去回路や
スポツトキラー回路を採用した場合に、それらの
回路機能を充分発揮させることができず、画像の
質的低下が著しくなる難点がある。また、このよ
うな第１グリツドＧ１に対する負電源の安定化の
ためには、種々の安定化回路が提案されている
が、いずれも多くの回路部品を使用する必要があ
り、このため回路構成が複雑となるばかりでなく
製造コストも増大する難点がある。
そこで、本発明の目的は、簡単な回路構成で、
しかも第１グリツドまたはカソードにおけるバイ
アス電圧の安定化を確実に達成し、CRTの電源
オフ時に発生する電子ビームのスポツトを適正か
つ簡便に防止し得る陰極線管のスポツトキラー回
路を提供するにある。
しかも第１グリツドまたはカソードにおけるバイ
アス電圧の安定化を確実に達成し、CRTの電源
オフ時に発生する電子ビームのスポツトを適正か
つ簡便に防止し得る陰極線管のスポツトキラー回
路を提供するにある。
本発明に係る陰極線管のスポツトキラー回路
は、交流電圧源の投入に応じてコンデンサで平滑
した直流電圧を送出する直流電圧源と、該直流電
圧源から供給される直流電圧を電圧降下素子を介
してカソード又は第１グリツドの一方に供給する
よう構成された陰極線管回路において、 前記電圧降下素子から供給される直流電圧を分
圧する分圧回路と、 前記分圧回路の出力を基準電圧と比較して前記
電圧降下素子に流れる電流を制御して前記カソー
ド又は第１グリツドの一方に安定化電圧を供給す
る比較回路と、 前記交流電圧源の遮断を示す信号に応じて前記
分圧回路の分圧比を切り換えて前記比較回路の比
較動作を停止することにより前記電圧降下素子に
流れる電流を制御して前記カソード又は第１グリ
ツドの一方に陰極線管をカツトオフする電圧を供
給するスイツチ回路とを設けたことを特徴とす
る。
は、交流電圧源の投入に応じてコンデンサで平滑
した直流電圧を送出する直流電圧源と、該直流電
圧源から供給される直流電圧を電圧降下素子を介
してカソード又は第１グリツドの一方に供給する
よう構成された陰極線管回路において、 前記電圧降下素子から供給される直流電圧を分
圧する分圧回路と、 前記分圧回路の出力を基準電圧と比較して前記
電圧降下素子に流れる電流を制御して前記カソー
ド又は第１グリツドの一方に安定化電圧を供給す
る比較回路と、 前記交流電圧源の遮断を示す信号に応じて前記
分圧回路の分圧比を切り換えて前記比較回路の比
較動作を停止することにより前記電圧降下素子に
流れる電流を制御して前記カソード又は第１グリ
ツドの一方に陰極線管をカツトオフする電圧を供
給するスイツチ回路とを設けたことを特徴とす
る。
本発明に係る陰極線管のスポツトキラー回路に
よれば、CRTの第１グリツドの負電圧源に接続
するかまたはカソードを正電圧源に接続するに際
し、分圧器を設けて所要の分圧電圧を得、この分
圧電圧をトランジスタのベースに加えると共にト
ランジスタのエミツタに所定の基準電圧を設定
し、電圧源に応じてトランジスタのコレクタ電流
を制御して第１グリツド電圧またはカソードを常
に一定電圧に保持する。そして、この第１グリツ
ドまたはカソードの電圧源側に所定の時定数を有
するコンデンサを設けることにより、CRTの電
源オフ時に前記電源電圧を所要期間保持し、この
トランジスタのベース電圧を接地方向に増大させ
て、第１グリツド電圧またはカソード電圧をカツ
トオフ電圧以下に保持して、カソードから余熱で
放出される電子ビームをカツトオフしスポツトの
発生を安定かつ確実に防止することができる。
よれば、CRTの第１グリツドの負電圧源に接続
するかまたはカソードを正電圧源に接続するに際
し、分圧器を設けて所要の分圧電圧を得、この分
圧電圧をトランジスタのベースに加えると共にト
ランジスタのエミツタに所定の基準電圧を設定
し、電圧源に応じてトランジスタのコレクタ電流
を制御して第１グリツド電圧またはカソードを常
に一定電圧に保持する。そして、この第１グリツ
ドまたはカソードの電圧源側に所定の時定数を有
するコンデンサを設けることにより、CRTの電
源オフ時に前記電源電圧を所要期間保持し、この
トランジスタのベース電圧を接地方向に増大させ
て、第１グリツド電圧またはカソード電圧をカツ
トオフ電圧以下に保持して、カソードから余熱で
放出される電子ビームをカツトオフしスポツトの
発生を安定かつ確実に防止することができる。
次に、本発明に係る陰極線管（CRT）のスポ
ツトキラー回路の実施例につき、添付図面を参照
しながら以下詳細に説明する。
ツトキラー回路の実施例につき、添付図面を参照
しながら以下詳細に説明する。
第１図は、本発明のスポツトキラー回路の一実
施例を示す回路図である。本実施例は、CRTの
第１グリツドＧ１のドライブ回路を示し、フライ
バツクトランスFBTの２次側に得られる負電圧
V0を負電圧源とし、これをダイオードＤ１およ
びコンデンサＣ１を介し、さらにフイードバツク
回路FBCを介して第１グリツドＧ１に供給し、
所定のバイアス電圧を得るように構成したもので
ある。フイードバツク回路FBCは、負電圧源と
第１グリツドＧ１との間に抵抗器Ｒ１を接続配置
し、この抵抗器Ｒ１と第１グリツドＧ１との接続
間にトランジスタTR１のコレクタを接続すると
共にトランジスタTR１のベースを分圧抵抗器Ｒ
２，Ｒ３に可変抵抗器VR１を直列接続した分圧
回路に接続する。なお、前記トランジスタTR１
のエミツタはツエナーダイオードＤ２を介してこ
れを接地すると共に抵抗器Ｒ４を介して前記抵抗
器Ｒ１と共通の負電圧源に接続する。
施例を示す回路図である。本実施例は、CRTの
第１グリツドＧ１のドライブ回路を示し、フライ
バツクトランスFBTの２次側に得られる負電圧
V0を負電圧源とし、これをダイオードＤ１およ
びコンデンサＣ１を介し、さらにフイードバツク
回路FBCを介して第１グリツドＧ１に供給し、
所定のバイアス電圧を得るように構成したもので
ある。フイードバツク回路FBCは、負電圧源と
第１グリツドＧ１との間に抵抗器Ｒ１を接続配置
し、この抵抗器Ｒ１と第１グリツドＧ１との接続
間にトランジスタTR１のコレクタを接続すると
共にトランジスタTR１のベースを分圧抵抗器Ｒ
２，Ｒ３に可変抵抗器VR１を直列接続した分圧
回路に接続する。なお、前記トランジスタTR１
のエミツタはツエナーダイオードＤ２を介してこ
れを接地すると共に抵抗器Ｒ４を介して前記抵抗
器Ｒ１と共通の負電圧源に接続する。
このように回路構成したフイードバツク回路
FBCは、フライバツクトランスFBTにおいて所
要の出力負電圧V0が得られている場合、ダイオ
ードＤ１を介して整流された電圧V1は、抵抗器
Ｒ１を介してCRTの第１グリツドＧ１へ印加さ
れる。しかるに、CRTの負荷に変動を生じ、フ
ライバツクトランスFBTの出力負電圧V0が、例
えば接地側に上昇したとすると、ダイオードＤ１
で整流された電圧V1も同様に上昇し、第１グリ
ツドＧ１の入力電圧V2も上昇することになる。
この場合、上昇した入力電圧V2は抵抗器Ｒ２，
Ｒ３および可変抵抗器VR１により分圧されてト
ランジスタTR１のベースに印加され、このベー
ス電圧V3も増大する結果、トランジスタTR１の
コレクタ電流が減少し入力電圧V2を負電圧に下
降させる。すなわち、入力電圧V2の上昇分に応
じて、分圧抵抗器Ｒ２、可変抵抗器VR１および
トランジスタTR１のベース−コレクタ間で形成
されるフイードバツクループと、トランジスタ
TR１のエミツタにおけるツエナダイオードＤ２
で設定される基準電圧とにより、抵抗器Ｒ１にお
ける電圧降下を調整して、前記入力電圧V2の上
昇分を相殺し、入力電圧V2を常に一定値に保持
することができる。なお、負電圧源が負側に下降
した場合には、前記と逆の動作を行い、入力電圧
V2を常に一定値に保持する。
FBCは、フライバツクトランスFBTにおいて所
要の出力負電圧V0が得られている場合、ダイオ
ードＤ１を介して整流された電圧V1は、抵抗器
Ｒ１を介してCRTの第１グリツドＧ１へ印加さ
れる。しかるに、CRTの負荷に変動を生じ、フ
ライバツクトランスFBTの出力負電圧V0が、例
えば接地側に上昇したとすると、ダイオードＤ１
で整流された電圧V1も同様に上昇し、第１グリ
ツドＧ１の入力電圧V2も上昇することになる。
この場合、上昇した入力電圧V2は抵抗器Ｒ２，
Ｒ３および可変抵抗器VR１により分圧されてト
ランジスタTR１のベースに印加され、このベー
ス電圧V3も増大する結果、トランジスタTR１の
コレクタ電流が減少し入力電圧V2を負電圧に下
降させる。すなわち、入力電圧V2の上昇分に応
じて、分圧抵抗器Ｒ２、可変抵抗器VR１および
トランジスタTR１のベース−コレクタ間で形成
されるフイードバツクループと、トランジスタ
TR１のエミツタにおけるツエナダイオードＤ２
で設定される基準電圧とにより、抵抗器Ｒ１にお
ける電圧降下を調整して、前記入力電圧V2の上
昇分を相殺し、入力電圧V2を常に一定値に保持
することができる。なお、負電圧源が負側に下降
した場合には、前記と逆の動作を行い、入力電圧
V2を常に一定値に保持する。
前述したCRTの第１グリツドＧ１に対するバ
イアス電圧安定化回路に対し、スイツチングトラ
ンジスタTR２を設け、このトランジスタTR２
のコレクタを抵抗器Ｒ５を介して前記フイードバ
ツク回路FBCを構成するトランジスタTR１のベ
ースに接続し、一方エミツタを接地する。また、
前記トランジスタTR２のベースを抵抗器Ｒ６を
介して前述した負電圧源に接続すると共に抵抗器
Ｒ７を介して接地し、さらに抵抗器Ｒ８を介して
ブランキングパルスを供給するためのスイツチン
グトランジスタTR３のコレクタに接続する。こ
のトランジスタTR３のコレクタにはさらに抵抗
器Ｒ９を介して映像信号または偏向信号等の正の
電圧源に接続し、一方エミツタは接地する。そし
て、トランジスタTR３のベースに抵抗器Ｒ１０
を介して正のブランキングパルスを供給するよう
回路構成する。
イアス電圧安定化回路に対し、スイツチングトラ
ンジスタTR２を設け、このトランジスタTR２
のコレクタを抵抗器Ｒ５を介して前記フイードバ
ツク回路FBCを構成するトランジスタTR１のベ
ースに接続し、一方エミツタを接地する。また、
前記トランジスタTR２のベースを抵抗器Ｒ６を
介して前述した負電圧源に接続すると共に抵抗器
Ｒ７を介して接地し、さらに抵抗器Ｒ８を介して
ブランキングパルスを供給するためのスイツチン
グトランジスタTR３のコレクタに接続する。こ
のトランジスタTR３のコレクタにはさらに抵抗
器Ｒ９を介して映像信号または偏向信号等の正の
電圧源に接続し、一方エミツタは接地する。そし
て、トランジスタTR３のベースに抵抗器Ｒ１０
を介して正のブランキングパルスを供給するよう
回路構成する。
このように回路構成することにより、トランジ
スタTR３にブランキングパルスが入力しない状
態では、トランジスタTR２のベース電圧V4は、
負電圧源による負電圧V1とトランジスタTR３の
コレクタ側の正電圧V6とが作用して、トランジ
スタTR２はオフ状態であるため、CRTの第１グ
リツドＧ１は所定のバイアス電圧に保持される。
第１グリツドＧ１の負電圧源側に設けたコンデン
サＣ１は、CRTの動作中において充電されてい
るため、例えばCRTの電源をオフ状態にした場
合、前記コンデンサＣ１に充電された電荷が負荷
回路を介して所要の時定数で放電が行われるた
め、電圧V1は所要時間負電圧に保持することが
でき、また、電源のオフ時に電圧V6が急速に接
地方向へ下降するため電圧V5も低下し、トラン
ジスタTR２のベース電圧V4は負電圧となり、こ
のトランジスタTR２をオン状態にする。この結
果、トランジスタTR２のコレクタ電流が増大し
てフイードバツク用トランジスタTR１のベース
電圧V3は接地方向に増大し、第１グリツドへの
バイアス電圧V2を負方向に増大することによつ
て、第１グリツドＧ１は所要時間カツトオフ電圧
以下に保持することができ、これによりカソード
Ｋにより余熱で発生しアノードの残存容量で移動
する電子ビームをカツトオフしてスポツトの発生
を防止することができる。
スタTR３にブランキングパルスが入力しない状
態では、トランジスタTR２のベース電圧V4は、
負電圧源による負電圧V1とトランジスタTR３の
コレクタ側の正電圧V6とが作用して、トランジ
スタTR２はオフ状態であるため、CRTの第１グ
リツドＧ１は所定のバイアス電圧に保持される。
第１グリツドＧ１の負電圧源側に設けたコンデン
サＣ１は、CRTの動作中において充電されてい
るため、例えばCRTの電源をオフ状態にした場
合、前記コンデンサＣ１に充電された電荷が負荷
回路を介して所要の時定数で放電が行われるた
め、電圧V1は所要時間負電圧に保持することが
でき、また、電源のオフ時に電圧V6が急速に接
地方向へ下降するため電圧V5も低下し、トラン
ジスタTR２のベース電圧V4は負電圧となり、こ
のトランジスタTR２をオン状態にする。この結
果、トランジスタTR２のコレクタ電流が増大し
てフイードバツク用トランジスタTR１のベース
電圧V3は接地方向に増大し、第１グリツドへの
バイアス電圧V2を負方向に増大することによつ
て、第１グリツドＧ１は所要時間カツトオフ電圧
以下に保持することができ、これによりカソード
Ｋにより余熱で発生しアノードの残存容量で移動
する電子ビームをカツトオフしてスポツトの発生
を防止することができる。
また、通常の動作時には、ブランキングパルス
がトランジスタTR３のベースに入力すると、ト
ランジスタTR３がオン状態となりそのコレクタ
電圧V5が低下し、トランジスタTR２のベース電
圧V4は負電圧となりこのトランジスタTR２をオ
ン状態にする。この結果、トランジスタTR２の
コレクタ電流が増大してフイードバツク用トラン
ジスタTR１のベース電圧V3は接地方向に増大
し、第１グリツドＧ１へのバイアス電圧V2を負
方向に増大してこれをCRTのカツトオフ電圧以
下に保持し、帰線消去作用を安定かつ確実に達成
することができる。
がトランジスタTR３のベースに入力すると、ト
ランジスタTR３がオン状態となりそのコレクタ
電圧V5が低下し、トランジスタTR２のベース電
圧V4は負電圧となりこのトランジスタTR２をオ
ン状態にする。この結果、トランジスタTR２の
コレクタ電流が増大してフイードバツク用トラン
ジスタTR１のベース電圧V3は接地方向に増大
し、第１グリツドＧ１へのバイアス電圧V2を負
方向に増大してこれをCRTのカツトオフ電圧以
下に保持し、帰線消去作用を安定かつ確実に達成
することができる。
第２図は、本発明回路の別の実施例であつて、
CRTのカソードＫのドライブ回路を示す。すな
わち、本実施例回路は、CRTの第１グリツドＧ
１に映像出力回路で得られる映像出力信号を入力
し、カソードＫにカツトオフ調整を行う正電圧源
を接続したものである。従つて、本実施例回路に
おいては、フライバツクトランスFBTの２次側
に得られる正電圧V0を正電圧源とし、これをダ
イオードＤ１およびコンデンサＣ１を介し、さら
にフイードバツグ回路FBCを介してカソードＫ
に供給し、所定のバイアス電圧を得るよう構成し
たものである。このため、本実施例回路では、第
１図に示す実施例回路と比較し、全く同一の回路
構成であり、有極性の素子についてその極性が反
対となるよう設定したものである。仍つて、本実
施例回路において、第１図に示す回路と同一の構
成部分については同一の参照符号を付し、その詳
細な説明は省略する。また、本実施例回路の動作
についても、単に取扱う符号の極性のみが異なる
だけで、前述した回路と全く同様である。
CRTのカソードＫのドライブ回路を示す。すな
わち、本実施例回路は、CRTの第１グリツドＧ
１に映像出力回路で得られる映像出力信号を入力
し、カソードＫにカツトオフ調整を行う正電圧源
を接続したものである。従つて、本実施例回路に
おいては、フライバツクトランスFBTの２次側
に得られる正電圧V0を正電圧源とし、これをダ
イオードＤ１およびコンデンサＣ１を介し、さら
にフイードバツグ回路FBCを介してカソードＫ
に供給し、所定のバイアス電圧を得るよう構成し
たものである。このため、本実施例回路では、第
１図に示す実施例回路と比較し、全く同一の回路
構成であり、有極性の素子についてその極性が反
対となるよう設定したものである。仍つて、本実
施例回路において、第１図に示す回路と同一の構
成部分については同一の参照符号を付し、その詳
細な説明は省略する。また、本実施例回路の動作
についても、単に取扱う符号の極性のみが異なる
だけで、前述した回路と全く同様である。
前述した実施例から明らかなように、本発明に
よれば、CRTの第１グリツドまたはカソードに
対するバイアス電圧として所定の電圧源と接続す
るに際し、分圧器を介して得られる電圧をトラン
ジスタのベースに供給し、一方トランジスタのエ
ミツタに基準電圧を設定し、電圧源の変動時にト
ランジスタのコレクタ電流を制御して前記バイア
ス電圧を一定に保持するようフイードバツク回路
を構成することにより、簡単な回路構成で第１グ
リツドまたはカソードに対するバイアス電圧の安
定化を実現することができる。
よれば、CRTの第１グリツドまたはカソードに
対するバイアス電圧として所定の電圧源と接続す
るに際し、分圧器を介して得られる電圧をトラン
ジスタのベースに供給し、一方トランジスタのエ
ミツタに基準電圧を設定し、電圧源の変動時にト
ランジスタのコレクタ電流を制御して前記バイア
ス電圧を一定に保持するようフイードバツク回路
を構成することにより、簡単な回路構成で第１グ
リツドまたはカソードに対するバイアス電圧の安
定化を実現することができる。
このように構成したフイードバツク回路に対
し、その電圧源側にコンデンサを設けることによ
り、CRTの電源オフ時に発生する電子ビームに
よるスポツトの発生を確実に防止することができ
る。
し、その電圧源側にコンデンサを設けることによ
り、CRTの電源オフ時に発生する電子ビームに
よるスポツトの発生を確実に防止することができ
る。
しかも、このように構成されるスポツトキラー
回路は前記フイードバツク回路のトランジスタの
ベースに、ブランキングパルスの入力時に前記ベ
ース電圧を接地方向に増大させるようスイツチン
グ動作を行う帰線消去回路と共に、その機能を有
効に発揮し得るCRTのドライブ回路を容易に構
成することができる。
回路は前記フイードバツク回路のトランジスタの
ベースに、ブランキングパルスの入力時に前記ベ
ース電圧を接地方向に増大させるようスイツチン
グ動作を行う帰線消去回路と共に、その機能を有
効に発揮し得るCRTのドライブ回路を容易に構
成することができる。
以上、本発明の好適な実施例について説明した
が、本発明はこれらの実施例に限定されることな
く、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
が、本発明はこれらの実施例に限定されることな
く、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
第１図は本発明に係る陰極線管のスポツトキラ
ー回路の一実施例を示すグリツドドライブ回路
図、第２図は本発明回路の別の実施例を示すカソ
ードドライブ回路図である。 Ｋ……カソード、Ｇ１……第１グリツド、Ｄ１
……ダイオード、Ｄ２……ツエナダイオード、Ｒ
１〜Ｒ１０……抵抗器、VR１……可変抵抗器、
TR１……トランジスタ（フイードバツク用）、
TR２……スイツチングトランジスタ、TR３…
…トランジスタ（ブランキングパルス用）、FBT
……フライバツクトランス、Ｃ１……コンデン
サ、V0……負電圧（正電圧）、V1……直流整流電
圧、V2……バイアス電圧、V3……トランジスタ
TR１のベース電圧、V4……トランジスタTR２
のベース電圧、V5……トランジスタTR３のコレ
クタ電圧、V6……正電圧源の電圧（負電圧源の
電圧）。
ー回路の一実施例を示すグリツドドライブ回路
図、第２図は本発明回路の別の実施例を示すカソ
ードドライブ回路図である。 Ｋ……カソード、Ｇ１……第１グリツド、Ｄ１
……ダイオード、Ｄ２……ツエナダイオード、Ｒ
１〜Ｒ１０……抵抗器、VR１……可変抵抗器、
TR１……トランジスタ（フイードバツク用）、
TR２……スイツチングトランジスタ、TR３…
…トランジスタ（ブランキングパルス用）、FBT
……フライバツクトランス、Ｃ１……コンデン
サ、V0……負電圧（正電圧）、V1……直流整流電
圧、V2……バイアス電圧、V3……トランジスタ
TR１のベース電圧、V4……トランジスタTR２
のベース電圧、V5……トランジスタTR３のコレ
クタ電圧、V6……正電圧源の電圧（負電圧源の
電圧）。
Claims (1)
- 【特許請求の範囲】 １ 交流電圧源の投入に応じてコンデンサで平滑
した直流電圧を送出する直流電圧源と、該直流電
圧源から供給される直流電圧を電圧降下素子を介
してカソード又は第１グリツドの一方に供給する
よう構成された陰極線管回路において、 前記電圧降下素子から供給される直流電圧を分
圧する分圧回路と、 前記分圧回路の出力を基準電圧と比較して前記
電圧降下素子に流れる電流を制御して前記カソー
ド又は第１グリツドの一方に安定化電圧を供給す
る比較回路と、 前記交流電圧源の遮断を示す信号に応じて前記
分圧回路の分圧比を切り換えて前記比較回路の比
較動作を停止することにより前記電圧降下素子に
流れる電流を制御して前記カソード又は第１グリ
ツドの一方に陰極線管をカツトオフする電圧を供
給するスイツチ回路とを設けたことを特徴とする
陰極線管のスポツトキラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18769487A JPS6432766A (en) | 1987-07-29 | 1987-07-29 | Spot killer circuit for cathode ray tube |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18769487A JPS6432766A (en) | 1987-07-29 | 1987-07-29 | Spot killer circuit for cathode ray tube |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6432766A JPS6432766A (en) | 1989-02-02 |
| JPH0436628B2 true JPH0436628B2 (ja) | 1992-06-16 |
Family
ID=16210515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18769487A Granted JPS6432766A (en) | 1987-07-29 | 1987-07-29 | Spot killer circuit for cathode ray tube |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6432766A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4833765B2 (ja) * | 2005-10-12 | 2011-12-07 | 明 伴野 | 霧発生装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932818U (ja) * | 1972-06-22 | 1974-03-22 | ||
| JPS573281U (ja) * | 1980-06-06 | 1982-01-08 | ||
| JPS5772659U (ja) * | 1980-10-22 | 1982-05-04 | ||
| JPS58158560U (ja) * | 1982-04-19 | 1983-10-22 | 日本電気ホームエレクトロニクス株式会社 | 輝点消去回路 |
| JPS6111506A (ja) * | 1984-06-27 | 1986-01-18 | 三菱重工業株式会社 | ボイラの減衰装置 |
-
1987
- 1987-07-29 JP JP18769487A patent/JPS6432766A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6432766A (en) | 1989-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4045742A (en) | High voltage shutdown circuit responsive to excessive beam current and high voltage | |
| US3767960A (en) | High voltage regulator | |
| US4488181A (en) | Electron beam suppression circuit for a television receiver | |
| US5010281A (en) | High voltage stabilization circuit for video display apparatus | |
| JPH04229771A (ja) | ビデオ表示装置 | |
| CA1213366A (en) | Television receiver power supply regulation responding to beam current changes | |
| US4414494A (en) | Regulation of the scan width of a raster scanned CRT deflection system | |
| JP3571086B2 (ja) | テレビジョン装置用電源 | |
| US4645989A (en) | Frequency switching circuit for multiple scan rate video display apparatus | |
| JPH0436628B2 (ja) | ||
| JP2850008B2 (ja) | ビデオ装置用高電圧電源 | |
| US3427496A (en) | High voltage and width stabilization | |
| EP0520141B1 (en) | High voltage shutdown circuit | |
| JP2938452B2 (ja) | 垂直周波数偏向回路 | |
| US3798497A (en) | Solid-state television receiver with magnetically regulated power supply | |
| JP2651820B2 (ja) | 映像表示装置用偏向回路 | |
| JPH0436629B2 (ja) | ||
| US4651063A (en) | Horizontal deflection circuit | |
| EP0530809B1 (en) | Deflection current generating circuits | |
| US6285143B1 (en) | Video display protection circuit | |
| KR100245286B1 (ko) | 텔레비젼수상기의다이나믹포커싱전압발생회로 | |
| JP3201476B2 (ja) | テレビジョン偏向装置 | |
| JPH0652940B2 (ja) | 陰極線管回路 | |
| EP0336316B1 (en) | Vertical deflection circuit with service mode operation | |
| EP0092954B1 (en) | Electron beam suppression circuit for a television display system |