JPH0436629B2 - - Google Patents

Info

Publication number
JPH0436629B2
JPH0436629B2 JP62187693A JP18769387A JPH0436629B2 JP H0436629 B2 JPH0436629 B2 JP H0436629B2 JP 62187693 A JP62187693 A JP 62187693A JP 18769387 A JP18769387 A JP 18769387A JP H0436629 B2 JPH0436629 B2 JP H0436629B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
cathode
grid
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62187693A
Other languages
English (en)
Other versions
JPS6432768A (en
Inventor
Keiichi Kawamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP18769387A priority Critical patent/JPS6432768A/ja
Publication of JPS6432768A publication Critical patent/JPS6432768A/ja
Publication of JPH0436629B2 publication Critical patent/JPH0436629B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、陰極線管(以下、CRTと称する)
のドライブ回路に係り、特に映像信号によるグリ
ツドまたはカソードに供給する電圧の負荷変動に
対し、これを常に安定化し適正な輝度調整を行う
ことができると共に安定した帰線消去を達成し得
る帰線消去回路に関する。
〔従来の技術〕
一般に、CRTはカソードKに映像出力回路で
得られる映像出力信号を入力し、第1グリツドG
1に輝度調整信号を入力し、第2グリツドG2に
カソードKから放出される電子ビームの加速を行
う正の低電圧源を接続する。この場合、第1グリ
ツドG1は、負電圧源によつてCRTの適正バイ
アスの設定電圧に保持され、映像出力回路からカ
ソードKに入力する映像出力信号により変調され
た電子ビームの量を制御して、適正な輝度の映像
をCRTの映像面に再現する。
また、この種のCRTにおいては、電子ビーム
の水平および垂直偏向を行う場合、鋸歯状波の帰
線時間に現われる帰りの走査線が画像に現われて
画質を害することから、これを防止するために帰
線消去回路が設けられる。この帰線消去回路方式
としては、カソードKに対して正のブランキン
グパルスを加える方式と、第1グリツドG1ま
たは第2グリツドG2に対し負のブランキングパ
ルスを加える方式が知られている。
さらに、この種のCRTにおいては、電源スイ
ツチをオフ状態にした場合、カソードKやグリツ
ドG1,G2およびアノード等に対する電源は一
斉に零電位となるが、その瞬間においてカソード
Kにおけるヒータの余熱により電子ビームが発生
し、しかもアノードにおける残存電荷によつて、
前記電子ビームが水平あるいは垂直方向に走査さ
れずに映像面の中心点に集中して照射され、
CRTの管内に残存するガス体に衝突して生じる
イオンがその中心点の螢光体に作用して劣化変質
させることから、これを防止するためにスポツト
キラー回路が設けられる。このスポツトキラー回
路方式としては、第1グリツドG1をコンデンサ
を介して接地した回路構成とし、電源スイツチの
オフ動作時にこのコンデンサに充電されている負
電圧によつて、第1グリツドG1を所定時間負の
バイアス電圧に保持して、カソードからの余熱に
よつて発生した電子ビームをカツトオフし、前述
したスポツトの発生を防止する方式が知られてい
る。
〔発明が解決しようとする問題点〕
しかるに、前述したCRTにおいて、第1グリ
ツドG1の負電圧源として、通常フライバツクト
ランスの二次電圧が好適に利用される。しかしな
がら、この種の負電圧源は負荷変動により変動す
るため、カツトオフ調整が不適正となり画質を低
下させるばかりでなく、前述した帰線消去回路や
スポツトキラー回路を採用した場合に、それらの
回路機能を充分発揮させることができず、画像の
質的低下が著しくなる難点がある。また、このよ
うな第1グリツドG1に対する負電源の安定化の
ためには、種々の安定化回路が提案されている
が、いずれも多くの回路部品を使用する必要があ
り、このため回路構成が複雑となるばかりでなく
製造コストも増大する難点がある。
そこで、本発明の目的は、簡単な回路構成で、
しかも第1グリツドまたはカソードにおけるバイ
アス電圧の安定化を確実に達成し、ブランキング
パルスの入力に基づく帰線消去を適正かつ容易に
なし得る陰極線管の帰線消去回路を提供するにあ
る。
〔問題点を解決するための手段〕
本発明に係る陰極線管の帰線消去回路は、フラ
イバツクパルスを整流および平滑して得られた直
流電圧を電圧降下素子を介してカソードまたは第
1グリツドの一方に供給するよう構成された陰極
線管回路において、 前記電圧降下素子から供給される直流電圧を分
圧する分圧回路と、 前記分圧回路の出力を基準電圧と比較して前記
電圧降下素子に流れる電流を制御して前記カソー
ド又は第1グリツドの一方に安定化電圧を供給す
る比較回路と、 ブランキングパルスの印加に応じて前記分圧回
路の分圧比を切り換えて前記比較回路の比較動作
を停止することにより前記電圧降下素子に流れる
電流を制御して前記カソードまたは第1グリツド
の一方に陰極線管をカツトオフする電圧を供給す
るスイツチ回路とを設けたことを特徴とする。
〔作用〕
本発明に係る陰極線管の帰線消去回路によれ
ば、CRTの第1グリツドを負電圧源に接続する
かまたはカソードを正電圧源に接続するに際し、
分圧器を設けて所要の分圧電圧を得、この分圧電
圧をトランジスタのベースに加えると共にトラン
ジスタのエミツタの所定の基準電圧を設定し、電
圧源の変動に応じてトランジスタのコレクタ電流
を制御して第1グリツド電圧またはカソードを常
に一定電圧に保持する。そして、このトランジス
タのベースにブランキングパルスの入力時に前記
ベース電圧を接地方向に増大させて、第1グリツ
ド電圧またはカソード電圧をカツトオフ電圧以下
に保持して、帰線消去を安定かつ確実に達成でき
る。
〔実施例〕
次に、本発明に係る陰極線管(CRT)の帰線
消去回路の実施例につき、添付図面を参照しなが
ら以下詳細に説明する。
第1図は、本発明の帰線消去回路の一実施例を
示す回路図である。本実施例は、CRTの第1グ
リツドG1のドライブ回路を示し、フライバツク
トランスFBTの2次側に得られる負電圧V0を負
電圧源とし、これをダイオードD1およびコンデ
ンサC1を介し、さらにフイードバツク回路
FBCを介して第1グリツドG1に供給し、所定
のバイアス電圧を得るよう構成したものである。
フイードバツク回路FBCは、負電圧源と第1グ
リツドG1との間に抵抗器R1を接続配置し、こ
の抵抗器R1と第1グリツドG1との接続間にト
ランジスタTR1のコレクタを接続すると共にト
ランジスタTR1のベースを分圧抵抗器R2,R
3に可変抵抗器VR1を直列接続した分圧回路に
接続する。なお、前記トランジスタTR1のエミ
ツタはツエナダイオードD2を介してこれを接地
すると共に抵抗器R4を介して前記抵抗器R1と
共通の負電圧源に接続する。
このように回路構成したフイードバツク回路
FBCは、フライバツクトランスFBTにおいて所
要の出力負電圧V0が得られている場合、ダイオ
ードD1を介して整流された電圧V1は、抵抗器
R1を介してCRTの第1グリツドG1へ印加さ
れる。しかるに、CRTの負荷に変動を生じ、フ
ライバツクトランスFBTの出力負電圧V0が、例
えば接地側に上昇したとすると、ダイオードD1
で整流された電圧V1も同様に上昇し、第1グリ
ツドG1の入力電圧V2も上昇することになる。
この場合、上昇した入力電圧V2は抵抗器R2,
R3および可変抵抗器VR1により分圧されてト
ランジスタTR1のベースに印加され、このベー
ス電圧V3も増大する結果、トランジスタTR1の
コレクタ電流が減少し入力電圧V2を負電圧に下
降させる。すなわち、入力電圧V2の上昇分に応
じて、分圧抵抗器R2、可変抵抗器VR1および
トランジスタTR1のベース−コレクタ間で形成
されるフイードバツクループと、トランジスタ
TR1のエミツタにおけるツエナダイオードD2
で設定される基準電圧とにより、抵抗器R1にお
ける電圧降下を調整して、前記入力電圧V2の上
昇分を相殺し、入力電圧V2を常に一定値に保持
することができる。なお、負電圧源が負側に下降
した場合には、前記と逆の動作を行い、入力電圧
V2を常に一定値に保持する。
前述したCRTの第1グリツドG1に対するバ
イアス電圧安定化回路に対し、スイツチングトラ
ンジスタTR2を設け、このトランジスタTR2
のコレクタを抵抗器R5を介して前記フイードバ
ツク回路FBCを構成するトランジスタTR1のベ
ースに接続し、一方エミツタを接地する。また、
前記トランジスタTR2のベースを抵抗器R6を
介して前述した負電圧源に接続すると共に抵抗器
R7を介して接地し、さらに抵抗器R8を介して
ブランキングパルスを供給するためのスイツチン
グトランジスタTR3のコレクタに接続する。こ
のトランジスタTR3のコレクタにはさらに抵抗
器R9を介して映像信号または偏向信号等の正の
電圧源に接続し、一方エミツタは接地する。そし
て、トランジスタTR3のベースに抵抗器R10
を介して正のブランキングパルスを供給するよう
回路構成する。
このように回路構成することにより、トランジ
スタTR3にブランキングパルスが入力しない状
態では、トランジスタTR2のベース電圧V4は、
負電圧源による負電圧V1とトランジスタTR3の
コレクタ側の正電圧V6とが作用して、トランジ
スタTR2はオフ状態であるため、CRTの第1グ
リツドG1は所定のバイアス電圧に保持される。
次いで、ブランキングパルスがトランジスタ
TR3のベースに入力すると、トランジスタTR
3がオン状態となりそのコレクタ電圧V5が低下
し、トランジスタTR2のベース電圧V4は負電圧
となりこのトランジスタTR2をオン状態にす
る。この結果、トランジスタTR2のコレクタ電
流が増大してフイードバツク用トランジスタTR
1のベース電圧V3は接地方向に増大し、第1グ
リツドG1へのバイアス電圧V2を負方向に増大
してこれをCRTのカツトオフ電圧以下に保持し、
帰線消去作用を安定かつ確実に達成することがで
きる。
また、本実施例回路において、第1グリツドG
1の負電圧源側に設けたコンデンサC1は、
CRTの動作中において充電されているため、例
えばCRTの電源をオフ状態にした場合、前記コ
ンデンサC1に充電された電荷が負荷回路を介し
て所要の時定数で放電が行われるため、第1グリ
ツドG1は所要時間負電圧に保持することがで
き、これによりカソードKにより余熱で発生しア
ノードの残存容量で移動する電子ビームをカツト
オフしてスポツトの発生を防止する。
第2図は、本発明回路の別の実施例であつて、
CRTのカソードKのドライブ回路を示す。すな
わち、本実施例回路は、CRTの第1グリツドG
1に映像出力回路で得られる映像出力信号を入力
し、カソードKにカツトオフ調整を行う正電圧源
を接続したものである。従つて、本実施例回路に
おいては、フライバツクトランスFBTの2次側
に得られる正電圧V0が正電圧源とし、これをダ
イオードD1およびコンデンサC1を介し、さら
にフイードバツク回路FBCを介してカソードK
に供給し、所定のバイアス電圧を得るよう構成し
たものである。このため、本実施例回路では、第
1図に示す実施例回路を比較し、全く同一の回路
構成であり、有極性の素子についてその極性が反
対となるよう設定したものである。仍つて、本実
施例回路において、第1図に示す回路と同一の構
成部分については同一の参照符号を付し、その詳
細な説明は省略する。また、本実施例回路の動作
についても、単に取扱う符号の極性のみが異なる
だけで、前述した回路と全く同様である。
〔発明の効果〕
前述した実施例から明らかなように、本発明に
よれば、CRTの第1グリツドまたはカソードに
対するバイアス電圧として所定の電圧源と接続す
るに際し、分圧器を介して得られる電圧をトラン
ジスタのベースに供給し、一方トランジスタのエ
ミツタに基準電圧を設定し、電圧源の変動時にト
ランジスタのコレクタ電流を制御して前記バイア
ス電圧を一定に保持するようフイードバツク回路
を構成することにより、簡単な回路構成で第1グ
リツドまたはカソードに対するバイアス電圧の安
定化を実現することができる。
このように構成したフイードバツク回路に対
し、前記トランジスタのベースに、ブランキング
パルスの入力時に前記ベース電圧を接地方向に増
大させるようスイツチング動作を行う回路を設け
ることにより、前記フイードバツク回路の動作と
相俟つて適正な帰線消去を確実に達成することが
できる。
また、この場合、CRTの第1グリツドまたは
カソードのバイアス電圧を供給する電圧源に対し
コンデンサを設けることにより、CRTの電源オ
フ時における映像面でのスポツトの発生も簡便に
防止することができる。
以上、本発明の好適な実施例について説明した
が、本発明はこれらの実施例に限定されることな
く、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
【図面の簡単な説明】
第1図は本発明に係る陰極線管の帰線消去回路
の一実施例を示すグリツドドライブ回路図、第2
図は本発明回路の別の実施例を示すカソードドラ
イブ回路図である。 K……カソード、G1……第1グリツド、D1
……ダイオード、D2……ツエナダイオード、R
1〜R10……抵抗器、VR1……可変抵抗器、
TR1……トランジスタ(フイードバツク用)、
TR2……スイツチングトランジスタ、TR3…
…トランジスタ(ブランキングパルス用)、FBT
……フライバツクトランス、C1……コンデン
サ、V0……負電圧(正電圧)、V1……直流整流電
圧、V2……バイアス電圧、V3……トランジスタ
TR1のベース電圧、V4……トランジスタTR2
のベース電圧、V5……トランジスタTR3のコレ
クタ電圧、V6……正電圧源の電圧(負電圧源の
電圧)。

Claims (1)

  1. 【特許請求の範囲】 1 フライバツクパルスを整流および平滑して得
    られた直流電圧を電圧降下素子を介してカソード
    または第1グリツドの一方に供給するよう構成さ
    れた陰極線管回路において、 前記電圧降下素子から供給される直流電圧を分
    圧する分圧回路と、 前記分圧回路の出力を基準電圧と比較して前記
    電圧降下素子に流れる電流を制御して前記カソー
    ド又は第1グリツドの一方に安定化電圧を供給す
    る比較回路と、 ブランキングパルスの印加に応じて前記分圧回
    路の分圧比を切り換えて前記比較回路の比較動作
    を停止することにより前記電圧降下素子に流れる
    電流を制御して前記カソードまたは第1グリツド
    の一方に陰極線管をカツトオフする電圧を供給す
    るスイツチ回路とを設けたことを特徴とする陰極
    線管の帰線消去回路。
JP18769387A 1987-07-29 1987-07-29 Fly-back line erasing circuit for cathode ray tube Granted JPS6432768A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18769387A JPS6432768A (en) 1987-07-29 1987-07-29 Fly-back line erasing circuit for cathode ray tube

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18769387A JPS6432768A (en) 1987-07-29 1987-07-29 Fly-back line erasing circuit for cathode ray tube

Publications (2)

Publication Number Publication Date
JPS6432768A JPS6432768A (en) 1989-02-02
JPH0436629B2 true JPH0436629B2 (ja) 1992-06-16

Family

ID=16210498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18769387A Granted JPS6432768A (en) 1987-07-29 1987-07-29 Fly-back line erasing circuit for cathode ray tube

Country Status (1)

Country Link
JP (1) JPS6432768A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53136026U (ja) * 1977-04-01 1978-10-27
JPS5446079A (en) * 1977-09-20 1979-04-11 Leader Electronics Braun tube driving circuit
JPS583431A (ja) * 1981-06-30 1983-01-10 Nec Corp 光送受信装置

Also Published As

Publication number Publication date
JPS6432768A (en) 1989-02-02

Similar Documents

Publication Publication Date Title
US4045742A (en) High voltage shutdown circuit responsive to excessive beam current and high voltage
US3767960A (en) High voltage regulator
GB2063630A (en) Side pincushion correction modulator circuit
US4488181A (en) Electron beam suppression circuit for a television receiver
US5010281A (en) High voltage stabilization circuit for video display apparatus
CA1213366A (en) Television receiver power supply regulation responding to beam current changes
US5463290A (en) Power supply stabilization circuit with separate AC/DC negative feedback paths
US4414494A (en) Regulation of the scan width of a raster scanned CRT deflection system
JP2573940B2 (ja) 偏向装置
JPH07107320A (ja) テレビジョン装置用電源
US3427496A (en) High voltage and width stabilization
JP2850008B2 (ja) ビデオ装置用高電圧電源
JPH10293552A (ja) モニタの自動集束回路
HK123696A (en) Dynamic focus circuit
JP2651820B2 (ja) 映像表示装置用偏向回路
JPH0436629B2 (ja)
JPH0436628B2 (ja)
US4651063A (en) Horizontal deflection circuit
US5285133A (en) Deflection current generating circuits
GB2278523A (en) Deflection apparatus for raster scanned CRT displays
US6285143B1 (en) Video display protection circuit
US4731565A (en) High voltage generator for television apparatus
JP3201476B2 (ja) テレビジョン偏向装置
JPH0652940B2 (ja) 陰極線管回路
EP0092954B1 (en) Electron beam suppression circuit for a television display system