JPH0436661A - Window comparator - Google Patents
Window comparatorInfo
- Publication number
- JPH0436661A JPH0436661A JP30958090A JP30958090A JPH0436661A JP H0436661 A JPH0436661 A JP H0436661A JP 30958090 A JP30958090 A JP 30958090A JP 30958090 A JP30958090 A JP 30958090A JP H0436661 A JPH0436661 A JP H0436661A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- oscillation
- input
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 51
- 230000000295 complement effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、抵抗とトランジスタとによって構成したフェ
イルセイフなウィンドウコンパレータに関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a fail-safe window comparator composed of a resistor and a transistor.
〈従来の技術〉
鉄道信号系や原子炉制御系等のように、高度のフェイル
セイフ性が要求される分野においては、特定の入力領域
だけ出力を生じ、かつ回路の断線、短絡故障等が生じた
場合には、非対称な圧カバターンとなるレベル検知器が
使用される。本発明はこのようなレベル検知器として好
適であり、またフェイルセイフ論理回路に使用する論理
演算発振器としても好適なウィンドウコンパレータに関
する。<Conventional technology> In fields that require a high degree of fail-safety, such as railway signal systems and nuclear reactor control systems, output is generated only in a specific input range, and circuit breakage, short circuit failures, etc. In such cases, level detectors with asymmetric pressure cover turns are used. The present invention relates to a window comparator that is suitable as such a level detector and also suitable as a logic operation oscillator used in a fail-safe logic circuit.
抵抗とトランジスタとによって構成される論理演算発振
器は、「抵抗半導体発振器によるフェイルセイフ論理回
路」 (電子通信学会研資昭43−1)や、特公昭45
−29054号公報等に開示されており、既に公知のも
のである。Logic operation oscillators composed of resistors and transistors are known as ``Fail-safe logic circuits using resistive semiconductor oscillators'' (IEICE Kenshu Sho 43-1), and
It is disclosed in Japanese Patent No.-29054, etc., and is already known.
第1図はこれらの刊行物によって明らかにされた論理演
算発振器の一例を示しており、トランジスタT1とトラ
ンジスタT2とを直結すると共に、トランジスタT2の
コレクタをツェナーダイオードZD、を経てトランジス
タT3のベースに接続し、トランジスタT3のコレクタ
に直列に接続されたツェナーダイオードZD2と抵抗R
3との接続点aを、抵抗R4を介してトランジスタT0
のベースに帰還させるようにしである。なお、RI 、
R2はコレクタ抵抗、A、〜A、は入力端子である。入
力端子A、−A3の個数は任意の個数でよく、また互い
に独立させてその端子数だけのアンドゲートとしたり、
または共通に接続することもできる。Figure 1 shows an example of a logic operation oscillator clarified by these publications, in which transistors T1 and T2 are directly connected, and the collector of transistor T2 is connected to the base of transistor T3 via a Zener diode ZD. Zener diode ZD2 and resistor R connected in series to the collector of transistor T3.
3 is connected to the transistor T0 via the resistor R4.
This is to return it to its base. In addition, RI,
R2 is a collector resistance, and A, ~A are input terminals. The number of input terminals A and -A3 may be any number, or they may be made independent of each other and used as AND gates with the same number of terminals.
Or they can be connected in common.
上記の回路構成に成る論理演算発振器において、入力端
子A1〜A3にトランジスタT、〜T3を動作させるの
に充分な入力端子、すなわちツェナーダイオードZD工
、ZD2のツェーナ電圧vz、 、vz2が、電源電圧
Eに対してVZ+ >E、VZ2 <Eとなる入力端子
が入力された場合、トランジスタTl−73が順次オン
、オフ動作を繰返し、出力端子v0には入力端子A3に
与えられる入力端子レベルと略零レベルとの間で振動す
る発振出力が得られる。一方、入力端子A、〜A、に印
加される入力端子が、トランジスタT1〜T3を動作さ
せるのに充分なレベルに達しなかった場合や、回路に断
線故障等を生じた場合には、発振動作が停止することと
なるから、発振出力の有無によって回路の異常、入力端
子の適否を検知することができる。このような特長があ
ることから、第1図に示す発振器は、鉄道信号系、原子
炉#部系などフェイルセイフ性が強く要求されるシステ
ムの構成要素、特にレベル検知器として利用されつつあ
る。In the logic operation oscillator having the above circuit configuration, the Zener voltages vz, vz2 of the input terminals A1 to A3 sufficient to operate the transistors T and T3, that is, the Zener diodes ZD and ZD2, are equal to the power supply voltage. When an input terminal such that VZ+ >E and VZ2 <E is input with respect to E, the transistor Tl-73 sequentially repeats on and off operations, and the output terminal v0 has an input terminal level that is approximately equal to the input terminal level given to the input terminal A3. An oscillation output that oscillates between the zero level and the zero level is obtained. On the other hand, if the input terminals applied to input terminals A, ~A, do not reach a sufficient level to operate the transistors T1 to T3, or if a disconnection failure occurs in the circuit, oscillation occurs. Therefore, it is possible to detect abnormalities in the circuit and whether the input terminal is suitable or not based on the presence or absence of oscillation output. Because of these features, the oscillator shown in FIG. 1 is increasingly being used as a component of systems that strongly require fail-safe properties, such as railway signal systems and nuclear reactor systems, particularly as level detectors.
ところで、上述の論理演算発振器は、入力端子A1〜A
3に加わる入力端子が動作電圧以上に上昇して行った場
合、発振動作もこれに追随して行き、上限を生じること
がないので、上限レベルを検出するレベル検知器として
は使用することができない。By the way, the above-mentioned logical operation oscillator has input terminals A1 to A
If the input terminal applied to 3 rises above the operating voltage, the oscillation operation will follow this and no upper limit will occur, so it cannot be used as a level detector to detect the upper limit level. .
第2図はこの点を改良し、回路発振が起る入力レベルに
上限および下限を有するようにしたウィンドウコンパレ
ータの回路例を示している。このウィンドウコンパレー
タにおいては、第1図に招けるツェナーダイオードZD
2を抵抗R5によフて置換しである。R6はトランジス
タ71のコレクタとトランジスタT、のベースとの間に
挿入した抵抗である。FIG. 2 shows an example of a window comparator circuit that improves this point and has upper and lower limits for the input level at which circuit oscillation occurs. In this window comparator, the Zener diode ZD shown in Fig.
2 is replaced by a resistor R5. R6 is a resistor inserted between the collector of transistor 71 and the base of transistor T.
上述のウィンドウコンパレータにおいて、トランジスタ
T、のコレクタ抵抗R8と抵抗R6との接続点aから取
り出される帰還電圧をVfとすると、この帰還電圧Vf
はR4)R3、Rsを条件にして、入力端子A3の入力
電圧v3に丸′し、Vf−(R5/(R3+85))V
3 ・−・(1)となる。すなわち帰還電圧Vfは
入力端子V、に比例して昇降することとなる。In the window comparator described above, if the feedback voltage taken out from the connection point a between the collector resistor R8 and the resistor R6 of the transistor T is Vf, then this feedback voltage Vf
is R4) R3, Rs is the input voltage v3 of input terminal A3, and Vf-(R5/(R3+85))V
3.--(1). That is, the feedback voltage Vf rises and falls in proportion to the input terminal V.
入力端子A、〜A、の入力電圧がトランジスタT1〜T
3を動作させるための最小レベルに達すると、トランジ
スタT I””’ T 3が能動領域に入り、第1図と
同様の回路作用により発振動作、が営まれ、出力端子■
。から発振出力が取り出される。The input voltage of input terminals A, ~A, is applied to transistors T1~T.
When the minimum level for operating the transistor T3 is reached, the transistor T3 enters the active region and an oscillating operation is carried out by the same circuit action as shown in Fig. 1, and the output terminal ■
. The oscillation output is extracted from.
ところが、入力端子が更に上昇し、それにつれて帰還電
圧Vfが上昇して行くと、トランジスタT3がオン動作
をしているにも拘らず、トランジスタT3がオフとなら
ずにオン動作を継続することとなるため、発振動作が継
続できなくなり、発振できる入力電圧に上限を生じるこ
ととなる。すなわち、回路発振が起る入力レベルに上限
および下限を有するウィンドウコンパレータが実現され
る。However, when the input terminal voltage further rises and the feedback voltage Vf rises accordingly, the transistor T3 does not turn off and continues to turn on even though the transistor T3 is on. Therefore, the oscillation operation cannot be continued, and there is an upper limit to the input voltage that can be oscillated. That is, a window comparator is realized that has upper and lower limits on the input level at which circuit oscillation occurs.
〈発明が解決しようとする課題〉
ところが、上述した第1図、第2図の論理演算発振器は
、発振開始の入力レベルがツェナーダイオードZD、ま
たはZD2によって決定されるため、次のような欠点が
あった。<Problems to be Solved by the Invention> However, the logic operation oscillators shown in FIGS. 1 and 2 described above have the following drawbacks because the input level for starting oscillation is determined by the Zener diode ZD or ZD2. there were.
(A)ツェナーダイオードの不均一性のため、個々の発
振器の発振開始電圧が一定せず、不均一になる。(A) Due to the non-uniformity of the Zener diode, the oscillation start voltage of each oscillator is not constant and becomes non-uniform.
(B)発振開始電圧がツェナー電圧に依存するために、
発振開始電圧の調整、設定の自由度が極めて狭い。(B) Since the oscillation start voltage depends on the Zener voltage,
The degree of freedom in adjusting and setting the oscillation start voltage is extremely limited.
本発明の課題は、上述する欠点を除去し、発振開始電圧
を安定化すると共に、自由に設定で籾るようにしたウィ
ンドウコンパレータを提供することである。An object of the present invention is to provide a window comparator which eliminates the above-mentioned drawbacks, stabilizes the oscillation start voltage, and allows the oscillation start voltage to be adjusted freely.
〈課題を解決するための手段〉
上述した課題解決のため、本発明に係るウィンドウコン
パレータは、第1の入力端子と電源の一端側との間に、
少なくとも2つに分割されたコレクタ抵抗を介して接続
された第1のトランジスタと、前記第1のトランジスタ
の前記コレクタ抵抗で分割された電圧をベース入力とし
、前記電源の他端側と第2の入力端子との間にコレクタ
抵抗を介して接続された第2のトランジスタと、前記第
2のトランジスタのコレクタ電圧を前記電源との間で分
割する抵抗と、この抵抗によって分割された電圧をベー
ス入力とし、前記電源の前記一端側と前記他端側との間
に接続され、前記第2のトランジスタとは相補の関係に
ある第3のトランジスタとを備え、前記第1の入力端子
及び第2の入力端子に入力される電圧値が所定範囲にあ
るときに発振動作をすると共に、前記電圧値が上限値ま
たは下限値を超えた時に発振動作を停止し、前記第1の
トランジスタのコレクタ側から対応する発振出力を取り
出す発振回路を構成していることを特徴とする。<Means for Solving the Problems> In order to solve the above-mentioned problems, the window comparator according to the present invention includes: between the first input terminal and one end side of the power supply;
A first transistor connected via a collector resistor divided into at least two parts; a voltage divided by the collector resistor of the first transistor is used as a base input; a second transistor connected to the input terminal via a collector resistor; a resistor that divides the collector voltage of the second transistor between the power supply; and a base input voltage that divides the voltage divided by the resistor. and a third transistor connected between the one end and the other end of the power source and having a complementary relationship with the second transistor, the first input terminal and the second The oscillating operation is performed when the voltage value input to the input terminal is within a predetermined range, and the oscillating operation is stopped when the voltage value exceeds an upper limit value or a lower limit value, and a response is taken from the collector side of the first transistor. The invention is characterized in that it comprises an oscillation circuit that extracts an oscillation output.
〈実施例〉
第3図は本発明に係るウィンドウコンパレータの電気回
路図である。この実施例では、出力段のトランジスタT
6はNPN型とし、入力端子Alと電源EのアースGと
の間に、2つに分割されたコレクタ抵抗R,,R,,を
介して接続しである。<Embodiment> FIG. 3 is an electrical circuit diagram of a window comparator according to the present invention. In this example, the output stage transistor T
Reference numeral 6 is of the NPN type, and is connected between the input terminal Al and the ground G of the power source E via collector resistors R, , R, , which are divided into two.
該コレクタ抵抗R9とRIGの接続点すは、帰還抵抗R
+3を介してトランジスタT4のベースに接続してあり
、これによってコレクタ抵抗R,,R,。The connection point between the collector resistor R9 and RIG is the feedback resistor R
+3 to the base of the transistor T4, thereby forming a collector resistor R,,R,.
によって分割された電圧をトランジスタT4のベース入
力としである。トランジスタT4は電源Eのホット側と
入力端子A4との間にコレクタ抵抗R7を介して接続し
である。The voltage divided by T4 is input to the base of transistor T4. Transistor T4 is connected between the hot side of power supply E and input terminal A4 via collector resistor R7.
トランジスタT4のコレクタと電源アースGとの間には
、抵抗R11とR12の直列回路を接続してあり、この
抵抗R11とR12とによってトランジスタT4のコレ
クタ電圧を分割するようにしである。A series circuit of resistors R11 and R12 is connected between the collector of the transistor T4 and the power supply ground G, and the collector voltage of the transistor T4 is divided by the resistors R11 and R12.
抵抗a l lとR12との接続点Cには、PNP型の
トランジスタT5のベースを接続しである。このトラン
ジスタT、は、電源Eのホット側とアースGとの間に、
コレクタ抵抗R8を介して接続してあり、2つのトラン
ジスタT4.T6に対して相補形となっている。またト
ランジスタT、のコレクタは、トランジスタT6のベー
スに接続してあり、そのコレクタ出力をトランジスタT
6のベース入力としである。The base of a PNP transistor T5 is connected to the connection point C between the resistor a l and R12. This transistor T is connected between the hot side of the power supply E and the ground G.
are connected via a collector resistor R8, and two transistors T4. It is complementary to T6. Further, the collector of the transistor T is connected to the base of the transistor T6, and the collector output of the transistor T is connected to the base of the transistor T6.
6 as the base input.
なお、上記の実施例は、入力端子A 4 、A %に対
する入力極性が正極性となる場合の回路例であり、入力
極性が負極性となる場合は、NPN型のトランジスタT
、、T6をPNP型に、またPNP型のトランジスタT
sをNPN型に置きかえればよい。The above embodiment is a circuit example in which the input polarity to the input terminals A 4 and A % is positive, and when the input polarity is negative, the NPN transistor T
,, T6 is PNP type, and PNP type transistor T
Just replace s with NPN type.
次に動作について説明する。Next, the operation will be explained.
入力端子A4、Asに加えられる入力電圧■4、V5が
(R+z/(R7中R11”R12))V4<E ・・
・(1)νt−(R+o/(Ro◆Rho))Vs <
E ・・・(2)なる条件を満足し得る範囲では、
トランジスタT、 、T、がオン、トランジスタT4が
オフの状態に保持されるので、回路発振は起らず、出力
端子V。の出力電圧は略零レベルに保持される。Input voltage ■4, V5 applied to input terminals A4, As is (R+z/(R11''R12 in R7))V4<E...
・(1) νt−(R+o/(Ro◆Rho))Vs<
E...To the extent that the condition (2) can be satisfied,
Since the transistors T, , T, are kept on and the transistor T4 is kept off, circuit oscillation does not occur and the output terminal V. The output voltage of is maintained at approximately zero level.
次に、入力端子A4の入力電圧v4が、トランジスタT
5をオフにで診る値まで上昇した場合、すなわち、
(Rx2/(Ry+R++”R+2))V4>E ・・
・(3)なる条件を満足し得る範囲では、トランジスタ
T、、T、がオフになり、続いてトランジスタT4がオ
ンになる。トランジスタT4がオンになるとトランジス
タT s 、T aがオンになるので、今度はトランジ
スタT4がオフとなり、このトランジスタT4のオフ動
作により次にはトランジスタTs、Tsがオンとなる。Next, the input voltage v4 of the input terminal A4 is applied to the transistor T
If the value increases to the value that can be checked with 5 turned off, that is, (Rx2/(Ry+R++”R+2))V4>E ・・
- In the range where the condition (3) can be satisfied, the transistors T, , T are turned off, and then the transistor T4 is turned on. When the transistor T4 is turned on, the transistors T s and Ta are turned on, so the transistor T4 is turned off, and the off operation of the transistor T4 turns on the transistors Ts and Ts.
この結果、出力端子v0には入力端子A、に加わる入力
電圧V、と略零レベルとの間で振動する発振出力が得ら
れる。As a result, an oscillation output that oscillates between the input voltage V applied to the input terminal A and substantially zero level is obtained at the output terminal v0.
更に、入力端子A、の入力電圧V、が上昇し、Vf−(
R+o/(Re”Rho))Vs >E ・・・(4)
なる条件を満足し得るようになると、トランジスタ”r
s 、 Tgがオンしたときの帰還電圧Vfにより、ト
ランジスタT4のベース、エミッタが逆バイアスされる
ので、トランジスタT4がオフとなる。この結果、トラ
ンジスタTs、Tsがオンの状態に保持されると共に、
トランジスタT4がオフの状態に保持されたままとなる
ので、回路発振は起らず、出力端子V。の出力電圧は略
零レベルに固定される。Furthermore, the input voltage V of the input terminal A increases, and Vf-(
R+o/(Re”Rho))Vs>E...(4)
When the condition can be satisfied, the transistor "r
Since the base and emitter of the transistor T4 are reverse biased by the feedback voltage Vf when s and Tg are turned on, the transistor T4 is turned off. As a result, the transistors Ts and Ts are kept in the on state, and
Since the transistor T4 remains in the off state, no circuit oscillation occurs and the output terminal V. The output voltage of is fixed at approximately zero level.
すなわち、本発明に係るウィンドウコンパレータは、入
力端子A 4 、A sに加えられる入力電圧v4、v
5が、土掻(2)、(3)式を満足し得る範囲にある場
合に限って発振出力を生じ、入力電圧V4が(1)式を
満足する範囲まで低下した場合や、入力電圧V、が(4
)式を満足する範囲まで上昇した場合には、回路発振が
停止するものであって、発振動作を継続し得る入力電圧
V4、VSに下限および上限を生じる。That is, the window comparator according to the present invention has input voltages v4 and v applied to the input terminals A4 and As.
5 produces an oscillating output only when it is within a range that satisfies equations (2) and (3), and when the input voltage V4 drops to a range that satisfies equation (1), or when the input voltage V , is (4
), the circuit oscillation stops, and a lower limit and an upper limit are created for the input voltages V4 and VS that can continue the oscillation operation.
この場合、条件式(1)〜(4)からも明らかなように
、下限および上限は抵抗(R7、all、R+2)、(
Re 、 Rho)の値に依存して決定されるから、従
来のツェナーダイオードを用いた場合のような発振開始
電圧の不均一性がなく、発振開始電圧が安定する。また
、抵抗値を適当に選定することにより、発振開始電圧を
自由に設定することもできる。In this case, as is clear from conditional expressions (1) to (4), the lower and upper limits are the resistances (R7, all, R+2), (
Since the oscillation start voltage is determined depending on the values of Re, Rho), there is no non-uniformity in the oscillation start voltage unlike when a conventional Zener diode is used, and the oscillation start voltage is stable. Further, by appropriately selecting the resistance value, the oscillation start voltage can be freely set.
ところで、一般にレベル検知器では、発振の開始時と終
了時とで入力レベルを異ならせて、ヒステリシス特性を
′持たせない場合がある。このようなヒステリシス特性
を有するウィンドウコンパレータは、′s3図に示す構
成のウィンドウコンパレータにおいて、その出力を整流
し、この整流出力を抵抗等を通して入力に帰還する回路
構成を付加することにより実現することができる。第4
図はその具体的な回路図である。図においてり3、D、
は−数的な整流回路であり、トランジスタT6の発振出
力を、整流回路り、では負に整流平滑した後、抵抗RI
4を介して入力端子A5に、また整流回路D2では正に
整流平滑した後、抵抗R1!lを介して入力端子A4に
、それぞれ帰還させである。By the way, in general, a level detector may not have a hysteresis characteristic by changing the input level at the start and end of oscillation. A window comparator with such hysteresis characteristics can be realized by adding a circuit configuration that rectifies the output of the window comparator having the configuration shown in Figure 's3 and returns this rectified output to the input through a resistor, etc. can. Fourth
The figure is a specific circuit diagram. In the figure, 3, D,
is a numerical rectifier circuit, in which the oscillation output of the transistor T6 is negatively rectified and smoothed, and then passed through the resistor RI.
4 to the input terminal A5, and after positive rectification and smoothing in the rectifier circuit D2, the resistor R1! 1 to the input terminal A4.
上記の回路において、入力端子A4に加わる入力電圧v
4が上昇して回路が発振すると、その発振出力は整流回
路D2によって整流され、正の直流電圧として出力され
る。この整流出力は帰還抵抗RI5を通して入力端子A
4側に帰還されるので、入力端子A4における入力端子
が一層上昇する。一方、発振動作をしている状態で、入
力端子A4に加わる入力端子V4が低下してくると1、
帰還抵抗R15を経由して帰還される直流の整流出力の
ために発振動作が停止し難くなる。すなわち発振の開始
レベルと、停止レベルとの間に差を生じ、ヒステリシス
特性が得られる。In the above circuit, the input voltage v applied to the input terminal A4
4 rises and the circuit oscillates, the oscillation output is rectified by the rectifier circuit D2 and output as a positive DC voltage. This rectified output is passed through the feedback resistor RI5 to the input terminal A.
Since it is fed back to the 4 side, the input terminal at input terminal A4 rises further. On the other hand, when the input terminal V4 applied to the input terminal A4 decreases in the state of oscillating operation, 1,
The oscillation operation becomes difficult to stop because of the DC rectified output that is fed back via the feedback resistor R15. In other words, a difference is generated between the oscillation start level and the stop level, and a hysteresis characteristic is obtained.
また、入力端子A、に加わる入力電圧V5か上昇して回
路の発振が停止しようとすると、抵抗R84を経由して
帰還される整流回路D1の負の整流出力による効果分だ
け入力端子V、が上昇して発振停止を助長する。逆に入
力端子v5が低下してくると、発振開始によって帰還抵
抗R14を介して出力が負に与えられるので、発振は助
長される。すなわち、上限においても、発振の停止レベ
ルと開始レベルとの間に差を生じるから、ヒステリシス
特性が得られる。Furthermore, when the input voltage V5 applied to the input terminal A increases and the oscillation of the circuit attempts to stop, the input terminal V increases by the effect of the negative rectified output of the rectifier circuit D1 fed back via the resistor R84. It rises and helps stop oscillation. On the contrary, when the input terminal v5 decreases, the output is applied negatively via the feedback resistor R14 due to the start of oscillation, so that oscillation is promoted. That is, even at the upper limit, there is a difference between the oscillation stop level and the oscillation start level, so a hysteresis characteristic is obtained.
なお、トランジスタT4〜T6をPNP型またはNPN
型に置きかえ、入力端子A 4 、A sに負の入力電
圧を供給するような回路構成とした場合には、整流回路
り、、D2も逆極性となることは言うまでもない。Note that the transistors T4 to T6 are PNP type or NPN type.
It goes without saying that if the circuit configuration is such that a negative input voltage is supplied to the input terminals A4 and As, the rectifier circuits D2 will also have the opposite polarity.
〈発明の効果〉
以上述べたように、本発明に係るウィンドウコンパレー
タによれば、次のような効果が得られる。<Effects of the Invention> As described above, the window comparator according to the present invention provides the following effects.
(a)従来の論理演算発振器において発振開始電圧を定
めていたツェナーダイオードを抵抗分割に置ぎかえると
共に、入力ゲートのトランジスタの部を、自己電源を入
力電源とする相補形トランジスタに置きかえたから、発
振開始電圧の不均一性をなくして安定化させることがで
きる。(a) The Zener diode that determines the oscillation start voltage in conventional logical operation oscillators has been replaced with a resistor divider, and the input gate transistor has been replaced with a complementary transistor that uses its own power source as its input power source, making it possible to oscillate. It is possible to eliminate non-uniformity of the starting voltage and stabilize it.
(b)ツェナーダイオードを用いた場合は、発振開始電
圧がツェナー電圧によって定まるので、その自由度は極
めて狭いものであったが、本発明の場合は、抵抗分割比
を適当に選定することにより、発振開始電圧を自由に設
定できる。(b) When using a Zener diode, the oscillation start voltage is determined by the Zener voltage, so the degree of freedom is extremely narrow; however, in the case of the present invention, by appropriately selecting the resistance division ratio, Oscillation start voltage can be set freely.
(C)本発明に係るウィンドウコンパレータは、レベル
検知器に限らず、フェイルセイフな情報処理の技術分野
に汎く用いることができる。フェイルセイフなウィンド
ウコンパレータを用いた場合には、その前段のアナログ
処理回路に対する制限が著しく緩和され、回路上の自由
度が非常に高くなる。また、このウィンドウコンパレー
タは2値−3値変換の基本構成要素ともなる。(C) The window comparator according to the present invention can be used not only in level detectors but also in the technical field of fail-safe information processing. When a fail-safe window comparator is used, the restrictions on the analog processing circuit in the preceding stage are significantly relaxed, and the degree of freedom in the circuit is greatly increased. This window comparator also serves as a basic component of binary-to-ternary conversion.
(d)従来のウィンドウコンパレータとして、直流入力
に交流を重畳させて、シュミット回路で受ける方式もあ
るが、この方式に成るものは、極めて精度が悪く、レベ
ル検知器として使うには複雑な回路構成を余儀なくされ
る。これに対し、本発明に係るウィンドウコンパレータ
は、演算発振器を基本とするので、各段に高精度でしか
も単純な回路構成となる等々の優れた効果が得られる。(d) As a conventional window comparator, there is a method in which alternating current is superimposed on direct current input and received by a Schmitt circuit, but this method has extremely poor accuracy and has a complicated circuit configuration to be used as a level detector. be forced to. On the other hand, since the window comparator according to the present invention is based on an arithmetic oscillator, excellent effects such as high precision in each stage and a simple circuit configuration can be obtained.
(e)実施例に示したように、発振出力を整流し、帰還
抵抗を介して入力端に帰還させることにより、発振の開
始および停止にヒステリシス特性を持たせ、レベル検知
器として誠に好適なウィンドウコンパレータを実現する
ことができる。(e) As shown in the example, by rectifying the oscillation output and feeding it back to the input terminal via a feedback resistor, hysteresis characteristics are provided at the start and stop of oscillation, making it possible to create a window that is very suitable as a level detector. A comparator can be realized.
第1図は従来の論理演算発振器の電気回路図、第2図は
従来のウィンドウコンパレータの電気回路図、第3図は
本発明に係るウィンドウコンパレータの電気回路図、第
4図は同じく他の実施例における電気回路図である。
T4、Ts、T6 ・・・トランジスタE・・・電源
R7−R15・・・抵抗
A4.As ・・・入力端子
第1図
第2図FIG. 1 is an electrical circuit diagram of a conventional logic operation oscillator, FIG. 2 is an electrical circuit diagram of a conventional window comparator, FIG. 3 is an electrical circuit diagram of a window comparator according to the present invention, and FIG. 4 is an electrical circuit diagram of a conventional window comparator. FIG. 3 is an electrical circuit diagram in an example. T4, Ts, T6...Transistor E...Power supply R7-R15...Resistor A4. As...Input terminal Figure 1 Figure 2
Claims (2)
とも2つに分割されたコレクタ抵抗を介して接続された
第1のトランジスタと、前記第1のトランジスタの前記
コレクタ抵抗で分割された電圧をベース入力とし、前記
電源の他端側と第2の入力端子との間にコレクタ抵抗を
介して接続された第2のトランジスタと、前記第2のト
ランジスタのコレクタ電圧を前記電源との間で分割する
抵抗と、この抵抗によって分割された電圧をベース入力
とし、前記電源の前記一端側と前記他端側との間に接続
され、前記第2のトランジスタとは相補の関係にある第
3のトランジスタとを備え、前記第1の入力端子及び第
2の入力端子に入力される電圧値が所定範囲にあるとき
に発振動作をすると共に、前記電圧値が上限値または下
限値を超えた時に発振動作を停止し、前記第1のトラン
ジスタのコレクタ側から対応する発振出力を取り出す発
振回路を構成していることを特徴とするウィンドウコン
パレータ。(1) A first transistor connected between the first input terminal and one end of the power supply via a collector resistor divided into at least two parts, and divided by the collector resistor of the first transistor. A second transistor is connected between the other end of the power supply and a second input terminal via a collector resistor, and the collector voltage of the second transistor is connected to the power supply. and a voltage divided by this resistance as a base input, connected between the one end side and the other end side of the power supply, and in a complementary relationship with the second transistor. a third transistor, which performs an oscillating operation when the voltage value input to the first input terminal and the second input terminal is within a predetermined range, and when the voltage value exceeds an upper limit value or a lower limit value. 1. A window comparator comprising an oscillation circuit that stops oscillation when the first transistor oscillates and takes out the corresponding oscillation output from the collector side of the first transistor.
して入力に帰還させることにより、発振開始電圧と発振
停止電圧とを異ならせたことを特徴とする特許請求の範
囲第1項に記載のウィンドウコンパレータ。(2) The oscillation start voltage and the oscillation stop voltage are made different by rectifying the oscillation output and feeding back the rectified output to the input via a feedback resistor. The window comparator mentioned.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30958090A JPH0436661A (en) | 1990-11-14 | 1990-11-14 | Window comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30958090A JPH0436661A (en) | 1990-11-14 | 1990-11-14 | Window comparator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0436661A true JPH0436661A (en) | 1992-02-06 |
| JPH052948B2 JPH052948B2 (en) | 1993-01-13 |
Family
ID=17994744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30958090A Granted JPH0436661A (en) | 1990-11-14 | 1990-11-14 | Window comparator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0436661A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0737951B1 (en) * | 1994-10-28 | 2000-05-31 | The Nippon Signal Co. Ltd. | Power supply |
-
1990
- 1990-11-14 JP JP30958090A patent/JPH0436661A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH052948B2 (en) | 1993-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0580923B1 (en) | Device comprising an error amplifier, a control portion and a circuit for detecting voltage variations in relation to a set value | |
| US3368139A (en) | Switching mode series voltage regulator | |
| JPS6375572A (en) | voltage comparison circuit | |
| US4737671A (en) | Circuit for detecting the current flow of a triac | |
| JPS5911272B2 (en) | Motor speed control circuit | |
| JPS6339213A (en) | Circuit device for delaying start | |
| JPH052948B2 (en) | ||
| USRE37876E1 (en) | Power supply switch reference circuitry | |
| US4005283A (en) | Squaring circuit apparatus | |
| US6002602A (en) | Switching power source with power outage detection signal | |
| JP3075016B2 (en) | Fieldbus interface circuit | |
| KR950010101Y1 (en) | A motor output regulation circuit in aircleaner | |
| JPS598467Y2 (en) | Hatsushin Cairo | |
| JP2517538Y2 (en) | Bistable circuit | |
| JPH0510424Y2 (en) | ||
| JPH11122088A (en) | DC input circuit, programmable controller | |
| JPS63305795A (en) | Driver circuit for stepping motor | |
| JPH04357711A (en) | electronic switch | |
| JPS5884321A (en) | Power supply circuit for both positive and negative uses | |
| JPS61156915A (en) | Threshold value switching circuit | |
| JPS5815471A (en) | Rectifying circuit | |
| JPH0269690A (en) | switching circuit | |
| JPS6335013A (en) | Proximity switch | |
| JPS61240854A (en) | Switching control type power circuit | |
| JPH0592823U (en) | Power circuit |