JPH043668B2 - - Google Patents
Info
- Publication number
- JPH043668B2 JPH043668B2 JP57037621A JP3762182A JPH043668B2 JP H043668 B2 JPH043668 B2 JP H043668B2 JP 57037621 A JP57037621 A JP 57037621A JP 3762182 A JP3762182 A JP 3762182A JP H043668 B2 JPH043668 B2 JP H043668B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- leakage current
- chlorine
- polycrystalline silicon
- tantalum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000460 chlorine Substances 0.000 claims description 16
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 12
- 229910052801 chlorine Inorganic materials 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 15
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置、特にシリコン層上にコン
デンサの誘電体とする酸化タンタル膜を形成する
記憶装置等の製造方法に関す。
デンサの誘電体とする酸化タンタル膜を形成する
記憶装置等の製造方法に関す。
(b) 技術の背景
半導体集積回路にコンデンサ素子を設ける代表
的な例としてMOSダイナミツクランダムアクセ
スメモリ（以下MOSRAMという）がある。
MOSRAMの読出し信号を少しでも大きくし、ま
た雑音電圧による誤動作を防止するためにも、
MOSRAMの該コンデンサにはできる限り大きい
静電容量をもたせることが必要である。
的な例としてMOSダイナミツクランダムアクセ
スメモリ（以下MOSRAMという）がある。
MOSRAMの読出し信号を少しでも大きくし、ま
た雑音電圧による誤動作を防止するためにも、
MOSRAMの該コンデンサにはできる限り大きい
静電容量をもたせることが必要である。
このコンデンサの容量を大きくするために、
MOSRAMの平面配置に工夫を加え、更には多層
化によつてコンデンサ面積を最大とする方法が提
案され、また他の方法としては、従来のMOS構
造のコンデンサの誘電体を構成している比誘電率
εSが3.8程度と小さい二酸化シリコン（SiO2）に
代えて、これよりも比誘電率の大きい窒化シリコ
ン（Si3N4）（εS＝５〜７）あるいは酸化タンタル
膜（Ta2O5）（εS＝20〜28）等を誘電体とするこ
とによつて、容量密度を増加させることが提案さ
れている。
MOSRAMの平面配置に工夫を加え、更には多層
化によつてコンデンサ面積を最大とする方法が提
案され、また他の方法としては、従来のMOS構
造のコンデンサの誘電体を構成している比誘電率
εSが3.8程度と小さい二酸化シリコン（SiO2）に
代えて、これよりも比誘電率の大きい窒化シリコ
ン（Si3N4）（εS＝５〜７）あるいは酸化タンタル
膜（Ta2O5）（εS＝20〜28）等を誘電体とするこ
とによつて、容量密度を増加させることが提案さ
れている。
(c) 従来技術と問題点
タンタル膜（Ta）はチタン（Ti）、アルミニ
ウム（Al）等とともに皮膜形成性金属として知
られている。これらの金属中Taは、その金属単
体で、もしくは合金又は窒素（N2）等との化合
物の状態であつても陽極酸化法熱酸化法等によつ
て、技術的に選定された厚さにその酸化物を形成
することができる。形成された酸化物（Ta2O5）
はAl酸化物等と比較して化学的、物理的に安定
性が優れており、高電界強度に耐え、漏れ電流が
少く、比誘電率が大きいなどの特徴を有するため
に、単体（個別）のコンデンサ素子として広く活
用されている。
ウム（Al）等とともに皮膜形成性金属として知
られている。これらの金属中Taは、その金属単
体で、もしくは合金又は窒素（N2）等との化合
物の状態であつても陽極酸化法熱酸化法等によつ
て、技術的に選定された厚さにその酸化物を形成
することができる。形成された酸化物（Ta2O5）
はAl酸化物等と比較して化学的、物理的に安定
性が優れており、高電界強度に耐え、漏れ電流が
少く、比誘電率が大きいなどの特徴を有するため
に、単体（個別）のコンデンサ素子として広く活
用されている。
しかしながら、半導体集積回路にTa2O5を誘電
体とするコンデンサを導入するために、例えばシ
リコン（Si）基板上にTa膜を設け、このTa膜を
熱酸化法もしくは陽極酸化法によつて酸化して
Ta2O5膜とした場合には、タンタル単体面上に
Ta2O5膜を形成した場合に比較して漏れ電流が甚
だ大きく、MOSRAS等のメモリー用のコンデン
サとして重要な電荷の保持特性が著しく低い。こ
のため半導体基板上にTa膜を配設し、該Ta膜を
酸化してTa2O5膜を形成し、該Ta2O5膜を誘電体
として用いてコンデンサ素子を構成する際、漏れ
電流の大幅な低減が強く要求されている。
体とするコンデンサを導入するために、例えばシ
リコン（Si）基板上にTa膜を設け、このTa膜を
熱酸化法もしくは陽極酸化法によつて酸化して
Ta2O5膜とした場合には、タンタル単体面上に
Ta2O5膜を形成した場合に比較して漏れ電流が甚
だ大きく、MOSRAS等のメモリー用のコンデン
サとして重要な電荷の保持特性が著しく低い。こ
のため半導体基板上にTa膜を配設し、該Ta膜を
酸化してTa2O5膜を形成し、該Ta2O5膜を誘電体
として用いてコンデンサ素子を構成する際、漏れ
電流の大幅な低減が強く要求されている。
(d) 発明の目的
本発明はシリコン基板もしくは基板上に設けら
れた多結晶シリコン層等のシリコン層上に、コン
デンサの誘電体として漏れ電流が少く、半導体装
置の工業的生産に好ましい酸化タンタル膜を形成
する製造方法を提供することを目的とする。
れた多結晶シリコン層等のシリコン層上に、コン
デンサの誘電体として漏れ電流が少く、半導体装
置の工業的生産に好ましい酸化タンタル膜を形成
する製造方法を提供することを目的とする。
(e) 発明の構成
本発明の前記目的は、半導体基板上にタンタル
膜を設け、該タンタル膜を酸化させて酸化タンタ
ル膜を形成する工程を含む半導体装置の製造方法
において、該酸化タンタル膜中に塩素を導入する
ことにより達成される。
膜を設け、該タンタル膜を酸化させて酸化タンタ
ル膜を形成する工程を含む半導体装置の製造方法
において、該酸化タンタル膜中に塩素を導入する
ことにより達成される。
前記の酸化タンタル膜中への塩素の導入は、該
タンタル膜を塩素を含む酸化性雰囲気中において
酸化するか、もしくは該酸化タンタル膜を塩素を
含む雰囲気中において熱処理することによつて実
施される。
タンタル膜を塩素を含む酸化性雰囲気中において
酸化するか、もしくは該酸化タンタル膜を塩素を
含む雰囲気中において熱処理することによつて実
施される。
(f) 発明の実施例
以下本発明を実施例により図面を参照して具体
的に説明する。
的に説明する。
第１図乃至第３図は、MOSRAMのメモリーセ
ルのコンデンサ素子の形成に就いての本発明の実
施例を示す断面図である。
ルのコンデンサ素子の形成に就いての本発明の実
施例を示す断面図である。
第１図に示される工程にあつては、周知の選択
酸化法等を適用してＰ型シリコン基板１上に二酸
化シリコン（SiO2）よりなるフイールド絶縁膜
２、ゲート絶縁膜３を設け、次いでゲート絶縁膜
３上に多結晶シリコンよりなるゲート電極４を形
成し、更に前記ゲート電極４並びにフイールド絶
縁膜２をマスクとして、ドナー不純物を導入して
ソース又はドレインとなるn+型領域５及び６を
形成した後、該基体面上にSiO2よりなる絶縁膜
７を設け、n+型領域６面上の該絶縁膜７を選択
的に除去して、多結晶シリコン膜８を形成してい
る。
酸化法等を適用してＰ型シリコン基板１上に二酸
化シリコン（SiO2）よりなるフイールド絶縁膜
２、ゲート絶縁膜３を設け、次いでゲート絶縁膜
３上に多結晶シリコンよりなるゲート電極４を形
成し、更に前記ゲート電極４並びにフイールド絶
縁膜２をマスクとして、ドナー不純物を導入して
ソース又はドレインとなるn+型領域５及び６を
形成した後、該基体面上にSiO2よりなる絶縁膜
７を設け、n+型領域６面上の該絶縁膜７を選択
的に除去して、多結晶シリコン膜８を形成してい
る。
この多結晶シリコン膜８は目的とするメモリー
セルのコンデンサの一方の電極となるものであ
り、ソース及びドレイン領域と同じくｎ型にドー
プされる。
セルのコンデンサの一方の電極となるものであ
り、ソース及びドレイン領域と同じくｎ型にドー
プされる。
第２図にあつては前記多結晶シリコン膜８を覆
つてTa膜１０を形成した状態を示す。ただし、
本実施例においては、多結晶シリコン膜８とTa
膜１０との間に酸化タンタル膜（Ta2O5）膜９を
介在させることによつてTaとSiとの間の化学反
応を阻止して、Ta2O5膜９を介在させない場合よ
りも更に本発明の効果を高めている。すなわち、
前記多結晶シリコン膜８上にまずTa2O5膜９を厚
さ例えば10〔nm〕程度に形成する。このTa2O5膜
９の形成は電子ビーム真空蒸着法でも可能である
がスパツタリング法により更に良い結果が得られ
る。続いてこのTa2O5膜９上にTa膜１０を厚さ
例えば50〔nm〕程度に形成する。この厚さは10
〔nm〕程度以上の値を任意に選択することができ
る。このTa膜１０の形成も電子ビーム真空蒸着
法でも可能であるがスパツタリング法が好まし
い。
つてTa膜１０を形成した状態を示す。ただし、
本実施例においては、多結晶シリコン膜８とTa
膜１０との間に酸化タンタル膜（Ta2O5）膜９を
介在させることによつてTaとSiとの間の化学反
応を阻止して、Ta2O5膜９を介在させない場合よ
りも更に本発明の効果を高めている。すなわち、
前記多結晶シリコン膜８上にまずTa2O5膜９を厚
さ例えば10〔nm〕程度に形成する。このTa2O5膜
９の形成は電子ビーム真空蒸着法でも可能である
がスパツタリング法により更に良い結果が得られ
る。続いてこのTa2O5膜９上にTa膜１０を厚さ
例えば50〔nm〕程度に形成する。この厚さは10
〔nm〕程度以上の値を任意に選択することができ
る。このTa膜１０の形成も電子ビーム真空蒸着
法でも可能であるがスパツタリング法が好まし
い。
Ta膜１０の形成後、真空中において温度800
〔℃〕程度の熱処理を施すならばTa膜１０の結晶
性の向上、或いは結晶粒の増大により、より高品
質な膜が得られる事が期待出来、これより形成さ
れるTa2O5の膜質に大きく影響する。
〔℃〕程度の熱処理を施すならばTa膜１０の結晶
性の向上、或いは結晶粒の増大により、より高品
質な膜が得られる事が期待出来、これより形成さ
れるTa2O5の膜質に大きく影響する。
Ta膜１０の形成後、或いは前記熱処理後にTa
膜１０を酸化して、Ta2O5膜９を含めたTa2O5膜
１１を形成する。第３図はこのTa2O5膜１１上に
コンデンサ素子の他方の電極を構成する多結晶シ
リコン膜１２を設け、メモリーセル毎に分割して
コンデンサ素子を形成した状態を示す。
膜１０を酸化して、Ta2O5膜９を含めたTa2O5膜
１１を形成する。第３図はこのTa2O5膜１１上に
コンデンサ素子の他方の電極を構成する多結晶シ
リコン膜１２を設け、メモリーセル毎に分割して
コンデンサ素子を形成した状態を示す。
本実施例において、Ta膜１０の酸化は次に述
べる方法によつて実施した。すなわち０〔℃〕の
トリクロロエチレン（C2HCl3）液面上に窒素
（N2）を30cm3／min〕流し、これを酸素（O2）
100〔cm2／min〕を含むN2ガス３〔ｌ／min〕によ
つて温度550〔℃〕程度の酸化処理室に導入し、こ
の雰囲気中に200分程度置くことによつて、塩素
（Cl）を含むTa2O5膜１１を形成した。
べる方法によつて実施した。すなわち０〔℃〕の
トリクロロエチレン（C2HCl3）液面上に窒素
（N2）を30cm3／min〕流し、これを酸素（O2）
100〔cm2／min〕を含むN2ガス３〔ｌ／min〕によ
つて温度550〔℃〕程度の酸化処理室に導入し、こ
の雰囲気中に200分程度置くことによつて、塩素
（Cl）を含むTa2O5膜１１を形成した。
前記混合気体内では、C2HCl3とO2との間の化
学反応 4C2HCl3＋9O2H2O＋6Cl2＋8CO2 (1) 2H2O＋2Cl24HCl＋O2 (2) によつて、Cl2及びHClが生成される。かかる塩
素（Cl）が、Ta2O5膜１１中に取り込まれる。
Ta膜１０の酸化に適した550〔℃〕程度の温度に
おいては、HClのモル濃度はCl2のほぼ1/2程度と
なる。また、このHClのモル濃度は、C2HCl3の
流量の選択、すなわち、液相C2HCl3の温度に対
応する蒸気圧の選択によつて最適化される。
学反応 4C2HCl3＋9O2H2O＋6Cl2＋8CO2 (1) 2H2O＋2Cl24HCl＋O2 (2) によつて、Cl2及びHClが生成される。かかる塩
素（Cl）が、Ta2O5膜１１中に取り込まれる。
Ta膜１０の酸化に適した550〔℃〕程度の温度に
おいては、HClのモル濃度はCl2のほぼ1/2程度と
なる。また、このHClのモル濃度は、C2HCl3の
流量の選択、すなわち、液相C2HCl3の温度に対
応する蒸気圧の選択によつて最適化される。
第４図に前記実施例に従つて塩素を導入した
Ta2O5膜と従来の如く塩素を導入しないTa2O5膜
との漏れ電流値の比較を示す。但し、図中曲線Ａ
及びＢは前記実施例の酸化法により塩素が導入さ
れた試料であり、曲線Ｃ及びＤは従来技術により
ドライO23〔ｌ／min〕を導入した温度550〔℃〕程
度の雰囲気中に200分程度置くことによつて酸化
した試料である。更に曲線Ａ及びＣはシリコン面
上に厚さ約10〔nm〕のTa2O5膜を介して厚さ約50
〔nm〕のTa膜を形成した試料、曲線Ｂ及びＤは
Ta2O5膜を介せず直接に厚さ約50〔nm〕のTa膜
を形成した試料の例を示す。
Ta2O5膜と従来の如く塩素を導入しないTa2O5膜
との漏れ電流値の比較を示す。但し、図中曲線Ａ
及びＢは前記実施例の酸化法により塩素が導入さ
れた試料であり、曲線Ｃ及びＤは従来技術により
ドライO23〔ｌ／min〕を導入した温度550〔℃〕程
度の雰囲気中に200分程度置くことによつて酸化
した試料である。更に曲線Ａ及びＣはシリコン面
上に厚さ約10〔nm〕のTa2O5膜を介して厚さ約50
〔nm〕のTa膜を形成した試料、曲線Ｂ及びＤは
Ta2O5膜を介せず直接に厚さ約50〔nm〕のTa膜
を形成した試料の例を示す。
なお、第４図の横軸は電界強度の平方根Ｅ1/2
（単位103V1/2cm-）-1/2を、縦軸は漏れ電流密度
（単位Ａ／cm2）を示す。
（単位103V1/2cm-）-1/2を、縦軸は漏れ電流密度
（単位Ａ／cm2）を示す。
第４図により、前記本発明にかかる酸化法によ
つて形成されたTa2O5膜の漏れ電流は、従来技術
によつて形成されたTa2O5膜の漏れ電流に比較し
て、予めTa2O5膜を介在させない場合において1/
１００程度、Ta2O5膜を介在させた場合においては
１／１０００程度に大幅に減少している。
つて形成されたTa2O5膜の漏れ電流は、従来技術
によつて形成されたTa2O5膜の漏れ電流に比較し
て、予めTa2O5膜を介在させない場合において1/
１００程度、Ta2O5膜を介在させた場合においては
１／１０００程度に大幅に減少している。
Ta膜を前記酸化法によつてTa2O5膜とするこ
とによつて漏れ電流が以上述べた如く大幅に減少
する理由については、２、３の仮説が考えられる
が、同様の効果は従来技術によつてTa膜を
Ta2O5膜とした後に前記熱酸化の際の雰囲気と同
様な雰囲気中において熱処理を行うことによつて
も得られる。すなわち、従来技術によつてシリコ
ン面上に形成されたTa2O5膜の漏れ電流に比較し
て、これに温度約550〔℃〕で塩素を含む雰囲気中
で約60分アニールしたものは1/100から1/1000程
度の大幅な減少を得る事が出来た。
とによつて漏れ電流が以上述べた如く大幅に減少
する理由については、２、３の仮説が考えられる
が、同様の効果は従来技術によつてTa膜を
Ta2O5膜とした後に前記熱酸化の際の雰囲気と同
様な雰囲気中において熱処理を行うことによつて
も得られる。すなわち、従来技術によつてシリコ
ン面上に形成されたTa2O5膜の漏れ電流に比較し
て、これに温度約550〔℃〕で塩素を含む雰囲気中
で約60分アニールしたものは1/100から1/1000程
度の大幅な減少を得る事が出来た。
(g) 発明の効果
以上のような本発明によれば、半導体基板上に
直接に、もしくはTa2O5膜を介してTa膜を設け、
該Ta膜を酸化させてTa2O5膜を形成する工程を
含む半導体装置の製造方法において、該酸化処理
工程において、もしくは該酸化処理後の熱処理工
程として、該Ta2O5膜中に塩素を導入することに
よつて該Ta2O5膜の漏れ電流を大幅に減少せしめ
ることができる。従つて、MOSRAMのメモリー
セルのコンデンサ等に適した容量密度が大きく、
かつ漏れ電流が僅少な誘電体を実現することがで
きる。
直接に、もしくはTa2O5膜を介してTa膜を設け、
該Ta膜を酸化させてTa2O5膜を形成する工程を
含む半導体装置の製造方法において、該酸化処理
工程において、もしくは該酸化処理後の熱処理工
程として、該Ta2O5膜中に塩素を導入することに
よつて該Ta2O5膜の漏れ電流を大幅に減少せしめ
ることができる。従つて、MOSRAMのメモリー
セルのコンデンサ等に適した容量密度が大きく、
かつ漏れ電流が僅少な誘電体を実現することがで
きる。
第１図乃至第３図は本発明の実施例を示す断面
図、第４図は本発明の実施例及び比較試料の漏れ
電流を示す図表である。 図において、１はｐ型シリコン基板、２はフイ
ールド絶縁膜、３はゲート絶縁膜、４はゲート電
極、５及び６はn+型領域、７は絶縁膜、８は多
結晶シリコン膜、９はTa2O5膜、１０はTa膜、
１１はTa2O5膜、１２は多結晶シリコン膜を示
す。
図、第４図は本発明の実施例及び比較試料の漏れ
電流を示す図表である。 図において、１はｐ型シリコン基板、２はフイ
ールド絶縁膜、３はゲート絶縁膜、４はゲート電
極、５及び６はn+型領域、７は絶縁膜、８は多
結晶シリコン膜、９はTa2O5膜、１０はTa膜、
１１はTa2O5膜、１２は多結晶シリコン膜を示
す。
Claims (1)
- １ 半導体基板上にタンタル膜を設け、該タンタ
ル膜を酸化して酸化タンタル膜を形成するに際
し、該酸化タンタル膜中に塩素を導入する工程を
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037621A JPS58154258A (ja) | 1982-03-10 | 1982-03-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037621A JPS58154258A (ja) | 1982-03-10 | 1982-03-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58154258A JPS58154258A (ja) | 1983-09-13 |
| JPH043668B2 true JPH043668B2 (ja) | 1992-01-23 |
Family
ID=12502696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57037621A Granted JPS58154258A (ja) | 1982-03-10 | 1982-03-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58154258A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5037772A (en) * | 1989-12-13 | 1991-08-06 | Texas Instruments Incorporated | Method for forming a polysilicon to polysilicon capacitor |
| CN100468638C (zh) | 2001-12-18 | 2009-03-11 | 松下电器产业株式会社 | 半导体元件的制造方法 |
-
1982
- 1982-03-10 JP JP57037621A patent/JPS58154258A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58154258A (ja) | 1983-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5247059B2 (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| JP2002534818A (ja) | 半導体構造素子およびその製造方法 | |
| US4814291A (en) | Method of making devices having thin dielectric layers | |
| KR101036425B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| KR20050047471A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| KR19980079665A (ko) | 반도체 장치의 커패시터 제조방법 | |
| JP3404099B2 (ja) | キャパシタの製造方法 | |
| US6133086A (en) | Fabrication method of a tantalum pentoxide dielectric layer for a DRAM capacitor | |
| JPH043668B2 (ja) | ||
| KR100406092B1 (ko) | 캐패시터 및 그 제조 방법 | |
| US6835672B1 (en) | Selective oxidation for semiconductor device fabrication | |
| JPH0955478A (ja) | 半導体集積回路の製造方法 | |
| JPH0689968A (ja) | キャパシタおよびその製造方法 | |
| JP3225913B2 (ja) | 半導体装置の製造方法 | |
| JPS5810852A (ja) | 半導体装置 | |
| EP0910119A2 (en) | Method for oxidizing a structure during the fabrication of a semiconductor device | |
| JP2007165733A (ja) | 半導体装置及びその製造方法 | |
| JPH0367346B2 (ja) | ||
| KR100219518B1 (ko) | 반도체 장치 커패시터의 제조방법 | |
| JPS58134464A (ja) | 半導体装置の製造方法 | |
| KR100574476B1 (ko) | 커패시터의 장벽산화층 형성방법 | |
| KR100463245B1 (ko) | 메모리소자의 커패시터 제조방법_ | |
| JP3139835B2 (ja) | 半導体装置の製造方法 | |
| JPH05235265A (ja) | 半導体装置の製造方法 |