JPH0367346B2 - - Google Patents
Info
- Publication number
- JPH0367346B2 JPH0367346B2 JP59014633A JP1463384A JPH0367346B2 JP H0367346 B2 JPH0367346 B2 JP H0367346B2 JP 59014633 A JP59014633 A JP 59014633A JP 1463384 A JP1463384 A JP 1463384A JP H0367346 B2 JPH0367346 B2 JP H0367346B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- electrode
- insulating
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】
本発明は、Ta2O5、TiO2などの誘電体膜を用
いた容量の形成方法に関し、特に、膜中を流れる
リーク電流が少く、また絶縁耐圧の高い誘電体薄
膜を形成する方法に関する。
いた容量の形成方法に関し、特に、膜中を流れる
リーク電流が少く、また絶縁耐圧の高い誘電体薄
膜を形成する方法に関する。
近年、MOS型半導体装置が広く用いられ、そ
の集積度は年々高密度化が計られている。従来、
高密度化はパターンを微細化することにより行な
われてた。しかし、ダイナミツク・ランダムアク
セスメモリ（DRAM）の如き半導体装置では、
パターンの微細化は信号に対応した蓄積電荷量の
低下を招き、α線などの放射線によるメモリの誤
動作（ソフトエラー）が発生するという問題を生
ずる。このため、パターンを微細化しても蓄積電
荷量を低下させない手段を講ずる必要がある。従
来、電荷を蓄積する容量部分の絶縁膜を薄くし、
容量値を低下させないことで対処していた。しか
し、膜が薄くなるとピンホールが増大するため充
分な耐圧が得られず歩留りが低下するなど薄膜化
にも限界があつた。
の集積度は年々高密度化が計られている。従来、
高密度化はパターンを微細化することにより行な
われてた。しかし、ダイナミツク・ランダムアク
セスメモリ（DRAM）の如き半導体装置では、
パターンの微細化は信号に対応した蓄積電荷量の
低下を招き、α線などの放射線によるメモリの誤
動作（ソフトエラー）が発生するという問題を生
ずる。このため、パターンを微細化しても蓄積電
荷量を低下させない手段を講ずる必要がある。従
来、電荷を蓄積する容量部分の絶縁膜を薄くし、
容量値を低下させないことで対処していた。しか
し、膜が薄くなるとピンホールが増大するため充
分な耐圧が得られず歩留りが低下するなど薄膜化
にも限界があつた。
通常、容量部分の誘導体材料として、比誘電率
3.9のSiO2が用いられているが、比誘電率の高い
材料を用いれば同じ電極面積でも容量を大きくす
ることが可能となり、従つて、いつそうの微細化
が可能となる。このため、すでに、Ta2O5、
TiO2などの高誘電材料が検討されてきた。これ
らの膜を形成する手段は、例えばTa、Tiなどの
金属材料を真空中で蒸着した後、酸素雰囲気中で
熱処理する、あるいは、陽極酸化するなどの手段
で酸化することにより、もしくはTa2O5、TiO2
などの物質を真空中でスパツタ蒸着する、あるい
はCVD法を用いて堆積するなどの手段で形成さ
れている。しかしながら、これらの手段を用いて
形成された膜は、低電圧の印加でリーク電流が多
く流れるため、未だ実用に耐える段階に至つてい
ない。
3.9のSiO2が用いられているが、比誘電率の高い
材料を用いれば同じ電極面積でも容量を大きくす
ることが可能となり、従つて、いつそうの微細化
が可能となる。このため、すでに、Ta2O5、
TiO2などの高誘電材料が検討されてきた。これ
らの膜を形成する手段は、例えばTa、Tiなどの
金属材料を真空中で蒸着した後、酸素雰囲気中で
熱処理する、あるいは、陽極酸化するなどの手段
で酸化することにより、もしくはTa2O5、TiO2
などの物質を真空中でスパツタ蒸着する、あるい
はCVD法を用いて堆積するなどの手段で形成さ
れている。しかしながら、これらの手段を用いて
形成された膜は、低電圧の印加でリーク電流が多
く流れるため、未だ実用に耐える段階に至つてい
ない。
この原因としては、蒸着された金属膜が結晶粒
構造をもつており、酸化により形成された誘電体
膜も多結晶構造になつていると考えられ、結晶粒
界を通じてリーク電流が流れるものと考えられ
る。従つて、膜構造を多結晶構造にしない手段を
構ずればリーク電流を低減できるのではないかと
本発明者は考えた。
構造をもつており、酸化により形成された誘電体
膜も多結晶構造になつていると考えられ、結晶粒
界を通じてリーク電流が流れるものと考えられ
る。従つて、膜構造を多結晶構造にしない手段を
構ずればリーク電流を低減できるのではないかと
本発明者は考えた。
本発明は、かかる考察にもとづき従来の方法に
よつて形成した膜の絶縁耐圧が低くリーク電流が
大きいという欠点を排除した高品質の膜を実現す
る手段を提供することにあり、その要旨はいつた
ん形成した絶縁膜を完全に非晶質な絶縁膜にする
手段を行うことにある。
よつて形成した膜の絶縁耐圧が低くリーク電流が
大きいという欠点を排除した高品質の膜を実現す
る手段を提供することにあり、その要旨はいつた
ん形成した絶縁膜を完全に非晶質な絶縁膜にする
手段を行うことにある。
本発明の特徴は、表面の一部に第１の絶縁膜を
設けた半導体基板上に第１の電極膜パターンを設
け、次に該第１の電極膜パターンの表面を含む前
記第１の絶縁膜表面に、もしくは該第１の電極膜
パターンの表面あるいは該第１の電極膜パターン
の表面を含む前記第１の絶縁膜の表面にいつたん
第２の絶縁膜を設けた後に当該第２の絶縁膜表面
に、又、当該第２の絶縁膜表面を含む前記第１の
絶縁膜表面に、第３の絶縁膜を設け、次に、該第
３の絶縁膜表面に加速せしめたイオンを照射する
ことにより当該第３の絶縁膜を非晶質の絶縁膜と
なし、続いて当該非晶質の絶縁膜を熱処理した後
に前記第１の電極膜の一部をおおう領域の当該第
３の絶縁膜表面に第２の電極膜を設けることによ
り、前記第１の電極膜と第２の電極膜との間に容
量を構成する容量の形成方法にある。
設けた半導体基板上に第１の電極膜パターンを設
け、次に該第１の電極膜パターンの表面を含む前
記第１の絶縁膜表面に、もしくは該第１の電極膜
パターンの表面あるいは該第１の電極膜パターン
の表面を含む前記第１の絶縁膜の表面にいつたん
第２の絶縁膜を設けた後に当該第２の絶縁膜表面
に、又、当該第２の絶縁膜表面を含む前記第１の
絶縁膜表面に、第３の絶縁膜を設け、次に、該第
３の絶縁膜表面に加速せしめたイオンを照射する
ことにより当該第３の絶縁膜を非晶質の絶縁膜と
なし、続いて当該非晶質の絶縁膜を熱処理した後
に前記第１の電極膜の一部をおおう領域の当該第
３の絶縁膜表面に第２の電極膜を設けることによ
り、前記第１の電極膜と第２の電極膜との間に容
量を構成する容量の形成方法にある。
次に本発明の実施例を説明する。
第１図は、本発明を用いて容量を形成する場合
の一実施例を示しており、その製作工程を説明す
るための断面構造を示している。図において、１
は半導体基板、２および２２は絶縁膜、３は電
極、４は不純物領域、５および５６は絶縁膜、６
はイオンの飛来方向、７は電極をそれぞれ示す。
半導体基板１としてシリコンを、電極３として多
結晶シリコンを絶縁膜５としてTa2O5を用いて容
量を作る工程を順を追つて説明する。
の一実施例を示しており、その製作工程を説明す
るための断面構造を示している。図において、１
は半導体基板、２および２２は絶縁膜、３は電
極、４は不純物領域、５および５６は絶縁膜、６
はイオンの飛来方向、７は電極をそれぞれ示す。
半導体基板１としてシリコンを、電極３として多
結晶シリコンを絶縁膜５としてTa2O5を用いて容
量を作る工程を順を追つて説明する。
まず、一導電型を有するシリコン基板１の表面
にSiO2などの絶縁膜２が設けられ、続いて当該
絶縁膜２の一部が選択除去され窓２５が形成され
る（第１図ａ）。
にSiO2などの絶縁膜２が設けられ、続いて当該
絶縁膜２の一部が選択除去され窓２５が形成され
る（第１図ａ）。
次に、絶縁膜２をマスクとして窓２５からシリ
コン基板の表面に不純物が導入され、該基板１と
逆の導電型を有する不純物領域４が形成され、続
いて多結晶シリコン膜３が気相成長法などの手段
を用いて形成される（第１図ｂ）。該不純物の導
入は、熱拡散法を用いても、あるいはイオン打込
法を用いても良くその選択は自由である。該不純
物領域４は電極として用いるため、高濃度に形成
される必要がある。また、多結晶シリコン膜３は
電極として用いるため、不純物を高濃度に含ませ
る必要がある。かかる不純物の導入は熱拡散法を
用いても、あるいはイオン打込み法を用いても良
く、さらに多結晶シリコン膜形成時に雰囲気中に
含ませても良く、その選択は自由である。なお、
窓２５が形成された後に不純物領域４を形成せず
に多結晶シリコン膜３を形成し、続いて当該多結
晶シリコン膜中に半導体基板１と逆型の不純物を
高濃度に導入し熱処理することにより不純物領域
４を形成しても良く、その選択は自由である。な
お、第１図ｂの構造を形成した後に、多結晶シリ
ンダ膜３を選択的に除去し多結晶パターンとして
も良い。
コン基板の表面に不純物が導入され、該基板１と
逆の導電型を有する不純物領域４が形成され、続
いて多結晶シリコン膜３が気相成長法などの手段
を用いて形成される（第１図ｂ）。該不純物の導
入は、熱拡散法を用いても、あるいはイオン打込
法を用いても良くその選択は自由である。該不純
物領域４は電極として用いるため、高濃度に形成
される必要がある。また、多結晶シリコン膜３は
電極として用いるため、不純物を高濃度に含ませ
る必要がある。かかる不純物の導入は熱拡散法を
用いても、あるいはイオン打込み法を用いても良
く、さらに多結晶シリコン膜形成時に雰囲気中に
含ませても良く、その選択は自由である。なお、
窓２５が形成された後に不純物領域４を形成せず
に多結晶シリコン膜３を形成し、続いて当該多結
晶シリコン膜中に半導体基板１と逆型の不純物を
高濃度に導入し熱処理することにより不純物領域
４を形成しても良く、その選択は自由である。な
お、第１図ｂの構造を形成した後に、多結晶シリ
ンダ膜３を選択的に除去し多結晶パターンとして
も良い。
次に、前記多結晶シリコン膜３の表面にSiO2
などの絶縁膜２２を形成し、続いて当該絶縁膜２
２の表面にTa2O5膜５が設けられ、続いてAr、
O2、Ta、Mo、Ti、Pt、Ｗなどの物質もしくは
As、Ｐ、Ｂなどの不純物として働く物質６が、
当該膜５にイオン打込みされ、当該膜５が非晶質
の構造を持つ非晶質Ta2O5膜５６に変えられる
（第１図ｃ）。Ta2O5膜５の形成は、例えばTaを
真空中でスパツタ蒸着した後に、酸素雰囲気中で
熱処理する。あるいは陽極酸化するなどの手段で
酸化することにより、もしくはTa2O5を真空中で
スパツタ蒸着する、あるいは気相成長法により堆
積するなどのうちでいずれの手段を用いても選択
は自由である。絶縁膜２２は、多結晶シリコン膜
３とTa2O5膜５との反応を防止するために設けら
れるものであり、大きな容量を得る上では当該膜
２２は薄く形成される必要があり、好ましい膜厚
は50〜100〓である。また、Ta2O5膜５は大きな
容量を得る上から薄くよるのが望ましく、100〜
500〓の膜厚であることが好ましい。イオン打込
みの好ましい条件は、電圧10〜50KeV、打込量
1014〜1016cm-2である。なお、Ta2O5膜５の表面
から奥まで全域を充分に非晶質化するべく、加速
電圧を種々変化させてイオン打込みしても良い。
さらに、当該イオン打込みは、前記Ta2O5膜５を
選択的に除去し、パターンとなした後に行つても
良い。
などの絶縁膜２２を形成し、続いて当該絶縁膜２
２の表面にTa2O5膜５が設けられ、続いてAr、
O2、Ta、Mo、Ti、Pt、Ｗなどの物質もしくは
As、Ｐ、Ｂなどの不純物として働く物質６が、
当該膜５にイオン打込みされ、当該膜５が非晶質
の構造を持つ非晶質Ta2O5膜５６に変えられる
（第１図ｃ）。Ta2O5膜５の形成は、例えばTaを
真空中でスパツタ蒸着した後に、酸素雰囲気中で
熱処理する。あるいは陽極酸化するなどの手段で
酸化することにより、もしくはTa2O5を真空中で
スパツタ蒸着する、あるいは気相成長法により堆
積するなどのうちでいずれの手段を用いても選択
は自由である。絶縁膜２２は、多結晶シリコン膜
３とTa2O5膜５との反応を防止するために設けら
れるものであり、大きな容量を得る上では当該膜
２２は薄く形成される必要があり、好ましい膜厚
は50〜100〓である。また、Ta2O5膜５は大きな
容量を得る上から薄くよるのが望ましく、100〜
500〓の膜厚であることが好ましい。イオン打込
みの好ましい条件は、電圧10〜50KeV、打込量
1014〜1016cm-2である。なお、Ta2O5膜５の表面
から奥まで全域を充分に非晶質化するべく、加速
電圧を種々変化させてイオン打込みしても良い。
さらに、当該イオン打込みは、前記Ta2O5膜５を
選択的に除去し、パターンとなした後に行つても
良い。
次に、600〜800℃の不活性ガス雰囲気中もしく
は酸素あるいは水分を含む雰囲気中で熱処理を行
い、続いて電極パターン７が形成されることによ
り多結晶シリコン膜３、絶縁膜２２、Ta2O5膜５
６、電極７との間に容量が形成される（第１図
ｄ。
は酸素あるいは水分を含む雰囲気中で熱処理を行
い、続いて電極パターン７が形成されることによ
り多結晶シリコン膜３、絶縁膜２２、Ta2O5膜５
６、電極７との間に容量が形成される（第１図
ｄ。
当該実施例では、多結晶電極膜３と高濃度不純
物領域４とはオーム接触であるため、高濃度不純
物領域４と電極７との間に電圧を印加することで
容量として機能させることが出来る特徴を持つ。
物領域４とはオーム接触であるため、高濃度不純
物領域４と電極７との間に電圧を印加することで
容量として機能させることが出来る特徴を持つ。
上記した実施例では、絶縁膜５としてTa2O5膜
を形成することとして説明したが、これは他の絶
縁膜例えばMgO、TiO2、Mb2O5などの絶縁膜を
用いる場合でも、さらにBaTiO3などの強誘電体
膜を用いる場合でも本発明は適用できる。
を形成することとして説明したが、これは他の絶
縁膜例えばMgO、TiO2、Mb2O5などの絶縁膜を
用いる場合でも、さらにBaTiO3などの強誘電体
膜を用いる場合でも本発明は適用できる。
また、電極３として多結晶シリコン膜を用いる
こととして説明したが、これはMo、Ti、Pt、Ｗ
などの金属を用いても、あるいはシリコンとの合
金膜（シリサイド）を用いても本発明に適用でき
る。
こととして説明したが、これはMo、Ti、Pt、Ｗ
などの金属を用いても、あるいはシリコンとの合
金膜（シリサイド）を用いても本発明に適用でき
る。
また、絶縁膜２２としてSiO2を用いて説明し
たが、これはSi3N4などの絶縁膜を用いても良
く、さらに、当該絶縁膜２２は電極３と絶縁膜５
との反応を防止するために用いられているもので
あり、電極３と絶縁膜５とが反応しない物質の組
合せ、例えば電極３としてMoSiを、絶縁膜５と
してTa2O5を用いた場合には設ける必要はない。
たが、これはSi3N4などの絶縁膜を用いても良
く、さらに、当該絶縁膜２２は電極３と絶縁膜５
との反応を防止するために用いられているもので
あり、電極３と絶縁膜５とが反応しない物質の組
合せ、例えば電極３としてMoSiを、絶縁膜５と
してTa2O5を用いた場合には設ける必要はない。
第１図は、本発明の一実施例を説明するための
断面図である。 図において、１は半導体基板、２は絶縁膜、３
は電極、４は不純物領域、５は絶縁膜、６はイオ
ンの飛来方向、７は電極、２５は窓、２２は絶縁
膜、５６は非晶質膜、をそれぞれ示す。
断面図である。 図において、１は半導体基板、２は絶縁膜、３
は電極、４は不純物領域、５は絶縁膜、６はイオ
ンの飛来方向、７は電極、２５は窓、２２は絶縁
膜、５６は非晶質膜、をそれぞれ示す。
Claims (1)
- １ 半導体基板の一主面上に第１の絶縁膜を設け
る工程と、該第一の絶縁膜上に第２の絶縁膜を設
ける工程と、該第２の絶縁膜に加速せしめたイオ
ンを照射することにより前記第２の絶縁膜を非晶
質化する工程と、その後熱処理する工程とを有す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014633A JPS60160155A (ja) | 1984-01-30 | 1984-01-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014633A JPS60160155A (ja) | 1984-01-30 | 1984-01-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60160155A JPS60160155A (ja) | 1985-08-21 |
| JPH0367346B2 true JPH0367346B2 (ja) | 1991-10-22 |
Family
ID=11866596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59014633A Granted JPS60160155A (ja) | 1984-01-30 | 1984-01-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160155A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0754846B2 (ja) * | 1985-11-29 | 1995-06-07 | 株式会社日立製作所 | キャパシタの製造方法 |
| JPS6380969U (ja) * | 1986-11-17 | 1988-05-27 | ||
| US4943012A (en) * | 1987-02-09 | 1990-07-24 | Ryobi Ltd. | Double bearing fishing reel |
| JPH04359557A (ja) * | 1991-06-06 | 1992-12-11 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60107838A (ja) * | 1983-11-17 | 1985-06-13 | Nec Corp | 半導体装置の製造方法 |
-
1984
- 1984-01-30 JP JP59014633A patent/JPS60160155A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60160155A (ja) | 1985-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959745A (en) | Capacitor and method for producing the same | |
| US6118146A (en) | Microelectronic capacitors having tantalum pentoxide dielectrics | |
| US6075691A (en) | Thin film capacitors and process for making them | |
| US4432035A (en) | Method of making high dielectric constant insulators and capacitors using same | |
| US6461931B1 (en) | Thin dielectric films for DRAM storage capacitors | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| US5569619A (en) | Method for forming a capacitor of a semiconductor memory cell | |
| JPH0367346B2 (ja) | ||
| US20010055821A1 (en) | Method of manufacturing a capacitor having tantalum oxide film as an insulating film | |
| JPH11177048A5 (ja) | ||
| JPS60182155A (ja) | 容量の形成方法 | |
| US6238932B1 (en) | Method for fabricating reliable multilayer bottom electrode for ferroelectric capacitors | |
| JPS60107838A (ja) | 半導体装置の製造方法 | |
| JPH01154547A (ja) | 容量の製造方法 | |
| JPS6262472B2 (ja) | ||
| JP3316848B2 (ja) | 酸化タンタル膜を用いたキャパシタ構造の製造方法 | |
| JP2001077309A (ja) | キャパシタ及びその製造方法 | |
| JPS605531A (ja) | 絶縁膜の形成方法 | |
| JP2000252432A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0652774B2 (ja) | 薄膜キャパシタ | |
| JPH06204430A (ja) | 誘電体薄膜の製造方法 | |
| JP3420098B2 (ja) | 半導体装置の製造方法 | |
| JPS6364895B2 (ja) | ||
| JP2776115B2 (ja) | 薄膜コンデンサ及びその製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 |