JPH04367107A - 光検出回路 - Google Patents
光検出回路Info
- Publication number
- JPH04367107A JPH04367107A JP3143030A JP14303091A JPH04367107A JP H04367107 A JPH04367107 A JP H04367107A JP 3143030 A JP3143030 A JP 3143030A JP 14303091 A JP14303091 A JP 14303091A JP H04367107 A JPH04367107 A JP H04367107A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- output
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、光メモリ、レーザビー
ムプリンタ等に用いられる光検出回路に関する。
ムプリンタ等に用いられる光検出回路に関する。
【０００２】
【従来の技術】従来、光検出回路における高速化は、光
応用機器にとって重要なポイントとなる。また、この一
方でフィードバックを用いた光検出回路において、オー
プンループゲインを大きく取ることにより回路の安定な
動作も必要とされている。しかし、上述したような２つ
の条件を同時に満たすためには、エミッタ接地における
コレクタ抵抗が前者の場合に対しては小さく、後者の場
合に対しては大きくなければならないことから、互いに
相反する関係にあり問題となっている。
応用機器にとって重要なポイントとなる。また、この一
方でフィードバックを用いた光検出回路において、オー
プンループゲインを大きく取ることにより回路の安定な
動作も必要とされている。しかし、上述したような２つ
の条件を同時に満たすためには、エミッタ接地における
コレクタ抵抗が前者の場合に対しては小さく、後者の場
合に対しては大きくなければならないことから、互いに
相反する関係にあり問題となっている。
【０００３】その第一の従来例として、図７は、上述し
たような問題を有する代表的な回路である。これは、ト
ランジスタＱ１ のエミッタ接地のコレクタの出力を直
接容量Ｑ２ によってエミッタフォロワとしてインピー
ダンス変換し、そのフィードバックを抵抗Ｒｆにより行
っている。この場合、Ｑ１ のベースとコレクタとの間
の容量Ｃｂｃが存在するために、高速化するためにはコ
レクタ抵抗Ｒｃ１を大きな値とすることができない。も
し、Ｒｃ１を大きくすなわちＲｃ１／Ｒｅ１を大きくと
ると、ＣｂｃによるＱ１ 内での帰還が大きくなるため
、結局前述したような互いに相反する関係となる。
たような問題を有する代表的な回路である。これは、ト
ランジスタＱ１ のエミッタ接地のコレクタの出力を直
接容量Ｑ２ によってエミッタフォロワとしてインピー
ダンス変換し、そのフィードバックを抵抗Ｒｆにより行
っている。この場合、Ｑ１ のベースとコレクタとの間
の容量Ｃｂｃが存在するために、高速化するためにはコ
レクタ抵抗Ｒｃ１を大きな値とすることができない。も
し、Ｒｃ１を大きくすなわちＲｃ１／Ｒｅ１を大きくと
ると、ＣｂｃによるＱ１ 内での帰還が大きくなるため
、結局前述したような互いに相反する関係となる。
【０００４】また、図８はその第二の従来例を示すもの
である。この場合、Ｒｂ１は、Ｒｆと共に、Ｑ１ のベ
ースをバイアスしているが、通常、このような回路構成
では、Ｖｏｕｔ のオフセットは温度に対して負の係数
をもつようになっている（ただし、Ｒｂ１とＲｆの温度
係数が等しい場合である）。
である。この場合、Ｒｂ１は、Ｒｆと共に、Ｑ１ のベ
ースをバイアスしているが、通常、このような回路構成
では、Ｖｏｕｔ のオフセットは温度に対して負の係数
をもつようになっている（ただし、Ｒｂ１とＲｆの温度
係数が等しい場合である）。
【０００５】なお、この他に、上述したような問題に関
連した従来例としては、特開平１−２６４３１３号公報
や特開平２−８４８０３号公報等に開示されたものがあ
るが、ここでの説明は省略する。
連した従来例としては、特開平１−２６４３１３号公報
や特開平２−８４８０３号公報等に開示されたものがあ
るが、ここでの説明は省略する。
【０００６】
【発明が解決しようとする課題】第一の従来例は、カス
コード接続を用いない場合の回路例である。この場合、
Ｑ１ はエミッタ接地されそのコレクタ側の出力を直接
Ｒｃ１で受けているため、大きなＲｃ１を用いた場合、
Ｃｂｃによる応答性の劣化が問題となり、Ｒｆを大きく
とらなければならないような回路には適していない。
コード接続を用いない場合の回路例である。この場合、
Ｑ１ はエミッタ接地されそのコレクタ側の出力を直接
Ｒｃ１で受けているため、大きなＲｃ１を用いた場合、
Ｃｂｃによる応答性の劣化が問題となり、Ｒｆを大きく
とらなければならないような回路には適していない。
【０００７】第二の従来例の場合、Ｖｏｕｔ のオフセ
ットは温度に対して負の係数をもつような回路構成とな
っているため、ＤＣ電源から増幅するような場合には適
していない。
ットは温度に対して負の係数をもつような回路構成とな
っているため、ＤＣ電源から増幅するような場合には適
していない。
【０００８】また、これら２つの回路（図７、図８参照
）は、いずれもオフセットに大きな温度係数があり、し
かも、フィードバック抵抗の端子間の容量の影響を大き
く受け易いため、十分な帯域をとることができないとい
う問題がある。
）は、いずれもオフセットに大きな温度係数があり、し
かも、フィードバック抵抗の端子間の容量の影響を大き
く受け易いため、十分な帯域をとることができないとい
う問題がある。
【０００９】
【課題を解決するための手段】請求項１記載の発明では
、フォトダイオードの出力をエミッタ接地されたトラン
ジスタで増幅しそのトランジスタのコレクタの出力をベ
ース接地で受けるカスコード回路を設け、このカスコー
ド回路の出力側にエミッタフォロワ回路を接続し、この
エミッタフォロワ回路の出力の一部を前記カスコード回
路の一段目のトランジスタのベースへフィードバックす
るフィードバック回路を設け、前記カスコード回路のエ
ミッタ接地されたトランジスタのベースとアースとの間
にバイアス抵抗と順方向のバイアス用ダイオードとを直
列状態で接続した。
、フォトダイオードの出力をエミッタ接地されたトラン
ジスタで増幅しそのトランジスタのコレクタの出力をベ
ース接地で受けるカスコード回路を設け、このカスコー
ド回路の出力側にエミッタフォロワ回路を接続し、この
エミッタフォロワ回路の出力の一部を前記カスコード回
路の一段目のトランジスタのベースへフィードバックす
るフィードバック回路を設け、前記カスコード回路のエ
ミッタ接地されたトランジスタのベースとアースとの間
にバイアス抵抗と順方向のバイアス用ダイオードとを直
列状態で接続した。
【００１０】請求項２記載の発明では、請求項１記載の
発明において、エミッタフォロワ回路のトランジスタの
コレクタ側に抵抗を接続し、前記トランジスタのエミッ
タ側の出力を抵抗を介して取り出した信号と前記トラン
ジスタのコレクタ側の出力をコンデンサを介して取り出
した信号とをカスコード回路の一段目のトランジスタの
ベースへフィードバックするように設定した。
発明において、エミッタフォロワ回路のトランジスタの
コレクタ側に抵抗を接続し、前記トランジスタのエミッ
タ側の出力を抵抗を介して取り出した信号と前記トラン
ジスタのコレクタ側の出力をコンデンサを介して取り出
した信号とをカスコード回路の一段目のトランジスタの
ベースへフィードバックするように設定した。
【００１１】
【作用】請求項１記載の発明においては、カスコード回
路とエミッタフォロワ回路とを設けたことにより、初段
のトランジスタのベースとコレクタ間の容量の影響によ
って帯域の劣化をなくし、しかも、初段のトランジスタ
のコレクタに接続された抵抗による大きな電圧ゲイン（
オープンループゲイン）を得ることが可能となり、また
、フィードバック回路を用いて一段と深いフィードバッ
クをかけることができるため、回路系全体の動作を一段
と安定させることが可能となり、さらに、順方向バイア
スのダイオードとＩＣ中における抵抗を組み合わせるこ
とにより、オフセットの温度係数を一段と小さくするこ
とが可能となる。
路とエミッタフォロワ回路とを設けたことにより、初段
のトランジスタのベースとコレクタ間の容量の影響によ
って帯域の劣化をなくし、しかも、初段のトランジスタ
のコレクタに接続された抵抗による大きな電圧ゲイン（
オープンループゲイン）を得ることが可能となり、また
、フィードバック回路を用いて一段と深いフィードバッ
クをかけることができるため、回路系全体の動作を一段
と安定させることが可能となり、さらに、順方向バイア
スのダイオードとＩＣ中における抵抗を組み合わせるこ
とにより、オフセットの温度係数を一段と小さくするこ
とが可能となる。
【００１２】請求項２記載の発明においては、エミッタ
フォロワ回路のエミッタ側の出力を抵抗及びコレクタ側
の出力をコンデンサを介して、初段のトランジスタのベ
ースにフィードバックさせることにより、高速応答性を
一段と高めることが可能となる。
フォロワ回路のエミッタ側の出力を抵抗及びコレクタ側
の出力をコンデンサを介して、初段のトランジスタのベ
ースにフィードバックさせることにより、高速応答性を
一段と高めることが可能となる。
【００１３】
【実施例】本発明の第一の実施例を図１及び図２に基づ
いて説明する。図１は、フォトダイオードの出力のＩ／
Ｖ変換用初段アンプの回路構成を示すものである。すな
わち、フォトダイオードＰＤの出力側にはトランジスタ
Ｑ１，Ｑ２を備えたカスコード回路１が接続されている
。 このカスコード回路１のエミッタ接地されたトランジス
タＱ１ のベースとアースとの間にはバイアス抵抗ｒｂ
１と順方向のバイアス用ダイオードＤｂ１とが直列状態
で接続されている。前記カスコード回路１の出力側には
エミッタフォロワ回路２が接続されている。このエミッ
タフォロワ回路２の出力の一部は前記カスコード回路１
の一段目のトランジスタＱ１ のベースへフィードバッ
クするフィードバック回路３が接続されている。この場
合、フィードバック回路３は、トランジスタＱ３ のエ
ミッタ側に接続された抵抗ｒｆｎを介して取り出した信
号と、トランジスタＱ３ のコレクタ側に接続されたコ
ンデンサＣｆｐを介して取り出した信号とが前記カスコ
ード回路１の一段目のトランジスタＱ１ のベースへフ
ィードバックされるようになっている。
いて説明する。図１は、フォトダイオードの出力のＩ／
Ｖ変換用初段アンプの回路構成を示すものである。すな
わち、フォトダイオードＰＤの出力側にはトランジスタ
Ｑ１，Ｑ２を備えたカスコード回路１が接続されている
。 このカスコード回路１のエミッタ接地されたトランジス
タＱ１ のベースとアースとの間にはバイアス抵抗ｒｂ
１と順方向のバイアス用ダイオードＤｂ１とが直列状態
で接続されている。前記カスコード回路１の出力側には
エミッタフォロワ回路２が接続されている。このエミッ
タフォロワ回路２の出力の一部は前記カスコード回路１
の一段目のトランジスタＱ１ のベースへフィードバッ
クするフィードバック回路３が接続されている。この場
合、フィードバック回路３は、トランジスタＱ３ のエ
ミッタ側に接続された抵抗ｒｆｎを介して取り出した信
号と、トランジスタＱ３ のコレクタ側に接続されたコ
ンデンサＣｆｐを介して取り出した信号とが前記カスコ
ード回路１の一段目のトランジスタＱ１ のベースへフ
ィードバックされるようになっている。
【００１４】このような構成において、ＰＤはＶｃｃ側
へ逆バイアスされており、そのアノード側はＮＰＮトラ
ンジスタＱ１，Ｑ２の２個で構成されたカスコード回路
１の１段目のＱ１ のベースに接続されている。そのカ
スコード接続の２段目のＱ２ において、ベースは抵抗
ｒｂ２，ｒｂｂ２ でバイアスされており、また、ＡＣ
的には十分低いインピーダンスＣｂ２ でアースされて
いる。そのＱ２ のコレクタ側から３段目のＱ３ をエ
ミッタフォロワしており、また、エミッタ側からｒｆｎ
を介して負帰還し、コレクタ側からＣｆｐを介して正帰
還し、１段目のＱ１ のベースに接続されている。この
場合、そのＱ１ のベースバイアスは、負帰還の抵抗ｒ
ｆｎと、バイアス抵抗ｒｂ１と、バイアス用ダイオード
Ｄｂ１とによって行われている。
へ逆バイアスされており、そのアノード側はＮＰＮトラ
ンジスタＱ１，Ｑ２の２個で構成されたカスコード回路
１の１段目のＱ１ のベースに接続されている。そのカ
スコード接続の２段目のＱ２ において、ベースは抵抗
ｒｂ２，ｒｂｂ２ でバイアスされており、また、ＡＣ
的には十分低いインピーダンスＣｂ２ でアースされて
いる。そのＱ２ のコレクタ側から３段目のＱ３ をエ
ミッタフォロワしており、また、エミッタ側からｒｆｎ
を介して負帰還し、コレクタ側からＣｆｐを介して正帰
還し、１段目のＱ１ のベースに接続されている。この
場合、そのＱ１ のベースバイアスは、負帰還の抵抗ｒ
ｆｎと、バイアス抵抗ｒｂ１と、バイアス用ダイオード
Ｄｂ１とによって行われている。
【００１５】ＰＤからの電流出力は、Ｑ１ のエミッタ
接地による電流増幅が行われ、Ｑ２ のベース接地によ
る低入力インピーダンスで入力し、高インピーダンスに
変換されて出力される。エミッタ接地において、応答速
度に影響を及ぼすのは、コレクタ側の負荷インピーダン
スが大きい場合であるが、ここでは、カスコード接続に
よりＱ１，Ｑ２間は低インピーダンスにて動作している
ため、Ｑ１ の応答性は良いものとすることができる。 また、Ｑ２ のベース接地の出力を抵抗ｒｃ２により電
圧降下させて電圧信号として取り出し、Ｑ３ のエミッ
タフォロワによってインピーダンス変換して出力する。 従って、ベース接地によりｒｃ２に大きな抵抗を挿入し
てもＱ２ は高速応答するため、Ｑ２がない、すなわち
、Ｑ１ によるエミッタ接地のみの場合に比べて高ゲイ
ンでしかも高速性に優れている。
接地による電流増幅が行われ、Ｑ２ のベース接地によ
る低入力インピーダンスで入力し、高インピーダンスに
変換されて出力される。エミッタ接地において、応答速
度に影響を及ぼすのは、コレクタ側の負荷インピーダン
スが大きい場合であるが、ここでは、カスコード接続に
よりＱ１，Ｑ２間は低インピーダンスにて動作している
ため、Ｑ１ の応答性は良いものとすることができる。 また、Ｑ２ のベース接地の出力を抵抗ｒｃ２により電
圧降下させて電圧信号として取り出し、Ｑ３ のエミッ
タフォロワによってインピーダンス変換して出力する。 従って、ベース接地によりｒｃ２に大きな抵抗を挿入し
てもＱ２ は高速応答するため、Ｑ２がない、すなわち
、Ｑ１ によるエミッタ接地のみの場合に比べて高ゲイ
ンでしかも高速性に優れている。
【００１６】また、フィードバックにおいて、図１のｒ
ｆｎは小さな端子間容量Ｃｆｎを有し、高域におけるク
ローズドループゲインを低くし、帯域が狭くなってしま
っていた。そこで、Ｑ３ のコレクタ側に小さな抵抗ｒ
ｃ３を接続し、容量Ｃｆｐを介して正帰還をかけること
により、高域のゲインの落ち込みを補償することが可能
となる。
ｆｎは小さな端子間容量Ｃｆｎを有し、高域におけるク
ローズドループゲインを低くし、帯域が狭くなってしま
っていた。そこで、Ｑ３ のコレクタ側に小さな抵抗ｒ
ｃ３を接続し、容量Ｃｆｐを介して正帰還をかけること
により、高域のゲインの落ち込みを補償することが可能
となる。
【００１７】さらに、各抵抗及びトランジスタは温度係
数をもち、実際の応用において特にオフセットに悪い影
響を及ぼしていたが、Ｑ１ のベースにｒｂ１とＤｂ１
とをバイアスすることによって、ｒｂ１の大きさを選ぶ
だけで、本回路の出力信号のオフセットの温度係数を調
整することができる。また、Ｑ１ の前段に図２に示す
ように、トランジスタＱ４ のエミッタフォロワを取り
付けた場合には、バイアス用ダイオードＤｂ を１個又
は２個以上挿入し、抵抗ｒと共に補償するようにすれば
よい。
数をもち、実際の応用において特にオフセットに悪い影
響を及ぼしていたが、Ｑ１ のベースにｒｂ１とＤｂ１
とをバイアスすることによって、ｒｂ１の大きさを選ぶ
だけで、本回路の出力信号のオフセットの温度係数を調
整することができる。また、Ｑ１ の前段に図２に示す
ように、トランジスタＱ４ のエミッタフォロワを取り
付けた場合には、バイアス用ダイオードＤｂ を１個又
は２個以上挿入し、抵抗ｒと共に補償するようにすれば
よい。
【００１８】その具体例として、数値を挙げて従来例と
比較してみると、前述した第二の従来例（図８参照）で
は、ｒｆ（＝ｒｆｎ）＝１００ｋΩ、そのｒｆ の端子
間容量Ｃｆ（＝Ｃｆｐ）＝０．１ｐＦとすると、帯域ｆ
ｃの値は良くてもｆｃ＝３０ＭＨｚである。これに対し
て、本実施例の図１においては、Ｑ３ のコレクタ側か
ら正帰還をかけることにより、ｆｃ ＝１００ＭＨｚ以
上の補償を行うことができる。
比較してみると、前述した第二の従来例（図８参照）で
は、ｒｆ（＝ｒｆｎ）＝１００ｋΩ、そのｒｆ の端子
間容量Ｃｆ（＝Ｃｆｐ）＝０．１ｐＦとすると、帯域ｆ
ｃの値は良くてもｆｃ＝３０ＭＨｚである。これに対し
て、本実施例の図１においては、Ｑ３ のコレクタ側か
ら正帰還をかけることにより、ｆｃ ＝１００ＭＨｚ以
上の補償を行うことができる。
【００１９】ここで、さらに、図１に基づく具体例を数
値を挙げて説明する。抵抗の端子間容量はすべて０．１
ｐＦ、Ｖｃｃ＝１２ｖ、ｒｂ１＝１０．５ｋΩ、ｒｃ２
＝５６ｋΩ、ｒｃ３＝１００Ω、ｒｅ３＝１０ｋΩ、ｒ
ｆｎ＝１００ｋΩ、Ｃｆｐ＝９ｐＦ、Ｃｂ２＝１０μＦ
、Ｃｐｄ＝３ｐＦ（２７°Ｃ、抵抗の温度係数２２００
ｐｐｍ／°Ｃ）の時、帯域ｆｃは、 ｆｃ≒７０ＭＨｚ、トランスインピーダンス９３ｋΩこ
れに対して、ｒｃ３＝０Ω、Ｃｆｐ＝０ｐＦとして補償
しない時は、 ｆｃ≒２０ＭＨｚ となる。
値を挙げて説明する。抵抗の端子間容量はすべて０．１
ｐＦ、Ｖｃｃ＝１２ｖ、ｒｂ１＝１０．５ｋΩ、ｒｃ２
＝５６ｋΩ、ｒｃ３＝１００Ω、ｒｅ３＝１０ｋΩ、ｒ
ｆｎ＝１００ｋΩ、Ｃｆｐ＝９ｐＦ、Ｃｂ２＝１０μＦ
、Ｃｐｄ＝３ｐＦ（２７°Ｃ、抵抗の温度係数２２００
ｐｐｍ／°Ｃ）の時、帯域ｆｃは、 ｆｃ≒７０ＭＨｚ、トランスインピーダンス９３ｋΩこ
れに対して、ｒｃ３＝０Ω、Ｃｆｐ＝０ｐＦとして補償
しない時は、 ｆｃ≒２０ＭＨｚ となる。
【００２０】また、ｒｂ１＝１０ｋΩ、１０．５ｋΩ、
１１ｋΩとすると、Ｖｏｕｔ のオフセット電圧の値は
、各温度Ｔ°Ｃに対して、下記の表１のような値となる
。
１１ｋΩとすると、Ｖｏｕｔ のオフセット電圧の値は
、各温度Ｔ°Ｃに対して、下記の表１のような値となる
。
【００２１】
【表１】
【００２２】これにより、ｒｂ１＝１０．５ｋΩの時、
Ｖｏｕｔ のオフセットの温度変化は非常に小さくなる
ことがわかる。
Ｖｏｕｔ のオフセットの温度変化は非常に小さくなる
ことがわかる。
【００２３】次に、本発明の第二の実施例を図３に基づ
いて説明する。ここでは、エミッタフォロワで使用して
いるＱ３ が反対極性のトランジスタ、すなわち、Ｑ１
，Ｑ２のＮＰＮトランジスタに対して、Ｑ３ がＰＮＰ
トランジスタからなっている場合の回路構成を示すもの
である。この場合にも、図１と同様に、正帰還に対して
はコレクタ側からＣｆｎを入れることによりさらに広帯
域化することができる。
いて説明する。ここでは、エミッタフォロワで使用して
いるＱ３ が反対極性のトランジスタ、すなわち、Ｑ１
，Ｑ２のＮＰＮトランジスタに対して、Ｑ３ がＰＮＰ
トランジスタからなっている場合の回路構成を示すもの
である。この場合にも、図１と同様に、正帰還に対して
はコレクタ側からＣｆｎを入れることによりさらに広帯
域化することができる。
【００２４】次に、本発明の第三の実施例を図４に基づ
いて説明する。ここでは、トランジスタＱ１，Ｑ２，Ｑ
３ をすべてＰＮＰで構成した場合で図８に対応するも
のである。この場合、図１と同様に、正帰還をかけて広
帯域化したり、ダイオードと抵抗とによる温度補償を行
うこともできる。
いて説明する。ここでは、トランジスタＱ１，Ｑ２，Ｑ
３ をすべてＰＮＰで構成した場合で図８に対応するも
のである。この場合、図１と同様に、正帰還をかけて広
帯域化したり、ダイオードと抵抗とによる温度補償を行
うこともできる。
【００２５】次に、本発明の第四の実施例を図５に基づ
いて説明する。ここでは、フォトディテクタＰＤをアー
ス側と接続した場合の回路構成を示すものである。この
場合、ＰＤに逆バイアスを大きくかけるためには、図６
に示すようにエミッタフォロワのトランジスタＱ４ （
この図６では１段だけ）を何段か接続するか、Ｄｅ１の
ようなダイオードを何個かＱ１ のエミッタ側に接続す
るようにする。このような素子の接続は図１の正帰還回
路には挿入することができるが、ベースとアースとの間
にＰＤを接続しているため、その代わりにＱ１ のエミ
ッタ側に抵抗ｒｅ１とダイオードＤｅ１とを接続するよ
うにする。ただし、その場合には、抵抗ｒｅ１を大きく
すると、Ｑ２ における電圧ゲインは小さくなるため、
十分な補償を行うのは難しくなるため注意を要する必要
がある。
いて説明する。ここでは、フォトディテクタＰＤをアー
ス側と接続した場合の回路構成を示すものである。この
場合、ＰＤに逆バイアスを大きくかけるためには、図６
に示すようにエミッタフォロワのトランジスタＱ４ （
この図６では１段だけ）を何段か接続するか、Ｄｅ１の
ようなダイオードを何個かＱ１ のエミッタ側に接続す
るようにする。このような素子の接続は図１の正帰還回
路には挿入することができるが、ベースとアースとの間
にＰＤを接続しているため、その代わりにＱ１ のエミ
ッタ側に抵抗ｒｅ１とダイオードＤｅ１とを接続するよ
うにする。ただし、その場合には、抵抗ｒｅ１を大きく
すると、Ｑ２ における電圧ゲインは小さくなるため、
十分な補償を行うのは難しくなるため注意を要する必要
がある。
【００２６】
【発明の効果】請求項１記載の発明は、フォトダイオー
ドの出力をエミッタ接地されたトランジスタで増幅しそ
のトランジスタのコレクタの出力をベース接地で受ける
カスコード回路を設け、このカスコード回路の出力側に
エミッタフォロワ回路を接続し、このエミッタフォロワ
回路の出力の一部を前記カスコード回路の一段目のトラ
ンジスタのベースへフィードバックするフィードバック
回路を設け、前記カスコード回路のエミッタ接地された
トランジスタのベースとアースとの間にバイアス抵抗と
順方向のバイアス用ダイオードとを直列状態で接続した
ので、このようにカスコード回路とエミッタフォロワ回
路とを設けたことにより、初段のトランジスタのベース
とコレクタ間の容量の影響によって帯域の劣化をなくし
、しかも、初段のトランジスタのコレクタに接続された
抵抗による大きな電圧ゲイン（オープンループゲイン）
を得ることが可能となり、また、フィードバック回路を
用いて一段と深いフィードバックをかけることができる
ため、回路系全体の動作を一段と安定させることが可能
となり、さらに、順方向バイアスのダイオードとＩＣ中
における抵抗を組み合わせることにより、オフセットの
温度係数を一段と小さくすることができるものである。
ドの出力をエミッタ接地されたトランジスタで増幅しそ
のトランジスタのコレクタの出力をベース接地で受ける
カスコード回路を設け、このカスコード回路の出力側に
エミッタフォロワ回路を接続し、このエミッタフォロワ
回路の出力の一部を前記カスコード回路の一段目のトラ
ンジスタのベースへフィードバックするフィードバック
回路を設け、前記カスコード回路のエミッタ接地された
トランジスタのベースとアースとの間にバイアス抵抗と
順方向のバイアス用ダイオードとを直列状態で接続した
ので、このようにカスコード回路とエミッタフォロワ回
路とを設けたことにより、初段のトランジスタのベース
とコレクタ間の容量の影響によって帯域の劣化をなくし
、しかも、初段のトランジスタのコレクタに接続された
抵抗による大きな電圧ゲイン（オープンループゲイン）
を得ることが可能となり、また、フィードバック回路を
用いて一段と深いフィードバックをかけることができる
ため、回路系全体の動作を一段と安定させることが可能
となり、さらに、順方向バイアスのダイオードとＩＣ中
における抵抗を組み合わせることにより、オフセットの
温度係数を一段と小さくすることができるものである。
【００２７】請求項２記載の発明は、エミッタフォロワ
回路のトランジスタのコレクタ側に抵抗を接続し、前記
トランジスタのエミッタ側の出力を抵抗を介して取り出
した信号と前記トランジスタのコレクタ側の出力をコン
デンサを介して取り出した信号とをカスコード回路の一
段目のトランジスタのベースへフィードバックするよう
に設定したので、エミッタフォロワ回路のエミッタ側の
出力を抵抗及びコレクタ側の出力をコンデンサを介して
、初段のトランジスタのベースにフィードバックさせる
ことにより、高速応答性を一段と高めることが可能とな
るものである。
回路のトランジスタのコレクタ側に抵抗を接続し、前記
トランジスタのエミッタ側の出力を抵抗を介して取り出
した信号と前記トランジスタのコレクタ側の出力をコン
デンサを介して取り出した信号とをカスコード回路の一
段目のトランジスタのベースへフィードバックするよう
に設定したので、エミッタフォロワ回路のエミッタ側の
出力を抵抗及びコレクタ側の出力をコンデンサを介して
、初段のトランジスタのベースにフィードバックさせる
ことにより、高速応答性を一段と高めることが可能とな
るものである。
【図１】本発明の第一の実施例を示す回路図である。
【図２】図１のカスコード回路の初段のトランジスタの
前段にエミッタフォロワ回路を設けた場合の様子を示す
回路図である。
前段にエミッタフォロワ回路を設けた場合の様子を示す
回路図である。
【図３】本発明の第二の実施例を示す回路図である。
【図４】本発明の第三の実施例を示す回路図である。
【図５】本発明の第四の実施例を示す回路図である。
【図６】第四の実施例の変形例を示す回路図である。
【図７】第一の従来例を示す回路図である。
【図８】第二の従来例を示す回路図である。
１ フォトダイオード
２ エミッタフォロワ回路
３ フィードバック回路
ＰＤ フォトダイオード
Ｑ１ トランジスタ
Ｑ３ トランジスタ
ｒｂ１ バイアス抵抗
Ｄｂ１ 順方向のバイアス用ダイオードｒｃ３
抵抗 ｒｆｎ 抵抗 Ｃｆｐ コンデンサ
抵抗 ｒｆｎ 抵抗 Ｃｆｐ コンデンサ
Claims (2)
- 【請求項１】 フォトダイオードの出力をエミッタ接
地されたトランジスタで増幅しそのコレクタの出力をベ
ース接地で受けるカスコード回路を設け、このカスコー
ド回路の出力側にエミッタフォロワ回路を接続し、この
エミッタフォロワ回路の出力の一部を前記カスコード回
路の一段目のトランジスタのベースへフィードバックす
るフィードバック回路を設け、前記カスコード回路のエ
ミッタ接地されたトランジスタのベースとアースとの間
にバイアス抵抗と順方向のバイアス用ダイオードとを直
列状態で接続したことを特徴とする光検出回路。 - 【請求項２】 エミッタフォロワ回路のトランジスタ
のコレクタ側に抵抗を接続し、前記トランジスタのエミ
ッタ側の出力を抵抗を介して取り出した信号と前記トラ
ンジスタのコレクタ側の出力をコンデンサを介して取り
出した信号とをカスコード回路の一段目のトランジスタ
のベースへフィードバックするように設定したことを特
徴とする請求項１記載の光検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14303091A JP3217806B2 (ja) | 1991-06-14 | 1991-06-14 | 光検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14303091A JP3217806B2 (ja) | 1991-06-14 | 1991-06-14 | 光検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04367107A true JPH04367107A (ja) | 1992-12-18 |
| JP3217806B2 JP3217806B2 (ja) | 2001-10-15 |
Family
ID=15329278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14303091A Expired - Fee Related JP3217806B2 (ja) | 1991-06-14 | 1991-06-14 | 光検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3217806B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19523431A1 (de) * | 1995-06-28 | 1997-01-09 | Telefunken Microelectron | Schaltungsanordnung zur Umwandlung eines optischen Signals in ein elektrisches Signal |
| JPH0964654A (ja) * | 1995-08-29 | 1997-03-07 | Olympus Optical Co Ltd | 光電変換回路 |
| JPH10242772A (ja) * | 1997-02-26 | 1998-09-11 | Sharp Corp | 電流電圧変換回路およびその調整方法 |
| JP2015192267A (ja) * | 2014-03-28 | 2015-11-02 | 日本電信電話株式会社 | エミッタフォロア回路 |
-
1991
- 1991-06-14 JP JP14303091A patent/JP3217806B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19523431A1 (de) * | 1995-06-28 | 1997-01-09 | Telefunken Microelectron | Schaltungsanordnung zur Umwandlung eines optischen Signals in ein elektrisches Signal |
| DE19523431C2 (de) * | 1995-06-28 | 1998-07-30 | Telefunken Microelectron | Schaltungsanordnung zur Umwandlung eines optischen Signals in ein elektrisches Signal |
| JPH0964654A (ja) * | 1995-08-29 | 1997-03-07 | Olympus Optical Co Ltd | 光電変換回路 |
| JPH10242772A (ja) * | 1997-02-26 | 1998-09-11 | Sharp Corp | 電流電圧変換回路およびその調整方法 |
| JP2015192267A (ja) * | 2014-03-28 | 2015-11-02 | 日本電信電話株式会社 | エミッタフォロア回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3217806B2 (ja) | 2001-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4888562A (en) | Low noise, high speed current or voltage amplifier | |
| US20050052247A1 (en) | Triode region mosfet current source to bias a transimpedance amplifier | |
| US6710915B2 (en) | Light amplifier device and optical pickup device employing it | |
| US5708392A (en) | Method and apparatus for providing limiting transimpedance amplification | |
| JP2013102558A (ja) | 光受信回路用信号増幅器 | |
| CA1165829A (en) | Integrated amplifier arrangement | |
| CN114123984A (zh) | 一种功率检波电路以及集成芯片 | |
| US5384532A (en) | Bipolar test probe | |
| US20080240735A1 (en) | Symmetrical Optical Receiver | |
| US5504456A (en) | Low noise wide band amplifier | |
| US6844784B1 (en) | Wide dynamic range transimpedance amplifier | |
| JPH04367107A (ja) | 光検出回路 | |
| US20050258905A1 (en) | Current-mode preamplifiers | |
| JP4058981B2 (ja) | 光受信モジュール | |
| US4167708A (en) | Transistor amplifier | |
| JPS634961B2 (ja) | ||
| JP3182735B2 (ja) | 低雑音分布増幅器 | |
| JP2765257B2 (ja) | 増幅回路 | |
| JP4271364B2 (ja) | 受光増幅回路 | |
| US11394352B2 (en) | Transimpedance amplifier circuit | |
| US6885247B2 (en) | Current amplifier | |
| JPH07226631A (ja) | 光信号検出回路 | |
| EP0687061A1 (en) | An improved transimpedance amplifier circuit for use in an optical receiver | |
| KR0142353B1 (ko) | 이득을 갖는 전류 미러 회로 | |
| JP3538040B2 (ja) | 受光回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |