JPH04367243A - Semiconductor wafer - Google Patents
Semiconductor waferInfo
- Publication number
- JPH04367243A JPH04367243A JP17068291A JP17068291A JPH04367243A JP H04367243 A JPH04367243 A JP H04367243A JP 17068291 A JP17068291 A JP 17068291A JP 17068291 A JP17068291 A JP 17068291A JP H04367243 A JPH04367243 A JP H04367243A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- test
- multiplexer
- wafer
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】この発明は、半導体ウエハに関し
、特にプロービングシステムの低コスト化,高精度化を
達成できるものに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor wafers, and particularly to a probing system that can achieve lower costs and higher precision.
【0002】0002
【従来の技術】図3は従来の半導体ウエハを示す図、図
4は固定プローブ4がウエハ上を移動する方向を示す平
面図である。図において、1はウエハ、2はチップ、4
0はチップ毎に設けられたテストパッド、6は固定プロ
ーブ、70は検針である。2. Description of the Related Art FIG. 3 is a diagram showing a conventional semiconductor wafer, and FIG. 4 is a plan view showing the direction in which a fixed probe 4 moves over the wafer. In the figure, 1 is a wafer, 2 is a chip, and 4 is a wafer.
0 is a test pad provided for each chip, 6 is a fixed probe, and 70 is a meter reading.
【0003】次に動作について説明する。図4において
、ウエハ1上には複数のチップ2が作りこまれており、
チップを切り出す前に各チップ毎にその電気的特性をテ
ストする。このテストは固定プローブ6が図に示す矢印
に向かって順に検針7とテストパッド40を接触させる
ことにより行う。Next, the operation will be explained. In FIG. 4, a plurality of chips 2 are built on a wafer 1,
Test the electrical characteristics of each chip before cutting it out. This test is performed by bringing the fixed probe 6 into contact with the meter reading 7 and the test pad 40 in order in the direction of the arrow shown in the figure.
【0004】0004
【発明が解決しようとする課題】従来の半導体ウエハは
以上のように構成されているので、各チップ毎にプロー
バにより固定プローブとウエハの位置を移動させる必要
があり、針当てに高い位置精度が要求され、従って高価
なプローバを使用する必要があった。[Problems to be Solved by the Invention] Conventional semiconductor wafers are constructed as described above, so it is necessary to move the position of the fixed probe and wafer using a prober for each chip. required and therefore required the use of expensive probers.
【0005】この発明は、上記のような問題点を解消す
るためになされたもので、針当てが容易で、従って低価
格のプローバを使用してウエハテストを実行することが
可能な半導体ウエハを提供することを目的とする。The present invention was made in order to solve the above-mentioned problems, and it provides a semiconductor wafer that can be easily touched with a needle and therefore allows a wafer test to be performed using a low-cost prober. The purpose is to provide.
【0006】[0006]
【課題を解決するための手段】この発明に係る半導体ウ
エハは、全チップのテストパッドを1ヶ所にまとめ、そ
のテストパッドと各チップをマルチプレクサを介して接
続するようにしたものである。SUMMARY OF THE INVENTION In a semiconductor wafer according to the present invention, test pads for all chips are assembled in one place, and the test pads are connected to each chip via a multiplexer.
【0007】[0007]
【作用】この発明においては、全チップのテストパッド
が1ヶ所にあり、各チップをマルチプレクサによって切
り換えることができるので、針当てが容易、かつ針当て
を1回のみとすることができる。[Operation] In this invention, the test pads for all the chips are in one place, and each chip can be switched by a multiplexer, so the needle application is easy and can be performed only once.
【0008】[0008]
【実施例】以下、この発明の一実施例を図について説明
する。図1はこの発明の一実施例による半導体ウエハを
示す。図において、1はウエハ、2はチップ、3は各チ
ップを切り換えるためのマルチプレクサ、4は各チップ
に信号を送るためのテストパッド、5はマルチプレクサ
3を切り換えるためのテストパッド、9はマルチプレク
サ3とチップ2間を接続する配線である。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a semiconductor wafer according to an embodiment of the present invention. In the figure, 1 is a wafer, 2 is a chip, 3 is a multiplexer for switching each chip, 4 is a test pad for sending signals to each chip, 5 is a test pad for switching multiplexer 3, 9 is a multiplexer 3 This is the wiring that connects the chips 2.
【0009】なお、この実施例においては従来各チップ
毎に設けられていたテストパッドは省略されている。ま
た、マルチプレクサ3および配線9はチップを形成する
のと同時にあるいは別の機会に本ウエハ上に転写され、
テスト終了後のダイシング時に破壊される。Note that in this embodiment, the test pads conventionally provided for each chip are omitted. In addition, the multiplexer 3 and the wiring 9 are transferred onto the main wafer at the same time as forming the chip or on another occasion.
Destroyed during dicing after testing.
【0010】また、図2はこの発明の一実施例によるウ
エハと固定プローブとの関係を示し、図において、6は
固定プローブ、7は各チップに信号を送るための検針、
8はマルチプレクサ3を切り換えるための検針である。FIG. 2 shows the relationship between a wafer and a fixed probe according to an embodiment of the present invention. In the figure, 6 is a fixed probe, 7 is a meter reader for sending signals to each chip,
8 is a meter reading for switching the multiplexer 3.
【0011】次に、動作について説明する。測定時、検
針7,8はそれぞれウエハ1上に設けられたテストパッ
ド4,5と接触する。テスト装置からの切換信号が針8
,テストパッド5を介してマルチプレクサ3に入り、チ
ップ2からチップ■を選択する。次にテスト装置からの
テスト信号が針7およびテストパッド4を介してチップ
■に入り、チップ■がテストされる。チップ■のテスト
終了後、テストパッド5のマルチプレクサ切換信号によ
りチップ■を選択しこれをテストする。以下同様にして
、チップ■までテストパッド5のマルチプレクサ切換信
号によりテストを繰り返す。Next, the operation will be explained. During measurement, the probes 7 and 8 come into contact with the test pads 4 and 5 provided on the wafer 1, respectively. The switching signal from the test device is needle 8.
, and enters the multiplexer 3 via the test pad 5, and selects the chip 2 from the chip 2. Next, a test signal from the test device enters the chip (2) via the needle 7 and the test pad 4, and the chip (2) is tested. After the test of chip (2) is completed, chip (2) is selected by the multiplexer switching signal of the test pad 5 and tested. Thereafter, the test is repeated in the same manner up to chip (2) using the multiplexer switching signal of test pad 5.
【0012】このように、上記実施例によれば、テスト
パッドをチップ形成領域以外の1ヶ所にまとめ、かつマ
ルチプレクサによりテストすべきチップを切り換えるよ
うに構成したので、針当てが容易で、針当て位置精度が
低い安価なプローバによっても高い針当て位置精度が得
られ、しかも針当てが一回で済むという効果がある。As described above, according to the above embodiment, since the test pads are arranged in one place other than the chip forming area and the chip to be tested is switched by the multiplexer, the needle placement is easy. Even with an inexpensive prober with low positional accuracy, high needle-placement position accuracy can be obtained, and the effect is that the needle-placement only needs to be done once.
【0013】[0013]
【発明の効果】以上のように、この発明に係る半導体ウ
エハによれば、テストパッドをチップ領域以外の1ヶ所
にまとめ、かつマルチプレクサによりテストすべきチッ
プを切り換えるように構成したので、安価なプローバを
用いて高い針当て位置精度が得られる効果がある。As described above, according to the semiconductor wafer of the present invention, the test pads are arranged in one place other than the chip area, and the chip to be tested is switched by the multiplexer, which makes it possible to use an inexpensive prober. This has the effect of obtaining high needle placement position accuracy.
【図1】この発明の一実施例による半導体ウエハを示し
た平面図である。FIG. 1 is a plan view showing a semiconductor wafer according to an embodiment of the present invention.
【図2】この発明の一実施例による半導体ウエハと固定
プローブの斜視図である。FIG. 2 is a perspective view of a semiconductor wafer and a fixed probe according to an embodiment of the present invention.
【図3】従来のウエハを示した平面図である。FIG. 3 is a plan view showing a conventional wafer.
【図4】従来のウエハと固定プローブの斜視図である。FIG. 4 is a perspective view of a conventional wafer and fixed probe.
【符号の説明】 1 ウエハ 2 チップ 3 マルチプレクサ 4 テスト信号用テストパッド 5 チップ選択用テストパッド 6 固定プローブ 7 テスト信号用検針 8 チップ選択用検針 9 配線[Explanation of symbols] 1 Wafer 2 Chip 3 Multiplexer 4 Test pad for test signal 5 Test pad for chip selection 6 Fixed probe 7 Test signal meter reading 8 Meter reading for chip selection 9 Wiring
Claims (3)
成されたチップにテスト信号を入力すべく各チップで共
用されるテストパッドと、該テストパッドからのテスト
信号を各チップに選択的に伝達するためのマルチプレク
サとを前記チップ形成領域以外の領域に設けてなること
を特徴とする半導体ウエハ。1. In a semiconductor wafer, a test pad shared by each chip to input a test signal to the chips formed on the wafer, and a test pad for selectively transmitting the test signal from the test pad to each chip. A multiplexer is provided in a region other than the chip forming region.
加え、前記マルチプレクサにこれを駆動するチップ選択
用信号を伝達することを特徴とする請求項1記載の半導
体ウエハ。2. The semiconductor wafer according to claim 1, wherein the test pad transmits a chip selection signal for driving the multiplexer in addition to the test signal.
記マルチプレクサと各チップ間を接続する配線が形成さ
れていることを特徴とする請求項1記載の半導体ウエハ
。3. The semiconductor wafer according to claim 1, wherein wiring connecting the multiplexer and each chip is formed in a region other than the chip forming region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17068291A JPH04367243A (en) | 1991-06-13 | 1991-06-13 | Semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17068291A JPH04367243A (en) | 1991-06-13 | 1991-06-13 | Semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04367243A true JPH04367243A (en) | 1992-12-18 |
Family
ID=15909443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17068291A Pending JPH04367243A (en) | 1991-06-13 | 1991-06-13 | Semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04367243A (en) |
-
1991
- 1991-06-13 JP JP17068291A patent/JPH04367243A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546405A (en) | Debug apparatus for an automated semiconductor testing system | |
| GB1451295A (en) | Testing seminconductor devices | |
| JP2008527328A (en) | Probe head array | |
| JP2764854B2 (en) | Probe card and inspection method | |
| JPH04367243A (en) | Semiconductor wafer | |
| JP3130769B2 (en) | Semiconductor device | |
| JP2768310B2 (en) | Semiconductor wafer measurement jig | |
| JPS63178538A (en) | Semiconductor integrated circuit device | |
| JPH065686A (en) | Semiconductor integrated circuit device | |
| JPH0547874A (en) | Semiconductor device | |
| JP2942353B2 (en) | Test method and test circuit for semiconductor device | |
| JPS6231148A (en) | Semiconductor device | |
| JPS6047433A (en) | Test equipment for multikind loading wafer | |
| JP3287590B2 (en) | Semiconductor integrated circuit device | |
| JPH04236440A (en) | Semiconductor test apparatus | |
| JP2005010088A (en) | Semiconductor device testing method | |
| JP2827355B2 (en) | Semiconductor integrated device and inspection method thereof | |
| JPH05102254A (en) | Probe card for semiconductor device test | |
| JPH063838B2 (en) | Semiconductor integrated circuit device | |
| JPH04288848A (en) | Semiconductor integrated circuit device | |
| JPS6197941A (en) | Test circuit part in semiconductor wafer | |
| JPH0555314A (en) | Semiconductor wafer measuring device | |
| JPH04288847A (en) | Semiconductor test device | |
| JPH0613445A (en) | Wafer test method for large scale integrated circuits | |
| JPH07130802A (en) | Semiconductor wafer manufacturing method and semiconductor inspection apparatus |