JPH04367250A - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法

Info

Publication number
JPH04367250A
JPH04367250A JP14308291A JP14308291A JPH04367250A JP H04367250 A JPH04367250 A JP H04367250A JP 14308291 A JP14308291 A JP 14308291A JP 14308291 A JP14308291 A JP 14308291A JP H04367250 A JPH04367250 A JP H04367250A
Authority
JP
Japan
Prior art keywords
wafer
chip
base film
die pad
individual chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14308291A
Other languages
English (en)
Other versions
JP2737859B2 (ja
Inventor
Hisahiro Morishima
森島 壽洋
Nakashige Nakamura
仲栄 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3143082A priority Critical patent/JP2737859B2/ja
Publication of JPH04367250A publication Critical patent/JPH04367250A/ja
Application granted granted Critical
Publication of JP2737859B2 publication Critical patent/JP2737859B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】  本発明は半導体チップの製造
方法に関し、特にパターン形成されたウェハを切断し、
半導体チップを製造する方法に関する。
【0002】
【従来の技術】  従来より行われている方法を以下に
説明する。図4および図5は従来における半導体チップ
を製造方法を説明する図である。ウェハ表面パターン2
1が形成されたウェハ20表面に、接着剤22aを介し
てベースフィルム23aを貼り付ける。このベースフィ
ルム23aによりウェハ表面パターン21は保護される
〔図4(a) 〕。
【0003】次に、ウェハ20の裏面側より、一定の厚
さx削り裏面を研磨する。その後、ウェハ20に付着し
ている汚れおよび水を除去する〔図4(b) 〕。次に
、ウェハ20の表面に貼られているベースフィルム23
aを取り除いた後、ウェハ20の特性のチェックを行う
〔図4(c) 〕。次に、ウェハ20の裏面に接着材2
2bを介してベースフィルム23bを貼り付け、また、
ウェハ20側の接着材22b上に固定治具24を接着す
る。この工程により、ダイシング時にチップが不安定に
ならないよう固定される〔図4(d)〕。
【0004】次に、ウェハ表面パターン21を認識し、
位置決めしてウェハ表面20の所定位置を刃物25によ
り切断し、個々のチップ30を形成する。その後、ウェ
ハ20に付着している汚れおよび水を除去する〔図4(
e) 〕。次に、ベースフィルム23b側から突き上げ
治具27によりチップ30をベースフィルム23bから
剥がすと同時に、チップ30表面から吸着治具26でそ
のチップ30を保持する〔図5(a) 〕。
【0005】次に、剥がしたチップ30をそのまま吸着
治具26でダイパット29側へ移送し、ダイパット29
にそのチップ30を接合材料28を介して接合する〔図
5(b) 〕。
【0006】
【発明が解決しようとする課題】  ところで、従来の
方法によれば以下の問題点がある。 (1) ウェハサイズが大きくなるにつれ、裏面研磨さ
れたウェハを取扱う時にストレスが生じるため、クラッ
ク、ワレ等が発生する。 (2) ウェハ表面を露出させた状態での工程であるか
ら、A.ウェハ表面の酸化を防止するための保管設備お
よび条件設定が必要である。 B.ダイシングに発生するSiクズがチップ表面に付着
し、洗浄しても汚れが完全に除去できない為、汚れ不良
となる。 C.ウェハのダイシング中に刃物が破損すると、チップ
の表面側にワレ、カケが発生し、不良となる。 D.ダイシングに残ったSiクズがダイボンドの際にチ
ップ表面および吸着治具に付着し、チップ表面を引っ掻
き、不良とする。 E.ダイボンドミスにより、チップ表面にダメージを与
える。 (3) 吸着治具をチップサイズ毎に必要とするため、
切り換え頻度が高くなり、稼働率が低下する。 (4) 1枚のウェハに対して2枚のテープを使用する
必要がある。 (5) チップ表面検出時に、表面状態のばらつきによ
り検出エラーが発生する。 (6) ダイシング時の刃物でチップを完全にカットす
る場合、べースフィルムを少し切る必要があるため、刃
物の寿命が短くなり、コストアップとなる。一方、一部
切り残す場合でも、刃物の寿命を長くすることができ、
安定にカットできるが、後処理としてブレイクする工程
が必要があり、Siクズが飛散する。
【0007】本発明は、以上の問題点を解決すべくなさ
れたもので、半導体チップの製造方法を合理化し、不良
率低減をはかることのできる半導体チップの製造方法を
提供することを目的とする。
【0008】
【課題を解決するための手段】  本発明は以上の問題
点を解決すべくなされたものであり、請求項1および請
求項2に対応する発明を以下、それぞれ発明1,発明2
とする。発明1は、表面パターンが形成されたウェハを
個々のチップに切断し、それぞれのチップをダイパット
に接着する工程において、上記ウェハにその表面パター
ン側から所定の深さに切り込みを入れ、その後そのウェ
ハの表面パターン側にベースフィルムを接着した後、そ
のウェハの裏面を研磨することにより、個々のチップに
分割し、その後それらのチップを各々ダイパット上の接
着材料に、上記ベースフィルムの裏面側から突き上げる
ことにより、上記ベースフィルムから分離し、上記ダイ
パットに接着させることを特徴としている。
【0009】また発明2は、表面パターンが形成された
ウェハを個々のチップに切断し、それぞれのチップをダ
イパットに接着する工程において、上記ウェハの表面パ
ターン側にベースフィルムを接着した後、そのウェハの
裏面を研磨し、その後そのウェハの裏面側から所定位置
を切断することにより、個々のチップに分割し、その後
それらのチップを各々ダイパット上の接着材料に、上記
ベースフィルムの裏面側から突き上げることにより、上
記ベースフィルムから分離し、上記ダイパットに接着さ
せることを特徴としている。
【0010】
【作用】  発明1では、ウェハのカット深さがベース
フィルムまで達する必要がなく、ウェハをカットした後
の工程はウェハの表面はベースフィルムが密着している
ので、その表面はダメージを受けない。発明2では、全
工程においてウェハの表面はベースフィルムが密着した
状態で行われるので、その表面はダメージを受けない。
【0011】また、発明1および発明2に共通する作用
として、各チップはベースフィルムの裏面側から突き上
げ、ダイパット上の接着剤に接着する工程を設けたから
、各チップをベースフィルムから分離し、ダイパットに
接着させる。
【0012】
【実施例】  図1は本発明1に対応する実施例(以下
実施例1という)を示す経時的断面図である。以下、図
面に基づいて詳細に説明する。まず、ウェハ表面パター
ンが形成されているウェハWの特性のチェックをする〔
図1(a) 〕。次に、図に示すように刃物2によりウ
ェハWを半分程度xを切り残した状態で、個々のチップ
形状にカットする。したがって、全チップはばらばらに
ならず、つながった状態である。その後、ウェハWに付
着している汚れと水を除去する〔図1(b) 〕。
【0013】次に、次工程で行われる裏面研磨を行う際
にチップを固定するために、ウェハWの表面側に接着剤
3を介して、ベースフィルム4を貼付する。またウェハ
Wの周囲に固定治具5を設けておく〔図1(c) 〕。 次に、ウェハWの裏面側から、一定量ウェハWを削り個
々のチップCにする。その後、ウェハWに付着している
汚れと水を除去する〔図1(d) 〕。
【0014】次に、ベースフィルム4上に接着されてい
るチップCの裏面を検出し、チップCをベースフィルム
4側から突上げ治具8により突上げることにより、矢附
の方向に移動するダイパット7に付着している接合材料
6に付着させ、その接合材料6の接着力でチップCをベ
ースフィルム4から剥がし、チップCはダイパット7に
付着した状態で移送される〔図1(e) 〕。
【0015】図2および図3は本発明2に対応する実施
例(以下実施例2という)を示す経時的断面図である。 以下、図面に基づいて詳細に説明する。まず、ウェハ表
面パターンが形成されているウェハWの特性のチェック
をする〔図2(a) 〕。次に、次工程で行われる裏面
研磨およびダイシングを行う際にチップを固定するため
に、ウェハWと固定治具5とに接着剤3を介し、パター
ン9にしたがって位置決めした状態でベースフィルム4
を貼付する。次に、ウェハW裏面側から、一定量ウェハ
Wを削る〔図2(b)−1,2 〕。
【0016】次に、固定治具5側のパターン9を認識す
ることにより、位置決めして所定位置を刃物2により切
断し、個々のチップCにする。その後、ウェハWに付着
している汚れと水を除去する〔図2(c) 〕。次に、
ベースフィルム4上に接着されているチップCの裏面を
検出し、チップCをベースフィルム4側から突上げ治具
8により突上げることにより、矢附の方向に移動するダ
イパット7に付着している接合材料6に付着させ、その
接合材料6の接着力でチップCをベースフィルム4から
剥がし、チップCはダイパット7に付着した状態で移送
される〔図3〕。
【0017】以上述べた実施例1および実施例2は、先
に上げた問題点に対し、従来と比較しての効果を表1に
示す。
【0018】
【表1】
【0019】表1に示すように、特に実施例1ではウェ
ハを半分程度切り残した状態でテープを貼り付け、ウェ
ハを研磨する工程であるから、刃物は従来に比べ長持ち
する点を顕著な効果としてあげることができる。また、
実施例2では最終工程のダイボンドンディングまでチッ
プ表面にベースフィルムが密着し、その表面が保護され
ているから、ウェハにワレ、クラックが発生せず、また
ウェハ表面が酸化されたり、汚染されたりせず、ダイボ
ンド中のトラブルによるワレ、カケ不良が起きない点を
顕著な効果としてあげることができる。
【0020】また、実施例1および実施例2の共通した
効果として、チップの大きさ毎の専用の吸着治具および
部品が不要となることから、治具切り換え頻度は低下し
、また稼働率は上昇する点、また、チップ表面がベース
フィルムと密着している為、移載中にダメージを受けな
いことからダイボンド中のSiクズ付着等によるヒッカ
キ不良が起こらない点をあげることができる。
【0021】
【発明の効果】  以上説明したように、本発明によれ
ばウェハ表面にベースフィルムを貼った状態で各々の工
程を行うから、ウェハ表面の酸化,汚染を防ぎまた、各
工程中に発生する不良を低減することができる。また、
ベースフィルムは1枚で済み、特に発明1では、ウェハ
をカットする刃物の寿命を長くできる等、その製造工程
を合理化することができるとともに、コストを低減する
ことができる。
【図面の簡単な説明】
【図1】  本発明実施例1を説明する図。
【図2】  本発明実施例2を説明する図
【図3】  
本発明実施例2を説明する図
【図4】  従来例を説明
する図
【図5】  従来例を説明する図
【符号の説明】
1・・・・ウェハ表面パターン 2・・・・刃物 3・・・・接着剤 4・・・・ベースフィルム 5・・・・固定治具 6・・・・接合材料 7・・・・ダイパット 8・・・・突上げ治具 9・・・・パターン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  表面パターンが形成されたウェハを個
    々のチップに切断し、それぞれのチップをダイパットに
    接着する工程において、上記ウェハにその表面パターン
    側から所定の深さに切り込みを入れ、その後そのウェハ
    の表面パターン側にベースフィルムを接着した後、その
    ウェハの裏面を研磨することにより、個々のチップに分
    割し、その後それらのチップを各々ダイパット上の接着
    材料に、上記ベースフィルムの裏面側から突き上げるこ
    とにより、上記ベースフィルムから分離し、上記ダイパ
    ットに接着させることを特徴とする半導体チップの製造
    方法。
  2. 【請求項2】  表面パターンが形成されたウェハを個
    々のチップに切断し、それぞれのチップをダイパットに
    接着する工程において、上記ウェハの表面パターン側に
    ベースフィルムを接着した後、そのウェハの裏面を研磨
    し、その後そのウェハの裏面側から所定位置を切断する
    ことにより、個々のチップに分割し、その後それらのチ
    ップを各々ダイパット上の接着材料に、上記ベースフィ
    ルムの裏面側から突き上げることにより、上記ベースフ
    ィルムから分離し、上記ダイパットに接着させることを
    特徴とする半導体チップの製造方法。
JP3143082A 1991-06-14 1991-06-14 半導体チップの製造方法 Expired - Lifetime JP2737859B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3143082A JP2737859B2 (ja) 1991-06-14 1991-06-14 半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3143082A JP2737859B2 (ja) 1991-06-14 1991-06-14 半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JPH04367250A true JPH04367250A (ja) 1992-12-18
JP2737859B2 JP2737859B2 (ja) 1998-04-08

Family

ID=15330498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3143082A Expired - Lifetime JP2737859B2 (ja) 1991-06-14 1991-06-14 半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP2737859B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6337258B1 (en) 1999-07-22 2002-01-08 Kabushiki Kaisha Toshiba Method of dividing a wafer
KR100452661B1 (ko) * 1999-02-03 2004-10-14 가부시끼가이샤 도시바 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JP2009170455A (ja) * 2008-01-10 2009-07-30 Toshiba Corp 半導体装置の製造方法
JP2010056213A (ja) * 2008-08-27 2010-03-11 Denso Corp 半導体装置の実装方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447602B2 (ja) 1999-02-05 2003-09-16 シャープ株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53100765A (en) * 1977-02-15 1978-09-02 Toshiba Corp Production of semiconductor device
JPS5552235A (en) * 1978-10-13 1980-04-16 Toshiba Corp Fastening of semiconductor wafer on substrate
JPS618938A (ja) * 1984-06-25 1986-01-16 Toshiba Corp 半導体素子の製造方法
JPS63261851A (ja) * 1987-04-20 1988-10-28 Nec Corp 半導体素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53100765A (en) * 1977-02-15 1978-09-02 Toshiba Corp Production of semiconductor device
JPS5552235A (en) * 1978-10-13 1980-04-16 Toshiba Corp Fastening of semiconductor wafer on substrate
JPS618938A (ja) * 1984-06-25 1986-01-16 Toshiba Corp 半導体素子の製造方法
JPS63261851A (ja) * 1987-04-20 1988-10-28 Nec Corp 半導体素子の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
KR100452661B1 (ko) * 1999-02-03 2004-10-14 가부시끼가이샤 도시바 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
US6337258B1 (en) 1999-07-22 2002-01-08 Kabushiki Kaisha Toshiba Method of dividing a wafer
KR100383206B1 (ko) * 1999-07-22 2003-05-12 가부시끼가이샤 도시바 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JP2009170455A (ja) * 2008-01-10 2009-07-30 Toshiba Corp 半導体装置の製造方法
JP2010056213A (ja) * 2008-08-27 2010-03-11 Denso Corp 半導体装置の実装方法

Also Published As

Publication number Publication date
JP2737859B2 (ja) 1998-04-08

Similar Documents

Publication Publication Date Title
KR100468748B1 (ko) 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
KR102913479B1 (ko) 웨이퍼의 가공 방법
JP3662260B2 (ja) 半導体装置およびその製造方法
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
KR100452661B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
WO2020117431A2 (en) Integrated circuit substrate for containing liquid adhesive bleed-out
CN108122735A (zh) 晶片的加工方法
JPH09213662A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2737859B2 (ja) 半導体チップの製造方法
KR100817049B1 (ko) 패키징을 위한 웨이퍼 칩의 제조 방법
JPH07302772A (ja) ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置
JP4808458B2 (ja) ウェハ加工方法
CN117637459A (zh) 一种晶圆混合切割方法
JPH1070094A (ja) 半導体センサウェハの切断方法
JP2829015B2 (ja) 半導体素子の加工方法
JPH08181197A (ja) 半導体装置の製造方法およびそれに用いるウエハマウンタ
JPH06204267A (ja) 半導体装置の製造方法
JPH03132056A (ja) 半導体ウエハのダイシング方法
JPH03239346A (ja) 半導体装置の製造方法
JP2003179006A (ja) ウェーハの分割方法及び半導体装置の製造方法
JPH05206267A (ja) 半導体装置の製造方法
JP3505827B2 (ja) ダイシング方法
JPH04336448A (ja) 半導体装置の製造方法
JPH04307756A (ja) 半導体素子の分離方法
KR100378571B1 (ko) 웨이퍼 마운팅 테이프의 분리 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 14