JPH0436793A - 表示装置の階調表示回路 - Google Patents
表示装置の階調表示回路Info
- Publication number
- JPH0436793A JPH0436793A JP2143062A JP14306290A JPH0436793A JP H0436793 A JPH0436793 A JP H0436793A JP 2143062 A JP2143062 A JP 2143062A JP 14306290 A JP14306290 A JP 14306290A JP H0436793 A JPH0436793 A JP H0436793A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display
- thinning
- signal
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、平面型表示装置の階調表示回路に関するもの
である。
である。
［発明の概要］
本発明は、従来の２階調の表示方式による平面表示装置
の駆動方法を改良してフリ７カの無い階調表示をするた
めの階調表示回路を提供しようとするものである。即ち
、階調表現するための複数ビットの表示データをグルー
プ化し、その一部の表示データを分解することにより階
調表現のウェイト付けを行い、単位時間内に何度表示デ
ータとして駆動されるかにより階調度合を示すための間
引きレイト制御を実行する。他のグループの複数ビット
の表示データは、パルス幅変調または、駆動電圧変調回
路の入力とし、前記間引きレイト制御の信号により、他
のグループの表示データを制御することにより間引きレ
イト制御とパルス幅変調、或は間引きレイト制御と駆動
電圧変調の混合により従来問題とされていたフリッカを
無くして多階調の表示方法を実現するものである。
の駆動方法を改良してフリ７カの無い階調表示をするた
めの階調表示回路を提供しようとするものである。即ち
、階調表現するための複数ビットの表示データをグルー
プ化し、その一部の表示データを分解することにより階
調表現のウェイト付けを行い、単位時間内に何度表示デ
ータとして駆動されるかにより階調度合を示すための間
引きレイト制御を実行する。他のグループの複数ビット
の表示データは、パルス幅変調または、駆動電圧変調回
路の入力とし、前記間引きレイト制御の信号により、他
のグループの表示データを制御することにより間引きレ
イト制御とパルス幅変調、或は間引きレイト制御と駆動
電圧変調の混合により従来問題とされていたフリッカを
無くして多階調の表示方法を実現するものである。
［従来の技術］
第４図は、従来の２階調表示方式の平面型表示装置のシ
ステムを示す回路構成図である。第４図において、４１
はパーソナルコンピュータ、４２はインターフェース回
路、４３は液晶などの平面型表示装置である。パーソナ
ルコンピュータ４１からの表示データＤｏ−Ｄ２、水平
同期信号Ｈｓｙｃ、垂直同期信号Ｖｓｙｃなどのビデオ
信号は、インターフェース回路４２に入力される。イン
ターフェース回路４２は、前記ビデオ信号から前記平面
型表示装置を動作させるために必要なデータＤＡＴＡ、
及び、シフトクロンク信号ＣＬ２、ラッチ信号ＣＬＩ、
フレーム信号ＦＲＭ、極性反転信号Ｍ、等のインターフ
ェース信号を発生するための回路である。平面型表示装
置４３は、液晶表示素子、またはプラズマ等を用いた表
示素子とそれを駆動するための駆動回路を内蔵したもの
である。平面型表示装置４３の駆動回路は、入力された
表示データに対して表示の０Ｎ１０ＦＦ駆動動作をする
だけであり、それ自体は階調表示機能を有していないも
のである。それ故に、階調表示をするには、ドツトの０
Ｎ１０ＦＦ表示による密度階調の方法がある０階調表示
の他の方法として、表示データをフレーム毎に間引きす
ることにより、ＯＮ表示駆動回数を異ならせることによ
り階調表示させる方法、駆動電圧変調による方法、パル
ス幅変調による方法がある。
ステムを示す回路構成図である。第４図において、４１
はパーソナルコンピュータ、４２はインターフェース回
路、４３は液晶などの平面型表示装置である。パーソナ
ルコンピュータ４１からの表示データＤｏ−Ｄ２、水平
同期信号Ｈｓｙｃ、垂直同期信号Ｖｓｙｃなどのビデオ
信号は、インターフェース回路４２に入力される。イン
ターフェース回路４２は、前記ビデオ信号から前記平面
型表示装置を動作させるために必要なデータＤＡＴＡ、
及び、シフトクロンク信号ＣＬ２、ラッチ信号ＣＬＩ、
フレーム信号ＦＲＭ、極性反転信号Ｍ、等のインターフ
ェース信号を発生するための回路である。平面型表示装
置４３は、液晶表示素子、またはプラズマ等を用いた表
示素子とそれを駆動するための駆動回路を内蔵したもの
である。平面型表示装置４３の駆動回路は、入力された
表示データに対して表示の０Ｎ１０ＦＦ駆動動作をする
だけであり、それ自体は階調表示機能を有していないも
のである。それ故に、階調表示をするには、ドツトの０
Ｎ１０ＦＦ表示による密度階調の方法がある０階調表示
の他の方法として、表示データをフレーム毎に間引きす
ることにより、ＯＮ表示駆動回数を異ならせることによ
り階調表示させる方法、駆動電圧変調による方法、パル
ス幅変調による方法がある。
［発明が解決しようとする課Ｂ］
本発明は、前記述べたように、従来の表示ドツトの０Ｎ
１０ＦＦ表示動作の駆動回路を用いた場合に、階調表示
動作ができなっかたために表示情報量が十分ではなかっ
た。駆動電圧変調による階調表示をする場合には、アナ
ログ電圧を入力するためＯＡ機器に利用するような大画
面の表示には、入力信号の歪が発生するために忠実に階
調表現することが難しい。ディジタル入力の場合は、駆
動電圧レヴエルを階調数に応じた数だけ用意する必要が
あるため３２階調の場合３２種類の電圧レヴエルを用意
しなければならなつかった。パルス幅変調の場合は、表
示パターンにより駆動の周波数分布が広がるため表示パ
ターンによりクロストークが発生し易くなるなどの問題
があった。また、駆動電圧変調とパルス幅変調方法に共
通に言える問題として、表示情報量を多くする手段とし
て、カラー化にする方法が、考えられるが、この場合に
は、駆動回路及びインターフェース回路の汎用性の問題
の他に、カラーフィルターの製造、３倍の駆動回路数に
よるコストアップ要因と、歩留りの低下、表示素子と駆
動回路を接続するための実装技術の難しさ等の問題が生
じていた。
１０ＦＦ表示動作の駆動回路を用いた場合に、階調表示
動作ができなっかたために表示情報量が十分ではなかっ
た。駆動電圧変調による階調表示をする場合には、アナ
ログ電圧を入力するためＯＡ機器に利用するような大画
面の表示には、入力信号の歪が発生するために忠実に階
調表現することが難しい。ディジタル入力の場合は、駆
動電圧レヴエルを階調数に応じた数だけ用意する必要が
あるため３２階調の場合３２種類の電圧レヴエルを用意
しなければならなつかった。パルス幅変調の場合は、表
示パターンにより駆動の周波数分布が広がるため表示パ
ターンによりクロストークが発生し易くなるなどの問題
があった。また、駆動電圧変調とパルス幅変調方法に共
通に言える問題として、表示情報量を多くする手段とし
て、カラー化にする方法が、考えられるが、この場合に
は、駆動回路及びインターフェース回路の汎用性の問題
の他に、カラーフィルターの製造、３倍の駆動回路数に
よるコストアップ要因と、歩留りの低下、表示素子と駆
動回路を接続するための実装技術の難しさ等の問題が生
じていた。
フレーム間引きによる方法においては、ノンアクティブ
の液晶表示装置において効果があるが、非線形抵抗二端
子素子または、ＴＰＴを内蔵したアクティブの場合は、
その応答速度がノン アクティブに比べ、１／３程度に
速くなるためフリッカ〜が顕著になり階調表示方法とし
て用いられない等の問題があるために実現されていない
。
の液晶表示装置において効果があるが、非線形抵抗二端
子素子または、ＴＰＴを内蔵したアクティブの場合は、
その応答速度がノン アクティブに比べ、１／３程度に
速くなるためフリッカ〜が顕著になり階調表示方法とし
て用いられない等の問題があるために実現されていない
。
［課題を解決するための手段］
本発明は、前記述べた問題点を解決するためになされた
ものである。その解決手段は、従来のフレーム間引きに
よる周波数変調による階調制御方式ではな（、表示ドツ
ト単位によるデータにより間引きの額度を変えて、前記
ウェイトずけされた信号によりドツト単位でＯＮ１０
Ｆ Ｆデータを制御する手段と３ビツトのデータにより
８レヴエルだけしか階調表示ができない駆動電圧変調、
またはパルス幅変調手段を組合せることによりフリッカ
が生じないで８階調より多い３２階調表示を実現するも
のである。
ものである。その解決手段は、従来のフレーム間引きに
よる周波数変調による階調制御方式ではな（、表示ドツ
ト単位によるデータにより間引きの額度を変えて、前記
ウェイトずけされた信号によりドツト単位でＯＮ１０
Ｆ Ｆデータを制御する手段と３ビツトのデータにより
８レヴエルだけしか階調表示ができない駆動電圧変調、
またはパルス幅変調手段を組合せることによりフリッカ
が生じないで８階調より多い３２階調表示を実現するも
のである。
［作用］
前記述べたように、最小時間間隔である表示ドツト単位
による間引きである故に、非線形二端子アクティブパネ
ルの様な応答速度の速いパネルにおいても従来の様なフ
リッカを生じることなく階調表示を実行するものである
。前記した様に駆動回路の機能が３ビツトデータで８階
調までと言った制限をこえて、駆動の間引きレイトを組
み合わせることにより階調レヴエルを３２階調まで拡大
することができる。
による間引きである故に、非線形二端子アクティブパネ
ルの様な応答速度の速いパネルにおいても従来の様なフ
リッカを生じることなく階調表示を実行するものである
。前記した様に駆動回路の機能が３ビツトデータで８階
調までと言った制限をこえて、駆動の間引きレイトを組
み合わせることにより階調レヴエルを３２階調まで拡大
することができる。
［実施例］
第１図は、本発明の一実施例を示す回路図である。第１
図において、１は間引きパターンの発生回路である。２
は間引き駆動制御回路、３は表示データ制御回路により
構成されている。関引きパターン発生回路１は、フリッ
プフロップ回路２１゜２２、シフトレジスタ回路４．５
排他的論理和回路２３、ＮＯＲ回路６，７．ＡＮＤ回路
８，９゜１００Ｒ回路１１により構成されている。また
、間引き駆動制御回路２は、デコーダ回路１２．ＡＮＤ
回路１４１５１６、インバータ回路１３．ＯＲ回路１７
、により構成されている。更に、表示データ制御回路３
は、ＡＮＤ回路１８．１９．２０により構成されている
。階調の表示データはＤＯからＤ４０５ビットデータで
ある０次に、第１図の動作を説明する。ドットクロンク
ＤＣＫは、フリ・２プフロソプ回路２１に入力されて１
／２分周される。垂直同期信号ＶＳＹＣＨＡ同様にフリ
ップフロップ回路に入力されて１７２分周される。
図において、１は間引きパターンの発生回路である。２
は間引き駆動制御回路、３は表示データ制御回路により
構成されている。関引きパターン発生回路１は、フリッ
プフロップ回路２１゜２２、シフトレジスタ回路４．５
排他的論理和回路２３、ＮＯＲ回路６，７．ＡＮＤ回路
８，９゜１００Ｒ回路１１により構成されている。また
、間引き駆動制御回路２は、デコーダ回路１２．ＡＮＤ
回路１４１５１６、インバータ回路１３．ＯＲ回路１７
、により構成されている。更に、表示データ制御回路３
は、ＡＮＤ回路１８．１９．２０により構成されている
。階調の表示データはＤＯからＤ４０５ビットデータで
ある０次に、第１図の動作を説明する。ドットクロンク
ＤＣＫは、フリ・２プフロソプ回路２１に入力されて１
／２分周される。垂直同期信号ＶＳＹＣＨＡ同様にフリ
ップフロップ回路に入力されて１７２分周される。
これらの出力信号は、排他的論理和回路２３に入力され
、出力信号Ａを出力する。前記ドツトクロック信号ＤＣ
Ｋは、シフトレジスタ回路４とＮＯＲ回路６からなる３
進リングカウンタに入力される。また、垂直同期信号ｖ
ｓｙｃは、シフトレジスタ回路５とＮＯＲ回路７からな
る３進リングカウンタに入力される。前記したこれらの
出力信号は、ＡＮＤ回路８．９．１０によりＡＮＤされ
、ＯＲ回路１１によりＯＲされる。インバータ回路１３
により反転された出力信号Ｂを発生する。第２図は、前
記した第１図の出力信号Ａ＝Ｂの波形図を示している。
、出力信号Ａを出力する。前記ドツトクロック信号ＤＣ
Ｋは、シフトレジスタ回路４とＮＯＲ回路６からなる３
進リングカウンタに入力される。また、垂直同期信号ｖ
ｓｙｃは、シフトレジスタ回路５とＮＯＲ回路７からな
る３進リングカウンタに入力される。前記したこれらの
出力信号は、ＡＮＤ回路８．９．１０によりＡＮＤされ
、ＯＲ回路１１によりＯＲされる。インバータ回路１３
により反転された出力信号Ｂを発生する。第２図は、前
記した第１図の出力信号Ａ＝Ｂの波形図を示している。
第２図において、出力信号ＡのＡ−１は奇数フレームの
波形図を示し、Ａ−２は偶数フレームの波形図を示し１
７２間引きをフレーム毎にくりかえしていることを示し
ている。出力信号ＢのＢ−１，Ｂ−２，Ｂ−３は各々１
，２゜３フレームにおける波形を示し、１／３回間引き
を実行し、その間引きのタイミングは１ドットすつシフ
トしていることが理解できる０表示データＤｏからＤ４
のうち、Ｄ３．Ｄ４は、間引き駆動制御回路２０入力信
号となる０表示データＤ３゜Ｄ４は、デコーダー回路１
２に入力されるので、テコーダー出力信号ＸＯ，ＸＩ、
Ｘ２．Ｘ３を出力し、ＡＮＤ回路１４，１５．１６に入
力することにより、前記間引きパターンの信号Ａ、Ｂ、
及びＢの反転信号をセレクトする。それ故に、ＯＲ回路
１７の出力信号は、デコード信号ＸＯからＸ３のセレク
トに応じて１／３．１／２．２／３回間引き１間引き無
しの信号が出力される。このＯＲ回路１７の出力信号は
、ＡＮＤ回路１８，１９゜２０に入力することにより、
他の表示データＤＯ１Ｄ１．Ｄ２が活かされるか否かを
制御する様に動作する。それ故に、デコーダ出力信号Ｘ
３が信号″１”のとき、表示データＤＯからＤ２は、常
に活かされ信号ＢＯ，Ｂ１．Ｂ２を出力する。また、前
記デコーダ出力信号ＸＯが信号″１”のとき、表示デー
タＤＯからＤ２は、１／３回間引きが実行されるので、
表示データＤＯからＤ２の値が同一であったとしても、
コントラストを異ならせることができる。それ故に、駆
動電圧変調または、パルス幅変調の駆動回路が表示デー
タ３ビツト入力で８階調の変調能力しか持っていなかっ
たとしても３２階調の変調に拡大することができる。
波形図を示し、Ａ−２は偶数フレームの波形図を示し１
７２間引きをフレーム毎にくりかえしていることを示し
ている。出力信号ＢのＢ−１，Ｂ−２，Ｂ−３は各々１
，２゜３フレームにおける波形を示し、１／３回間引き
を実行し、その間引きのタイミングは１ドットすつシフ
トしていることが理解できる０表示データＤｏからＤ４
のうち、Ｄ３．Ｄ４は、間引き駆動制御回路２０入力信
号となる０表示データＤ３゜Ｄ４は、デコーダー回路１
２に入力されるので、テコーダー出力信号ＸＯ，ＸＩ、
Ｘ２．Ｘ３を出力し、ＡＮＤ回路１４，１５．１６に入
力することにより、前記間引きパターンの信号Ａ、Ｂ、
及びＢの反転信号をセレクトする。それ故に、ＯＲ回路
１７の出力信号は、デコード信号ＸＯからＸ３のセレク
トに応じて１／３．１／２．２／３回間引き１間引き無
しの信号が出力される。このＯＲ回路１７の出力信号は
、ＡＮＤ回路１８，１９゜２０に入力することにより、
他の表示データＤＯ１Ｄ１．Ｄ２が活かされるか否かを
制御する様に動作する。それ故に、デコーダ出力信号Ｘ
３が信号″１”のとき、表示データＤＯからＤ２は、常
に活かされ信号ＢＯ，Ｂ１．Ｂ２を出力する。また、前
記デコーダ出力信号ＸＯが信号″１”のとき、表示デー
タＤＯからＤ２は、１／３回間引きが実行されるので、
表示データＤＯからＤ２の値が同一であったとしても、
コントラストを異ならせることができる。それ故に、駆
動電圧変調または、パルス幅変調の駆動回路が表示デー
タ３ビツト入力で８階調の変調能力しか持っていなかっ
たとしても３２階調の変調に拡大することができる。
第３図は、前記した本発明の第２図の階調表示回路を用
いた表示システムの一実施例を示す回路図である。第３
＠において、ＤＣＫは、ドツトクロック信号である。Ｖ
ｓｙｃは垂直同期信号であ−る。ＤＡＴＡは、アナログ
の表示データである。
いた表示システムの一実施例を示す回路図である。第３
＠において、ＤＣＫは、ドツトクロック信号である。Ｖ
ｓｙｃは垂直同期信号であ−る。ＤＡＴＡは、アナログ
の表示データである。
パーソナルコンピュータ３１からの表示データＤＡＴＡ
はＡ／Ｄコンバータ回路３２により、ディジタルの表示
データＤＯからＤ４に変換され、インターフェース回路
３３に入力される。インターフェース回路３３は、前記
した階調表示回路を内蔵したインターフェース回路であ
り、垂直同期信号ｖｓｙｃ、水平同期信号Ｈ３ＹＣ，ド
ツトクロック信号ＤＣＫもまた、入力される。インター
フェース回路３３は、フレーム信号ＦＲＭ、 ラッチ
信号ＣＬＩ、 シフトクロック信号ＣＬ２．交流化信
号Ｍ及び、間引き制御された表示データＢＯからＢ２を
平面型表示装置３４に出力する。平面型表示装置３４は
、駆動電圧変調またはパルス幅変調の駆動回路を実装し
ているので、フリッカの無い階調表示を実現することが
できる。
はＡ／Ｄコンバータ回路３２により、ディジタルの表示
データＤＯからＤ４に変換され、インターフェース回路
３３に入力される。インターフェース回路３３は、前記
した階調表示回路を内蔵したインターフェース回路であ
り、垂直同期信号ｖｓｙｃ、水平同期信号Ｈ３ＹＣ，ド
ツトクロック信号ＤＣＫもまた、入力される。インター
フェース回路３３は、フレーム信号ＦＲＭ、 ラッチ
信号ＣＬＩ、 シフトクロック信号ＣＬ２．交流化信
号Ｍ及び、間引き制御された表示データＢＯからＢ２を
平面型表示装置３４に出力する。平面型表示装置３４は
、駆動電圧変調またはパルス幅変調の駆動回路を実装し
ているので、フリッカの無い階調表示を実現することが
できる。
［発明の効果］
上記述べたように、本発明によれば、最小の時間単位で
あるドツト毎に間引きを行い、それをフレーム毎に間引
きのタイミングをシフトし、それを常に繰り返すので、
全表示画面にわたって均一に間引くことができる。それ
故に、応答速度の速いアクティブパネルにおいてもフリ
ッカを視惑することなく４レヴエルの階調表示を行うこ
とが可能となっている。それ故に、平面型表示装置に実
装された駆動回路の階調能力が８レヴエルであったとし
ても３２レヴエルの階調表示能力に拡張することが可能
となり、階調表示レヴエルが向上することにより高い表
示品位を得ることが可能になった、と言う多大な効果を
持つものである。
あるドツト毎に間引きを行い、それをフレーム毎に間引
きのタイミングをシフトし、それを常に繰り返すので、
全表示画面にわたって均一に間引くことができる。それ
故に、応答速度の速いアクティブパネルにおいてもフリ
ッカを視惑することなく４レヴエルの階調表示を行うこ
とが可能となっている。それ故に、平面型表示装置に実
装された駆動回路の階調能力が８レヴエルであったとし
ても３２レヴエルの階調表示能力に拡張することが可能
となり、階調表示レヴエルが向上することにより高い表
示品位を得ることが可能になった、と言う多大な効果を
持つものである。
第１図は、本発明の一実施例を示す回路図である。第２
図は、間引きパターン発生回路の波形を示す図である。 第３図は、本発明の一実施例を示す表示システムを示す
図である。第４図は、従来の平面型表示装置のシステム
構成を示す図である。 １：間引きパターン発生回路 ２：間引き駆動制御回路 ３：表示データ制御回路 ＤＯ，ＤＩ、Ｂ２．Ｂ３．Ｂ４：表示データ１２：デコ
ーダー回路 ３２ ： Ａ／Ｄコンバータ回路 ３３：階調表示回路を内蔵したインターフェース回路 ３４：階調駆動回路を実装した平面型表示装置４１：パ
ーソナルコンピュータ ４２：インターフェース回路 ４３：平面型表示装置 以上 出願人 セイコー電子工業株式会社 第２図 従来の＋内型表示装置の請人図 ｙｆ１４図
図は、間引きパターン発生回路の波形を示す図である。 第３図は、本発明の一実施例を示す表示システムを示す
図である。第４図は、従来の平面型表示装置のシステム
構成を示す図である。 １：間引きパターン発生回路 ２：間引き駆動制御回路 ３：表示データ制御回路 ＤＯ，ＤＩ、Ｂ２．Ｂ３．Ｂ４：表示データ１２：デコ
ーダー回路 ３２ ： Ａ／Ｄコンバータ回路 ３３：階調表示回路を内蔵したインターフェース回路 ３４：階調駆動回路を実装した平面型表示装置４１：パ
ーソナルコンピュータ ４２：インターフェース回路 ４３：平面型表示装置 以上 出願人 セイコー電子工業株式会社 第２図 従来の＋内型表示装置の請人図 ｙｆ１４図
Claims (2)
- （１）複数の表示データを用いて平面型表示装置に階調
表示する表示方式において、前記複数の表示データの一
部を間引き駆動するための間引きレイト制御手段に入力
し、前記間引きレイト制御手段の出力は、他の複数の表
示データを制御する構成からなることを特徴とする階調
表示回路。 - （２）複数の表示データを用いて平面型表示装置に階調
表示する表示方式が、階調表現するための複数ビットよ
りなる表示データ、前記表示データの一部をデコードす
るためのデコード手段、ドット単位で間引きパターンを
発生するための複数個の間引きパターン発生手段、前記
デコード手段の出力が、前記間引きパターン発生手段の
出力を選択する構成からなる間引きレイト制御回路、前
記間引きレイト制御回路の出力が前記複数ビットの表示
データの他のビットを制御する構成とからなることを特
徴とする階調表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2143062A JPH0436793A (ja) | 1990-05-31 | 1990-05-31 | 表示装置の階調表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2143062A JPH0436793A (ja) | 1990-05-31 | 1990-05-31 | 表示装置の階調表示回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0436793A true JPH0436793A (ja) | 1992-02-06 |
Family
ID=15330028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2143062A Pending JPH0436793A (ja) | 1990-05-31 | 1990-05-31 | 表示装置の階調表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0436793A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5453922A (en) * | 1977-10-07 | 1979-04-27 | Hitachi Ltd | Luminance modulation system of video display unit |
| JPH01229295A (ja) * | 1988-03-09 | 1989-09-12 | Hitachi Ltd | 液晶表示制御回路 |
-
1990
- 1990-05-31 JP JP2143062A patent/JPH0436793A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5453922A (en) * | 1977-10-07 | 1979-04-27 | Hitachi Ltd | Luminance modulation system of video display unit |
| JPH01229295A (ja) * | 1988-03-09 | 1989-09-12 | Hitachi Ltd | 液晶表示制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0843300B1 (en) | Display gradation controller for a passive liquid crystal display | |
| JP2002196731A (ja) | マルチフレーム反転機能を有する液晶表示装置とその駆動装置及び方法 | |
| JPS6397921A (ja) | 液晶表示装置 | |
| JP2823614B2 (ja) | 階調表示方式および液晶表示装置 | |
| KR100448937B1 (ko) | 박막 트랜지스터 액정 표시 장치용 극성제어신호발생회로 | |
| JPH0436793A (ja) | 表示装置の階調表示回路 | |
| CN100578935C (zh) | 脉冲产生电路及利用该脉冲产生电路实现液晶灰度的电路 | |
| JPH04125688A (ja) | カラー表示装置およびその階調表示方式 | |
| JP2875257B2 (ja) | 液晶表示装置の制御回路および駆動方法 | |
| JP2609440B2 (ja) | 液晶表示装置の駆動装置及び方法 | |
| JPH10161610A (ja) | 液晶表示装置 | |
| JPH08221032A (ja) | 画像表示装置の駆動回路 | |
| CN100440304C (zh) | 一种用帧率控制方法实现液晶灰度的电路 | |
| CN100444237C (zh) | 一种用帧率控制方法实现液晶灰度的电路 | |
| JPH04125687A (ja) | 平面型表示装置およびその階調表示方式 | |
| JP2568014B2 (ja) | 液晶表示装置の駆動方法、及びその装置 | |
| JPS60140297A (ja) | ドツトマトリクス液晶表示装置駆動回路 | |
| JPS62262030A (ja) | 液晶駆動制御装置 | |
| JPH03246592A (ja) | 表示装置の階調表示回路 | |
| JP2002229524A (ja) | 単純マトリクス型液晶表示パネルの駆動回路及び液晶表示装置 | |
| JPH0535214A (ja) | 液晶表示装置 | |
| Ruckmongathan et al. | Sparse orthogonal matrices for scanning liquid crystal displays | |
| JPH03246593A (ja) | 表示装置の表示方式 | |
| JPH03231797A (ja) | 表示装置の表示方式 | |
| JPH03246594A (ja) | 表示装置のフルカラー表示回路 |