JPH04125687A - 平面型表示装置およびその階調表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パルス幅変調の駆動ＩＣを実装した平面型表
示装置、及びその階調表示方式に関するものである。

〔発明の概要〕

本発明は、パルス幅変調方式の駆動回路ＩＣが有する階
調機能以上の階調表示を実現するための表示方式を提供
しようとするものである。即ち、階調表現するために複
数ビットの表示データの一部を分けることにより、その
データから階調表現のウェイト付けを行い単位時間内に
何度表示データとして駆動されるかにより階調度合を示
すための間引き駆動制御を実行する。そして、パルス幅
変調の駆動回路ＩＣと等しいビット数ををする他のグル
ープの複数ビットの表示データはパルス幅変調回路の人
力とし、前記間引き駆動制御の信号により他のグループ
の表示データを制御することにより間引き駆動制御とパ
ルス幅変調の組合わせにより従来問題となっていたフリ
ッカ−を無くして駆動回路ＩＣの性能以上の多階調の表
示方式を提（共するものである。

（従来の技術） 第４図は、従来の２階調表示方式における表示ンステム
を示すシステム構成図である。

第４図において、４１はパーソナルコンピュータ、４２
はインターフェース回路、４３は液晶等の平面型表示装
置である。パーソナルコンピュータ４１からの表示デー
タＤ、水平同期信号Ｈｓｙｃ、垂直同期信号Ｖｓｙｃ等
のビデオ信号はインターフェース回路４２に入力される
。インターフェース回路４２は、前記ビデオ信号から前
記平面型表示装置を動作させるために必要なデータＤＡ
ＴＡ、ノフトクロノク信号ＣＬ２、ラッチ信号ＣＬＩ、
フレーム信号ＦＲＭ、極性反転信号Ｍ等のインターフェ
ース信号を発生するための回路である。平面型表示装置
４３は、液晶表示素子、または発光ダイオードなどを用
いた表示素子とそれを駆動する回路を内蔵したものであ
る。平面型表示装置ｔ　４３の駆動回路は、入力された
表示データに対して表示の０Ｎ１０ＦＦ駆動動作をする
ものであり、階Ｓｊ１機能を持たないため２階調表示を
するものであった。

［発明が解決しようとする課題］ 前記に述べたように、従来の表示ドツトの０Ｎ１０ＦＦ
表示動作の駆動回路を用いた場合、階調表示機能が無か
ったために、フレーム間引きによる階調表示であった。

フレーム間引きによる階調表示方法は、応答速度の遅い
ノンアクティブバフルの場合は、８階調レベルまで可能
であるが、応答速度が遅く、視野角範囲が狭いなどの開
扉を有しているため充分満足される表示品質とは言えな
いものであった。フリッカ−も無く、応答速度が早く、
視野角範囲が広く、階調数が多い表示をするには、駆動
電圧変調を利用するＴＰＴポケットテレビのようにアナ
ログ電圧入力する方法があるが、ＯＡ機器に応用するよ
うな大画面の場合には、アナログ入力端子の波形歪が生
じるために忠実に階調表現することが難しい。また一方
、ディジタル信号を入力することにより駆動回路に内蔵
されたデコード回路により駆動パルス幅を選択して出力
するパルス幅変調する場合は、パルス幅の数を階調数に
応じた数だけ用意する必要がある。それ故に、３２階調
表示の場合、３２種類のパルス幅を用意しなければなら
なかった。このように、３２種類のパルス幅を用意して
その一つを選択して出力する駆動方法の場合、駆動回路
１ｃの出力部の規模が大きくなるため千ノブサイズが大
きくなり、コスト高となっていた。フレーム間引きによ
る方法においては、ノンアクティブの液晶表示装置にお
いて効果があるが、非線形抵抗二端子素子または、ＴＰ
Ｔを内蔵したアクティブパネルの場合は、その応答速度
がノンアクティブバ茅ルに比べ１／３倍程度に早くなる
ためフリッカ−が顕著に目立つようになるため４階調が
限界であり、８または１６階調の表示方法として用いら
れないという問題があった。

〔課題を解決するための手段〕

本発明は前記で述べた問題点を解決するためになされた
ものである。その解決手段は、従来のフレーム間引きの
周波数変調による階調制御方式ではなく、表示ドツト単
位により階調表示データから駆動の間引きの頻度を変え
て、ドツト単位で０Ｎ１０ＦＦを制御する手段と３ビツ
トの階調データにより８階調しか階調表示できないパル
ス幅変調手段を組合わせることにより、フリッカ−を生
しることなく３２階調表示を実現するものである。

〔作用〕

前記で述べたように、最小時間単位間隔である表示ドツ
ト単位による駆動の間引きである故に、非線形二端子抵
抗素子を内蔵したアクティブパネルのように応答速度が
速いパネルにおいても従来のようなフリッカ−を生しる
ことなく階調表示を実行するものである。そして、前記
したようにバルス駆動回路の表示機能が３ビツトの階調
データで８階調までといった制■を越えて、駆動の間弓
き変調の４階調を組合わせることにより階調数を３２階
調まで拡張することができる方式を実現するものである
。

（実施例） 第１図は本発明の一実施例を示す回路図である。

１は間引きパターンの発生回路、２は間引き駆動制御回
路である。３は表示データ制御回路である。

間引きパターン発生回路１は、フリソプフロンブ回路８
，９．２段のシフトレジスタ回路ＩＬ　１２トＮＯＲ回
路１３．１４によりなる二つのリングカウンタ回路及び
ＡＮＤ回路１５．１６．１７とＯＲ回路により構成され
た論理積・和回路により構成されている。間引き駆動制
御回路２は、デコーダ回路１９とＡＮＤ回路２Ｌ　２２
．２３．　　ＯＲ回路２４からなる論理積・和回路によ
り構成されている。表示データ制御回路３はＡＮＤ回路
２５．２６．２７により構成されたスイッチング回路で
ある。次に、本発明の第１図の動作について説明する。

Ａ、　／　Ｄコンバータ回路４は、データのアナログ信
号Ｄ＋７）電圧をデイ７タル信号ＤｏからＤ３に変換す
るための回路である。　　ドツトクロック信号ＤＤＣＫ
は、フリップフロップ回路８に入力されて１，７２分周
される。

垂直同期信号Ｖｓｙｃも同様に、フリップフロップ回路
９に人力されて１／２分周される。これらの出力信号は
、排他的論理和回路１０に入力され出力信号Ａを出力す
る。前記ドツトクロック信号ＤＣＫは、シフトレジスタ
回路１１とＮＯＲ回路１３からなる３進リング力ウンタ
回路に入力される。また、垂直同期信号Ｖｓｙｃはンフ
トレジスタ回路１２とＮＯＲ回路１４からなる３進リン
グ力ウンタ回路に入力される。前記したこれらの信号は
Ａ、　Ｎ　Ｄ回路１５．１６．１７に入力して論理積さ
れＯＲ回路１８により論理和される。また、インバータ
回路２０により反転された出力信号Ｂを発生する。

第２図は、前記した第１図の出力信号へのＡ１は奇数フ
レームの波形図を示す、Ａ−２は偶数フレームの波形図
を示している。そしてこれらは、１／２の間引きにより
フレーム毎にタイミングが反転されるのを繰り返してい
る。出力信号ＢのＢ−１，８−２，８−３は各々１．　
２．　３フレームにおける波形を示し、１／３の間引き
を実行し、その間引きのタイミングはフレーム毎に１ド
ントずつシフトしていることが理解できる。これらの波
形図において、Ｈレヘルは表示データを存効とし、Ｌレ
ヘルは表示データを無効とすることを意味するものであ
る。前記第１図の階調表示データの上位２ビットＤ３．
Ｄ４はデコーダ回路に入力され、それぞれデコードされ
出力信号ＸＯ，Ｘ１Ｘ２．Ｘ３を出力する。そしてＡＮ
、Ｄ回路２１２２２３に入力することにより前記間引き
パターンの信号Ａ、　Ｂ及びＢの反転信号をセレクトす
る。それ故にＯＲ回路２４の出力信号は、デコード信号
ＸＯからＸ３の選択に応じて１／３．１／２．２／３回
の割合で間引きの信号が出力される。ＯＲ回路２４の出
力信号は前記表示データ制御回路３におけるＡＮＤ回路
２５．２６．２７に入力することにより他の階調表示デ
ータＤｏからＤ２を０Ｎ１０ＦＦ制御するように動作す
る。それ故に、デコーダ出力信号×３が信号“Ｈ”のと
き表示データは、常にそのまま出力される。また前記デ
コーダ出力信号ＸＯが“Ｈ”のとき前記階調表示データ
は、１／３回間引きが実行されるので前記階調表示デー
タ同一であったとしてもコントラストを異ならせて階調
表示することが可能となる。それ故に、パルス幅変調の
駆動回路が階調表示データ３ビツト入力で８階調の機能
しかもっていないとしても、前記ドツト間引き変調によ
る４階調と前記パルス幅変調による８階調の組合わせに
より３２階調表示を実現することが可能となる。

第３図は、前記した本発明の第１図の階調表示回路を用
いた場合の表示システムの一実施例を示すシステム構成
図である。第３図において、ＤＣＫはドツトクロック信
号、Ｖｓｙｃは垂直同期信号、Ｄはアナログ信号の表示
データである。パーソナルコンピュータ３１からの表示
データＤは前記したｌｌＷｌ変調回路３２に入力される
。それにより、Ａ／Ｄ変換されたディジタル信号と、開
引き変調された階調表示データＢＯからＢ２は、他のイ
ンターフエース信号と共にインターフェース回路３３に
人力される。インターフェース回路３３は、タイミング
信号としてフレーム信号ＦＲＭ、　　ラッチ信号ＣＬ１
．　　ソフトクロック信号ＣＬ２．交流化信号Ｍと階調
表示データＢＯからＢ２を平面型表示装置３４に出力す
るものである。前記平面型表示装置は、パルス幅変調駆
動用の駆動回路ＩＣを実装して表示素子を駆動するため
フリッカ−の無い階調表示を実現することができる。

〔発明の効果〕

上記したように、本発明によれば最小の時間単位である
ドツト毎に間引きを行い、それをフレーム毎に間引きの
タイミングをシフトしながら繰り返すので、全画面に渡
って均一に間引くことができ視覚に与える影響を極めて
少なく押え込むことができる。それ故に、応答速度の早
いアクティフパネルにおいてもフリフカ−を感しること
無く、４階調の階調が可能となる。そして平面型表示装
置に実装された駆動回路の機能が８階調までに刺限され
ていたとしても３２階調まで階調表示能力をアップする
ことができる。それ故に、ＣＲＴ表示装置と比べて、遜
色の無いラップトツブ型のパーソナルコンピュータを市
場に提供することができるようになった。また、本方式
によれば駆動回路Ｉｃの回路規模が大幅に縮小されるの
で平面型表示装置のコストダウンとなる等の多大な効果
を有するものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は本発
明の間引きパターン発生回路の波形を示す図、第３図は
本発明の一実施例を示す平面型表示装置のシステム図、
第４図は従来の平面型表示装置のシステム構成を示す回
である。 １　・　・ ２　・　・ ３　・ ４　・　・ Ｃ１２ 間引きパターン発生回路 ・間引き駆動制御回路 表示データ制御回路 Ａ／Ｄコンバータ回路 ・・シフトレジスタ回路 デコーダ回路 ４１・・・パーソナルコンピュータ 階調変調回路 ４２・・・インターフェース回路 ４３・・・平面型表示装置 出廟人　セイコー電子工業株式会社 代理人　弁理士　林　　敬　之　助

Claims (2)

【特許請求の範囲】
1. （１）表示輝度に応じた複数ビットの階調表示データを
   用いて、パルス幅変調の駆動回路を実装した平面型表示
   装置に階調表示する表示方式において、上記複数ビット
   の階調表示データの一部はドット単位に間引き駆動する
   パターンを発生するためのドットパターン発生回路に入
   力され、前記ドットパターン発生回路の出力は、他の複
   数ビットのパルス幅変調の階調表示データを制御するこ
   とにより、前記パルス幅変調の駆動回路の階調数以上の
   階調表示することを特徴とする表示装置の階調表示方式
   。
2. （２）複数ビットの階調表示データを用いて、パルス幅
   変調の駆動回路を実装した階調表示する平面型表示装置
   において、ドット間引きするパターンを発生するための
   間引きパターン発生回路と、上記複数ビットの階調表示
   データの一部をデコードするためのデコード手段と、前
   記デコード手段の出力から前記間引きパターン発生回路
   の間引きパターンを選択する構成からなる間引き制御手
   段により、茶の複数ビットの階調表示データを制御する
   構成からなることを特徴とする表示装置。