JPH0436801A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、Ｍ準時間内に実行終了される制御動作を繰返
すことにより外部接続機器を制御する制御手段と、この
制御手段による制御動作実行時に参照される制御情報を
順次記憶する記憶手段とを備えた制御装置に関する。

／ （従来の技術） 従来より、例えばパチンコゲーム機においては、入賞球
の検出、賞球の払出し、電気役物の駆動或は各種ランプ
の点灯等の動作をＣＰＵを主体とする制御装置により制
御するようにしている。この場合、制御装置によるパチ
ンコゲーム機の制御は、基準時間内で実行が終了される
制御用プログラムを繰返すことにより実行されるように
なっている。つまり、パチンコゲーム機のメモリ容量は
、条例によって所定容量以内に規制されているから、制
御装置は、基準時間内に実行終了する制御用プログラム
によって、パチンコゲーム機に設けられた各種スイッチ
の人力状態を判定すると共に、スイッチがオンしたと判
断したときはそのスイッチに対応［７た例えばソレノイ
ドを駆動する。この場合、ソレノイドを所定時間駆動す
る必要かあるから、制御用プログラムを実行する毎にソ
レノイトの駆動継続時間を測定すると共に、その駆動継
続時間か所定時間となったところでソレノイドの駆動を
停止１−させる。従って、制御装置は斯様なソレノイド
の駆動継続時間等の各種制御情報を記憶するためのＲ，
Ａ　Ｍを備えており、そのＲＡ、　Ｍに記憶された制御
情報を参照することにより次の制御用プログラムの制御
内容を決定するようにしている。

さて、ソレノイドの通電時、或は玉発射装置の駆動時に
は大きな電流が流れるために制御装置の直流電源ライン
に電気的ノイズが重畳することがある。場合によっては
、ＲＡＭの記憶内容が破壊されてしまって、１，１ノ御
装置による制御動作実行が不能状態に陥ってしまうこと
かある。そこで、従来より、制御装置の暴走防止策が考
えられており、その−例としてウォッチドッグタイマが
ある。これは、良く知られているように、一定時間毎に
制御装置から外部回路に対して確認信号を出力するよう
にプログラムを構成するもので、指定時間内に制御装置
から確認信号が出力されないときは、制御装置が制御実
行不能状態に陥ったと判断して、制御装置に強制割込み
をかけてシステム全体を停止させたり、制御装置をリセ
ットするものである。

（発明か解決しようとする課題） しかしながら、上記のウォッチドッグタイマを採用しよ
うとした場合、プログラムの大幅な改造が必要となるば
かりでなく、制御装置からの確認信号を検出して制御装
置をリセットするための回路を（＝１加しなければなら
ず、その構成が複雑化してコストが増大する虞がある。

本発明は」１記事情に鑑みてなされたもので、その目的
は、大幅なプログラム改造を伴うことがない簡単な構成
で制御不能状態から回復することができる制御装置を提
供するにある。

［発明の構成］ （課題を解決するための手段） 本発明は、基準時間内に実行終了される制御動作を繰返
すことにより外部接続機器を制御する制御手段と、この
制御手段による制御動作実行時に参照される制御情報を
順次記憶する記憶手段とを備えた制御装置において、前
記基準時間毎に前記制御手段による制御動作を再実行さ
せる初期化手段を設け、前記制御手段を、前記記憶手段
に記憶された制御情報か破壊されたと判断したときのみ
前記制御動作の実行に先立って」二記記憶手段を初期化
する初期化動作を実行すると共に制御動作の終了時点で
待機状態となるように構成したものである。

（作用） 基準時間となると、初期化手段により制御手段は制御動
作を実行する。このとき、制御手段は、制御実行時に参
照される制御情報を記憶手段に記憶すると共に制御動作
終了時点で待機状態となる。

そして、次の基準時間となると、初期化手段により制御
手段は制御動作を再び実行する。これにより、制御手段
は、記憶手段に記憶されている制御情報を参照しながら
制御動作を実行する。

さて、電気的ノイズの発生により記憶手段の記憶内容か
破壊されたときは、制御情報が破壊されてしまって制御
手段が制御実行不能状態に陥ってしまう。しかしながら
、次の基準時間となると、初期化手段により制御手段は
制御動作を再び実行する。このとき、制御手段は記憶手
段の制御情報が破壊されたと判断して制御動作を実行す
るに先立って記憶手段を初期化する。この結果、制御手
段は記憶手段に記憶された制御情報を参照して制御動作
を実行することができる。

（実施例） 以下、本発明をパチンコゲーム機の制御装置に適用した
一実施例を図面を参照して説明する。

第２図に制御用基板のブロック図を示す。この第２図に
おいて、制御用基板１には制御手段たるＣＰＵ２及び各
種周辺回路が積載されている。即ち、電源回路３は交流
電源の投入状態でＣＰＵ２及び周辺回路に直流電源を供
給する。リセット信号発生回路４は、電源回路３からの
直流電源が安定するまでロウレベルのリセット信号をＣ
ＰＵ２のりセット端子に出力する。クロック信号発生回
路５は、所定周波数、この場合３．２７６８ＭＨ２のク
ロック信号をＣＰＵ２のクロック端子に出力する。初期
化手段たるリセット信号発生回路６は、クロック信号発
生回路５からのクロック信号を分周して２　、　５　ｍ
　ｓｅｃ毎にロウレベルのりセット信号をＣＰＵ２のリ
セット端子に出力する。

入力回路７はＣＰＵ２のデータ端子と接続されており、
図示しないパチンコゲーム機の各入賞口に設置ジられた
入賞球検知用スイッチ８，９．１０・・・・のオンオフ
状態をＣＰＵ２に出力する。出力回路１１はＣＰＵ２の
データ端子と接続されており、ＣＰＵ２から駆動信号が
出力されたときは、その駆動信号をラッチすることによ
りパチンコゲム機に設けられた外部接続機器たる入賞報
知用ランプ］２．特賞報知用ランプ１Ｂ、或は電気役物
駆動用のソレノイド１４等に対する駆動信号の出力状態
を維持する。

ザウンドジェネレータ１５はＣＰＵ２のデータ端子と接
続されており、ＣＰＵ２からＪｇえられる音データに基
づいて所定の音階の音信号を生成してアンプ１６を介し
てスピーカ１７に出力する。

一方、ＲＯＭｌ、　８には制御用プログラムが記憶され
ており、ＣＰＵ２はその制御用プログラムに従ってラン
プ１２．１３及びソレノイド１４等を駆動すると共に、
ザウントジェネレータ１５に音データを出力する。また
、記憶手段たるＲＡＭｌ９にはＣＰＵ２による制御動作
の実行に従って各種制御情報が記憶されるようになって
おり、電源か投入されたとき、或はＲＡ　Ｍ　１９の記
憶内容が破壊されたときはＣＰＵ２によりその記憶内容
が初期化される。

第１図はＲＯＭ１８に記憶された制御用プログラムのメ
インルーチンを示すフローチャー１・であり、このフロ
ーチャー１・に基づいてＣＰＵ２の制御動作を説明する
。

電源回路３に交流電源が接続されると、電源回路３から
ＣＰＵ２及び周辺回路に直流電源が供給される。このと
ぎ、リセット信号発生回路４からロウ１ノベルのリセッ
ト信号が出力されているから、ＣＰＵ２が直流電源電圧
の不安定状態で動作してしまうことはない。そして、直
流電源電圧か安定したところで、リセット信号発生回路
４からのリセット信号が断たれるから、ＣＰＵ２は第１
図に示すメインルーチンにおけるメモリチエツクルーチ
ンを実行する。即ち、ＣＰＵ２は、第３図に示すメモリ
チエツクルーチンにおいて、ＲＡＭ１９のヂエックコー
トエリアの記憶内容を読取る（ステップＡ＋）。ここで
、電源投入時においては、ＲＡＭ１．９の記憶内容は破
壊されているので、チエツクコートエリアの記憶内容は
ＲＯＭ１８に予め記憶されているチエツクコードと一致
していない。従って、ＣＰＵ２は、チエツクコード異常
と判断して（ステップＡ２）、メモリチエツクフラグを
オンしてから（ステップＡ３）、メインプログラムにリ
ターンする（ステップＡ４）。また、電源投入時におい
て、チエツクコードエリアの記憶内容がチエツクコード
と万−一致した場合は（確率的には１／２５６）　、チ
エツクコートエリアを含めた所定のワーキングエリアの
記憶内容全てを加算したサム値を演算すると共に（ステ
ップＡ５）、そのサム値が記憶されているべきサム値エ
リアの記憶内容を読取ってから（ステップＡ６）、両省
を比較する（ステップＡ７）。この場合、ＲＡＭ１９の
記憶内容は破壊されているから、ワーキングエリアのサ
ム値とサム値エリアの記憶内容とか一致することはなく
、これによりＣＰＵ２は、ザムチェック異常と判断して
（ステップＡ８）、メモリチエツクフラグをオンしてか
ら（ステップＡ３）、メインルーチンにリターンする。

そして、上述のようなメモリチエツクルーチンの終了に
よりメインプログラムに戻ったＣＰＵ２は、メモリチエ
ツクフラグを判断する。この場合、メモリチエツクフラ
グはオンしているから、ＣＰＵ２は、初期化ルーチンを
実行する。即ち、第４図に示す初期化ルーチンにおいて
、ＣＰＵ２は、全てのワーキングエリアの記憶内容をク
リアする（例えば１６進数でｒｏｏＪ、若しくはＩＦ　
ＦＪをワーキングエリアの全領域に書込む）と共に（ス
テップＢｌ）、ＲＡＭ１．９のチエツクコードエリアに
チエツクコード（例えば１６進数で「Ａ５」）を書込む
（ステップＢ２）。そして、ＣＰＵ２は、サム値エリア
にチエツクコートエリアを含むワーキングエリア全ての
記憶内容を加算したサム値（この場合は１６進数でｒＡ
５Ｊ）を書込むと共に（ステップＢ３）、出力回路１１
を初期設定してから（ステップＢ４）、メインルーチン
にリターンする（ステップＢ５）。

そして、」二連のような初期化ルーチンから戻ったＣＰ
Ｕ２は、停市命令を実行して待機状態となる。しかして
、ＣＰＵ２か制御動作を実行してから少なくとも２．５
ｍ５ｅｃ経過したところでリセット信号発生回路６から
リセット信号が出力されるので、停止１−状態にあった
ＣＰＵ２は初期化されてメインルーチンにおけるメモリ
チエツクルーチンを再び実行する。このとき、ＲＡＭ１
９のチエツクコードエリアには１６進数で「Ａ５」が記
憶されているから、ＣＰＵ２はメモリチエツクフラグを
オフする（ステップＡ９）。従って、メモリチエツクル
ーチンからメインルーチンに戻ったＣＰＵ２は、メモリ
チエツクフラグがオフしていると判断して制御ルーチン
を実行する。即ち、第５図に示す制御ルーチンにおいて
、ＣＰＵ２は、ＲＡＭ１．９のワーキングエリア中のタ
イマカウンタに記憶されているタイマ数値を読出すと共
に（ステップＣＩ　）　、それらのタイマ数値が全て０
であるか否かを判断する（ステップＣ２）。このとき、
タイマカウンタはクリアされているから、ＣＰＵ２は、
ステップＣ２からステップＣ３に進行して入力回路７に
接続された各スイッチ８，９．１０・・・・・・のオン
オフ状態を判断する。このとき、オンとなったスイッチ
がないと判断したときは、制御ルーチンからメインルー
チンにリターンして（ステップＣ４）停止する。

さて、ＣＰＵ２は上述のようなメモリチエツクルーチン
及び制御ルーチンを２　、　５　ｍ　ｓｅｃ毎に実行し
て、スイッチ８，９，１．０・・・・・・のオンオフ状
態を監視している。そして、遊技客による遊技により入
賞口にパチンコ玉が入賞したときは、入賞球検知スイッ
チ８がオンするので、ＣＰＵ２は、ステップＣ３におい
てそのオンを検知した時点で、賞球払出用のソレノイド
（図示せす）駆動用の駆動信号を出力回路１１に出力す
る（ステップＣ５）。これにより、出力回路］］から賞
球払出用のソ］２ レノイドに対する駆動信号の出力状態が維持されるから
、そのソレノイドが駆動して所定個数のパチンコ玉かパ
チンコゲーム機から支払われる。また、特定の入賞口に
パチンコ玉が入賞したときは、それに対応したスイッチ
９がオンするので、ＣＰＵ２は、そのことを検知して電
気役物のソレノイド］４を駆動するだめの駆動信号を出
力回路１］に出力する。これにより、出力回路１１から
ソレノイド１４に対する駆動信号のＨ１力状態が維持さ
れるので、ソレノイド１４が駆動して電気役物が動作す
る。さらに、ＣＰＵ２は、スイッチ８９１０・・・・・
のオン状態を検知したときは、出力回路１１に駆動信号
を出力すると共に、ザウンドジェネレータ１５に音デー
タを出力する。これにより、ランプ１２．１３が点灯し
て入賞、或は電気役物の駆動発生を報知すると共に、ス
ピーカ１７から入賞、或は電気役物の駆動発生を報知す
る効果音か発生する。

一方、ＣＰＵ２は、オン状態となったスイッチを検出し
たときは、オンとなったスイッチに対応したタイマカウ
ントにタイマ数値を書込む（ステップＣＢ）。つまり、
入賞球検知用スイッチ８がオンした場合は、賞球払出用
のソレノイドの駆動時間に対応した数値である例えば２
００　（０，５秒間に相当）というタイマ数値を対応す
るタイマカウンタに書込む。また、特定の入賞口に設け
られた入賞球発生検知用のスイッチ９がオンした場合は
、電気役物の駆動時間に対応した数値である例えば４０
０　（１秒間に相当）というタイマ数値を対応するタイ
マカウンタに書込む。同様に、所定のタイマカウンタに
ランプ１．２．１３或はスピーカ］７の駆動時間に対応
したタイマ数値を書込む。続いて、ＣＰＵ２は、全ての
ワーキングエリアの記憶内容を加算したサム値をサム値
エリアに記憶してから（ステップＣ７）、メインルーチ
ンに戻って停止する。

さて、」二連のようなＣＰＵ２の待機状態において、リ
セット信号発生回路６から次のリセット信号が出力され
ると、ＣＰＵ２は、メモリチエツクルーチンを実行して
から制御ルーチンを実行する。

］４ このとき、前回の制御ルーチンの実行により所定のタイ
マカウンタにはタイマ数値が記憶されているから、ＣＰ
Ｕ２は、制御ルーチンにおけるステップＣ２からステッ
プＣ８に進行して、タイマ数値がＯとなっていないタイ
マカウントに記憶されているタイマ数値から１を減算す
る。この演算の結果、タイマ数値かＯとなったタイマカ
ウンタが生じなかった場合は（ステップＣ９）、ステッ
プＣ３に進行してスイッチのオンオフ状態を判断する。

また、タイマ数値か０となったタイマカウンタか生した
場合は、そのタイマカウンタに対応した外部装置の駆動
を停止してから（ステ・ツブＣｌ０）ステップＣ３に進
行する。従って、所定のタイマカウンタに２００という
タイマ数値が記憶されていた場合は、制御用プログラム
が２００回実行きれたところで（０，５秒に相当）、そ
のタイマカウンタのタイマ数値がＯとなるので、そのタ
イマカウンタに対応する例えばソレノイド］４の駆動が
停止される。

さて、例えば制御用基板１の直流電源ラインに電気的ノ
イズが重畳した場合、ＲＡＭ１９の内容か破壊されてＣ
ＰＵ２か暴走してしまうことがある。このような場合、
少なくともＣＰＵ２の動作か異常となってから２．５ｍ
５ｃｃ以内にリセット信号発生回路６からリセット信号
が出力されるので、ＣＰＵ２は強制的にメモリチエツク
ルーチンを実行するようになる。このとき、ＲＡＭ１．
９の記憶内容は破壊されているから、ＣＰＵ２は、メモ
リチエツクルーチンにおいてチエツクコード或はサム値
が破壊されていると判断して、初期化ルチンを実行する
ようになる。従って、ＲＡＭｌ９の記憶内容は初期化さ
れるので、ＣＰＵ２は、その初期化された記憶内容を参
照しながら制御ルチンを実行し、以てＣＰＵ２の暴走状
態は直ちに解消される。

要するに、上記構成のものによれば、リセット信号出力
回路６によりＣＰＵ２を２．５ｍ５ｅｃ毎にリセットす
ると共に、ＣＰｔＪ２を、ＲＡＭ１９の記憶内容が破壊
されていたと判断したときは、制御動作の実行に先立っ
てＲＡＭ１．９を初期化する初期化動作を実行するよう
に構成したので、ＲＡＭの記憶内容が破壊されていた場
合は、ＣＰＵの暴走状態が継続してしまう虞がある従来
例と違って、ＲＡＭ１９の記憶内容が破壊されていた場
合であっても、ＣＰＵ２は暴走状態から直ぢに復帰して
正常な制御を実行するようになる。

また、上記構成の場合、電源投入によりＲＡＭ１９の記
憶内容が破壊された場合にも、初期化ルーチンが実行さ
れてＲＡＭ１９が初期化されるので、電源が投入された
ことを検出するための特別の回路構成及びその判断ルー
チンを設けることなく、電源投入時におけるＲＡＭＩ　
９に対する初期化動作を実行することができる。

［発明の効果コ 以上の説明から明らかなように、本発明の制御装置によ
れば、基準時間毎に制御手段による制御動作を再実行さ
せる初期化手段を設けると共に、制御手段を、前記記憶
手段に記憶された制御情報が破壊されたと判断したとき
のみ前記制御動作の実行に先立って上記記憶手段を初期
化する初期化］７ 動作を実行すると共に制御動作の終了時点で待機状態と
なるように構成したので、大幅なプログラム改造を伴う
ことがない簡単な構成で制御不能状態から回復すること
ができるという優れた効果を奏する。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図はＣＰＵ
の制御内容を概略的に示すフローチャ＝１・、第２図は
制御用基板の構成を示すブロック図、第３図乃至第５図
は各ルーチンを示すフローチャー１・である。 図中、〕は制御用基板、２はＣＰＵ　（制御手段）５は
リセット信号発生回路（初期化手段）、１２．１３はラ
ンプ（外部接続機器）、］４はソレノイド（外部接続機
器）、〕８はＲＯＭ、１９はＲＡＭ　（記憶手段）であ
る。 出願人　　ダイコク電機株式会社 代理人　　弁理士　佐　藤　　強 メモリチエツクルーチン ３６８０１、　（７） 初期化ルーチン 制御ルーチン

Claims (1)

【特許請求の範囲】
1. １、基準時間内に実行終了される制御動作を繰返すこと
   により外部接続機器を制御する制御手段と、この制御手
   段による制御動作実行時に参照される制御情報を順次記
   憶する記憶手段とを備えた制御装置において、前記基準
   時間毎に前記制御手段による制御動作を再実行させる初
   期化手段を設け、前記制御手段は、前記記憶手段に記憶
   された制御情報が破壊されたと判断したときのみ前記制
   御動作の実行に先立って上記記憶手段を初期化する初期
   化動作を実行すると共に制御動作の終了時点で待機状態
   となるように構成されていることを特徴とする制御装置
   。