JPH04368080A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH04368080A JPH04368080A JP16911291A JP16911291A JPH04368080A JP H04368080 A JPH04368080 A JP H04368080A JP 16911291 A JP16911291 A JP 16911291A JP 16911291 A JP16911291 A JP 16911291A JP H04368080 A JPH04368080 A JP H04368080A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- transistors
- common
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Studio Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はビデオテープレコーダ等
の電子回路で信号等を切り替えるスイッチ回路に関する
。
の電子回路で信号等を切り替えるスイッチ回路に関する
。
【０００２】
【従来の技術】図４は従来この種のスイッチ回路の一例
で、２信号Ｓ１、Ｓ２を切り替える回路である。トラン
ジスタＱ１のベースに第１の信号Ｓ１を入力し、トラン
ジスタＱ４のベースに第２の信号のＳ２を入力する。 又、トランジスタＱ５とＱ６のベースにはスイッチ制御
電圧Ｖ１、Ｖ２を印加するようにしている。ここで、Ｖ
１＞Ｖ２である場合、トランジスタＱ５がオンし、トラ
ンジスタＱ６がオフとなる。この結果、トランジスタペ
アＱ１、Ｑ２がオンとなり、トランジスタペアＱ３、Ｑ
４がオフとなる。この為、トランジスタＱ１に入力され
る信号Ｓ１がトランジスタＱ２のコレクタから外部に出
力される。逆にＶ１＜Ｖ２の場合、トランジスタＱ５が
オフとなってトランジスタＱ６がオンとなる。この為、
トランジスタペアＱ３、Ｑ４がオンとなってトランジス
タＱ１、Ｑ２がオフとなる。これにより、信号Ｓ２がト
ランジスタＱ３のコレクタから外部に出力される。
で、２信号Ｓ１、Ｓ２を切り替える回路である。トラン
ジスタＱ１のベースに第１の信号Ｓ１を入力し、トラン
ジスタＱ４のベースに第２の信号のＳ２を入力する。 又、トランジスタＱ５とＱ６のベースにはスイッチ制御
電圧Ｖ１、Ｖ２を印加するようにしている。ここで、Ｖ
１＞Ｖ２である場合、トランジスタＱ５がオンし、トラ
ンジスタＱ６がオフとなる。この結果、トランジスタペ
アＱ１、Ｑ２がオンとなり、トランジスタペアＱ３、Ｑ
４がオフとなる。この為、トランジスタＱ１に入力され
る信号Ｓ１がトランジスタＱ２のコレクタから外部に出
力される。逆にＶ１＜Ｖ２の場合、トランジスタＱ５が
オフとなってトランジスタＱ６がオンとなる。この為、
トランジスタペアＱ３、Ｑ４がオンとなってトランジス
タＱ１、Ｑ２がオフとなる。これにより、信号Ｓ２がト
ランジスタＱ３のコレクタから外部に出力される。
【０００３】ところで、上記回路のスイッチ制御電圧Ｖ
１、Ｖ２は図５（Ａ）に示す如く片方がローからハイへ
変化した時に、必ずもう一方はハイからローへ変化する
が、この変化には有限な時間Ｔ０ （スイッチ時間）を
必要とする。この様に、スイッチ制御電圧が変化した時
、トランジスタＱ５、Ｑ６のエミッタ電位は制御電圧Ｖ
１、Ｖ２の大きい方の電位をＶＪ （トランジスタのベ
ース、エミッタ間電位）下げた電位となるため、前記エ
ミッタ電位は図５（Ｂ）に示すような電位変動を起こす
。 ところで、トランジスタＱ５、Ｑ６のエミッタには図４
の破線で示す如く寄生容量Ｃがあるため、前記電位変動
により、この寄生容量Ｃに対する充放電が生じて、前記
スイッチ時間Ｔ０ の間、トランジスタＱ５、Ｑ６のコ
レクタ電流の和は定電流Ｉ０ からずれてしまう。この
ずれはトランジスタＱ５、Ｑ６のエミッタ電位が下がっ
ていくときは前記寄生容量Ｃからの放電が起こるため、
トランジスタＱ５、Ｑ６のコレクタ電流の和であるＩｃ
５ ＋Ｉｃ ６ は小さくなる。逆にトランジスタＱ
５、Ｑ６のエミッタ電位が上がっているときは前記寄生
容量Ｃへの充電があるため、Ｉｃ ５ ＋Ｉｃ ６ は
大きくなり、その結果Ｉｃ ５ ＋Ｉｃ ６ は図５（
Ｃ）に示すように変化する。
１、Ｖ２は図５（Ａ）に示す如く片方がローからハイへ
変化した時に、必ずもう一方はハイからローへ変化する
が、この変化には有限な時間Ｔ０ （スイッチ時間）を
必要とする。この様に、スイッチ制御電圧が変化した時
、トランジスタＱ５、Ｑ６のエミッタ電位は制御電圧Ｖ
１、Ｖ２の大きい方の電位をＶＪ （トランジスタのベ
ース、エミッタ間電位）下げた電位となるため、前記エ
ミッタ電位は図５（Ｂ）に示すような電位変動を起こす
。 ところで、トランジスタＱ５、Ｑ６のエミッタには図４
の破線で示す如く寄生容量Ｃがあるため、前記電位変動
により、この寄生容量Ｃに対する充放電が生じて、前記
スイッチ時間Ｔ０ の間、トランジスタＱ５、Ｑ６のコ
レクタ電流の和は定電流Ｉ０ からずれてしまう。この
ずれはトランジスタＱ５、Ｑ６のエミッタ電位が下がっ
ていくときは前記寄生容量Ｃからの放電が起こるため、
トランジスタＱ５、Ｑ６のコレクタ電流の和であるＩｃ
５ ＋Ｉｃ ６ は小さくなる。逆にトランジスタＱ
５、Ｑ６のエミッタ電位が上がっているときは前記寄生
容量Ｃへの充電があるため、Ｉｃ ５ ＋Ｉｃ ６ は
大きくなり、その結果Ｉｃ ５ ＋Ｉｃ ６ は図５（
Ｃ）に示すように変化する。
【０００４】一方、トランジスタＱ２、Ｑ３のコレクタ
電位、即ち信号出力端の動作電位はＶｃｃ−Ｒ×（Ｉｃ
５ ＋Ｉｃ ６ ）／２と表されるため、上記の如く
（Ｉｃ ５ ＋Ｉｃ ６ ）が変化すると出力端電位は
図５（Ｄ）に示すように変化してこれがスイッチングノ
イズになるという欠点があった。
電位、即ち信号出力端の動作電位はＶｃｃ−Ｒ×（Ｉｃ
５ ＋Ｉｃ ６ ）／２と表されるため、上記の如く
（Ｉｃ ５ ＋Ｉｃ ６ ）が変化すると出力端電位は
図５（Ｄ）に示すように変化してこれがスイッチングノ
イズになるという欠点があった。
【０００５】
【発明が解決しようとする課題】上記のような従来のス
イッチング回路では、信号を切り替えるための制御電圧
を変化させるのに有限な時間を必要とし、この有限な時
間内に寄生容量に対する充放電が起きて信号出力端に電
流変化が生じ、これが原因となって信号出力端にスイッ
チングノイズが発生するという欠点があった。
イッチング回路では、信号を切り替えるための制御電圧
を変化させるのに有限な時間を必要とし、この有限な時
間内に寄生容量に対する充放電が起きて信号出力端に電
流変化が生じ、これが原因となって信号出力端にスイッ
チングノイズが発生するという欠点があった。
【０００６】そこで本発明は上記の欠点を除去するもの
で、信号切り替え時にスイッチングノイズの発生を抑え
た低ノイズのスイッチ回路を提供することを目的として
いる。
で、信号切り替え時にスイッチングノイズの発生を抑え
た低ノイズのスイッチ回路を提供することを目的として
いる。
【０００７】
【課題を解決するための手段】本発明は一方のトランジ
スタのベースに第１の信号が入力され、他方のトランジ
スタのベースに第１の基準電位が印加され且つ前記両ト
ランジスタのエミッタが共通化された第１のトランジス
タペアと、一方のトランジスタのベースに第２の信号が
入力され、他方のトランジスタのベースに前記第１の基
準電位が印加され且つ前記両トランジスタのエミッタが
共通化された第２のトランジスタペアと、前記第１およ
び第２のトランジスタペアのそれぞれ他方のトランジス
タのコレクタに共通に接続された負荷抵抗から出力端子
に信号出力を導出する信号出力手段と、エミッタが共通
化されて第１の定電流源に接続されベースに制御信号が
供給された第３のトランジスタペアを有する電流切替制
御手段であって、前記制御信号によって制御され前記第
１および第２のトランジスタペアに前記第１の定電流源
に基づく電流を差動的に切替えて流すように動作する電
流切替制御手段と、コレクタが共通に接続されて第２の
定電流源に接続された第４のトランジスタペアであって
、前記電流切替制御手段によって制御されそれぞれのト
ランジスタに所定の定電流が差動的に切替えられて流れ
るように動作する第４のトランジスタペアと、電流入力
端が前記第４のトランジスタペアと第２の定電流源の接
続点に接続され電流出力端が前記信号出力手段に接続さ
れた所定の入出力電流比を有するカレントミラー回路と
を具備した構成を有する。
スタのベースに第１の信号が入力され、他方のトランジ
スタのベースに第１の基準電位が印加され且つ前記両ト
ランジスタのエミッタが共通化された第１のトランジス
タペアと、一方のトランジスタのベースに第２の信号が
入力され、他方のトランジスタのベースに前記第１の基
準電位が印加され且つ前記両トランジスタのエミッタが
共通化された第２のトランジスタペアと、前記第１およ
び第２のトランジスタペアのそれぞれ他方のトランジス
タのコレクタに共通に接続された負荷抵抗から出力端子
に信号出力を導出する信号出力手段と、エミッタが共通
化されて第１の定電流源に接続されベースに制御信号が
供給された第３のトランジスタペアを有する電流切替制
御手段であって、前記制御信号によって制御され前記第
１および第２のトランジスタペアに前記第１の定電流源
に基づく電流を差動的に切替えて流すように動作する電
流切替制御手段と、コレクタが共通に接続されて第２の
定電流源に接続された第４のトランジスタペアであって
、前記電流切替制御手段によって制御されそれぞれのト
ランジスタに所定の定電流が差動的に切替えられて流れ
るように動作する第４のトランジスタペアと、電流入力
端が前記第４のトランジスタペアと第２の定電流源の接
続点に接続され電流出力端が前記信号出力手段に接続さ
れた所定の入出力電流比を有するカレントミラー回路と
を具備した構成を有する。
【０００８】
【作用】本発明のスイッチ回路において、第４のトラン
ジスタペアの特性と第３のトランジスタペアの特性とを
揃えると、スイッチ制御電圧変化時の第３のトランジス
タペアの共通エミッタ電流の変化と同一の共通エミッタ
電流の変化を前記第４のトランジスタペアに与えること
ができ、前記スイッチ制御電圧変化時の第４のトランジ
スタペアの共通コレクタ電流の変化は第１、第２のトラ
ンジスタペアを構成する各他方のトランジスタの共通コ
レクタ電流の変化に相似する。従って、前記第４のトラ
ンジスタペアの共通コレクタを電流入力端に接続するカ
レンミラー回路の電流出力端には前記第１、第２のトラ
ンジスタペアを構成する各他方のトランジスタの共通コ
レクタ電流の変化とは逆相に変化をする電流が流れ、前
記第１、第２のトランジスタペアを構成する各他方のト
ランジスタの共通コレクタの前記スイッチ制御電圧変化
時の動作電位の変動を抑えて一定とする。これにより、
前記スイッチ制御電圧変化時に、前記第１、第２のトラ
ンジスタペアを構成する各他方のトランジスタの共通コ
レクタから発生されるノイズを抑制することができる。
ジスタペアの特性と第３のトランジスタペアの特性とを
揃えると、スイッチ制御電圧変化時の第３のトランジス
タペアの共通エミッタ電流の変化と同一の共通エミッタ
電流の変化を前記第４のトランジスタペアに与えること
ができ、前記スイッチ制御電圧変化時の第４のトランジ
スタペアの共通コレクタ電流の変化は第１、第２のトラ
ンジスタペアを構成する各他方のトランジスタの共通コ
レクタ電流の変化に相似する。従って、前記第４のトラ
ンジスタペアの共通コレクタを電流入力端に接続するカ
レンミラー回路の電流出力端には前記第１、第２のトラ
ンジスタペアを構成する各他方のトランジスタの共通コ
レクタ電流の変化とは逆相に変化をする電流が流れ、前
記第１、第２のトランジスタペアを構成する各他方のト
ランジスタの共通コレクタの前記スイッチ制御電圧変化
時の動作電位の変動を抑えて一定とする。これにより、
前記スイッチ制御電圧変化時に、前記第１、第２のトラ
ンジスタペアを構成する各他方のトランジスタの共通コ
レクタから発生されるノイズを抑制することができる。
【０００９】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明のスイッチ回路の一実施例を示し
た回路図である。トランジスタＱ１、Ｑ２とトランジス
タＱ３、Ｑ４はそれぞれ第１、第２のトランジスタペア
を形成していて、各トランジスタのエミッタは共通に接
続されている。トランジスタＱ１、Ｑ２の共通エミッタ
はトランジスタＱ５のコレクタに接続され、トランジス
Ｑ３、Ｑ４の共通エミッタはトランジスタＱ６のコレク
タに接続されている。トランジスタＱ５、Ｑ６は第３ト
ランジスタペアを形成し、これらトランジスタのエミッ
タは共通に接続された後、定電流源Ｉ０ を介して接地
されている。トランジスタＱ５、Ｑ６と定電流源Ｉ０
により電流切替制御手段を構成している。トランジスタ
Ｑ１とトランジスタＱ４のコレクタは電圧Ｖｃｃ（第１
の基準電位）に接続され、トランジスタＱ２、Ｑ３のコ
レクタは共通化されて抵抗Ｒを介して電圧Ｖｃｃに接続
されている。トランジスタＱ２、Ｑ３の共通コレクタか
らは選択された信号が出力されるようになっており、信
号出力端２に接続されている。トランジスタＱ２、Ｑ３
のベースには第２の基準電位ＶＦ１が印加されている。 Ｑ７、Ｑ８は第４のトランジスタペアでコレクタが共通
となって定電流源Ｉ２ を介して電圧ＶＣＣに接続され
ると共に、カレントミラ−回路１の電流入力端に接続さ
れている。同トランジスタペアＱ７、Ｑ８のエミッタは
共通化されて定電流源Ｉ１ を介して接地されている。 更にトランジスタＱ７のベ−スはトランジスタＱ５のベ
−スと共通化され、トランジスタＱ８のベ−スはトラン
ジスタＱ６のベ−スと共通化されている。更に、上記カ
レントミラ−回路１の電流出力端はトランジスタＱ２、
Ｑ３の共通コレクタ、即ち信号出力端２に接続されてい
る。但し、Ｉ０ ＝Ｉ１ で、Ｉ２ ＞Ｉ０ である。
明する。図１は本発明のスイッチ回路の一実施例を示し
た回路図である。トランジスタＱ１、Ｑ２とトランジス
タＱ３、Ｑ４はそれぞれ第１、第２のトランジスタペア
を形成していて、各トランジスタのエミッタは共通に接
続されている。トランジスタＱ１、Ｑ２の共通エミッタ
はトランジスタＱ５のコレクタに接続され、トランジス
Ｑ３、Ｑ４の共通エミッタはトランジスタＱ６のコレク
タに接続されている。トランジスタＱ５、Ｑ６は第３ト
ランジスタペアを形成し、これらトランジスタのエミッ
タは共通に接続された後、定電流源Ｉ０ を介して接地
されている。トランジスタＱ５、Ｑ６と定電流源Ｉ０
により電流切替制御手段を構成している。トランジスタ
Ｑ１とトランジスタＱ４のコレクタは電圧Ｖｃｃ（第１
の基準電位）に接続され、トランジスタＱ２、Ｑ３のコ
レクタは共通化されて抵抗Ｒを介して電圧Ｖｃｃに接続
されている。トランジスタＱ２、Ｑ３の共通コレクタか
らは選択された信号が出力されるようになっており、信
号出力端２に接続されている。トランジスタＱ２、Ｑ３
のベースには第２の基準電位ＶＦ１が印加されている。 Ｑ７、Ｑ８は第４のトランジスタペアでコレクタが共通
となって定電流源Ｉ２ を介して電圧ＶＣＣに接続され
ると共に、カレントミラ−回路１の電流入力端に接続さ
れている。同トランジスタペアＱ７、Ｑ８のエミッタは
共通化されて定電流源Ｉ１ を介して接地されている。 更にトランジスタＱ７のベ−スはトランジスタＱ５のベ
−スと共通化され、トランジスタＱ８のベ−スはトラン
ジスタＱ６のベ−スと共通化されている。更に、上記カ
レントミラ−回路１の電流出力端はトランジスタＱ２、
Ｑ３の共通コレクタ、即ち信号出力端２に接続されてい
る。但し、Ｉ０ ＝Ｉ１ で、Ｉ２ ＞Ｉ０ である。
【００１０】次に本実施例の動作について説明する。定
電流源Ｉ０ は定電流源Ｉ１ とは同一の電流値を有す
るものとし、且つトランジスタペアＱ７、Ｑ８はトラン
ジスタペアＱ５、Ｑ６とほぼ同一の特性を有するものを
使用した場合、トランジスタＱ７、Ｑ８のコレクタ電流
の和はトランジスタＱ５、Ｑ６のコレクタ電流の和に等
しくなる。従って、トランジスタＱ５、Ｑ６、Ｑ７、Ｑ
８のコレクタ電流をそれぞれＩｃ ５、Ｉｃ ６、Ｉｃ
７、Ｉｃ ８とすると、以下に述べるような式が成り
立つ。
電流源Ｉ０ は定電流源Ｉ１ とは同一の電流値を有す
るものとし、且つトランジスタペアＱ７、Ｑ８はトラン
ジスタペアＱ５、Ｑ６とほぼ同一の特性を有するものを
使用した場合、トランジスタＱ７、Ｑ８のコレクタ電流
の和はトランジスタＱ５、Ｑ６のコレクタ電流の和に等
しくなる。従って、トランジスタＱ５、Ｑ６、Ｑ７、Ｑ
８のコレクタ電流をそれぞれＩｃ ５、Ｉｃ ６、Ｉｃ
７、Ｉｃ ８とすると、以下に述べるような式が成り
立つ。
【００１１】Ｉｃ ７＋Ｉｃ ８＝Ｉｃ ５＋Ｉｃ ６
…（１）
…（１）
【００１２】次に定電流源Ｉ２ をＩ０ より
大きくとると、カレントミラ−回路１の電流入力端には
以下に示すような電流が流れる。
大きくとると、カレントミラ−回路１の電流入力端には
以下に示すような電流が流れる。
【００１３】
Ｉ２ −Ｉｃ ７−Ｉｃ ８＝Ｉ２ −Ｉｃ ５−Ｉｃ
６…（２）
６…（２）
【００１４】その結果カレントミラー回路
１の出力電流ＩＣＭとしてはカレントミラ−比を１／２
として設定してあるため、（３）式に示す如くＩＣＭは
（２）式で示された電流の１／２となる。
１の出力電流ＩＣＭとしてはカレントミラ−比を１／２
として設定してあるため、（３）式に示す如くＩＣＭは
（２）式で示された電流の１／２となる。
【００１５】
ＩＣＭ＝（Ｉ２ −Ｉｃ ５−Ｉｃ ６）／２…（３）
【００１６】この際、電流の向きはカレントミラ−回路
１の電流出力端に流れ込む方向を正とする。一方、トラ
ンジスタＱ２、Ｑ３のコレクタ電流はそれぞれトランジ
スタＱ５、Ｑ６のコレクタ電流の１／２となるため、以
下の関係が成り立つ。
１の電流出力端に流れ込む方向を正とする。一方、トラ
ンジスタＱ２、Ｑ３のコレクタ電流はそれぞれトランジ
スタＱ５、Ｑ６のコレクタ電流の１／２となるため、以
下の関係が成り立つ。
【００１７】
Ｉｃ ２＝Ｉｃ ５／２ Ｉｃ ３＝Ｉｃ ６／
２…（４）
２…（４）
【００１８】従って、トランジスタＱ２、Ｑ
３の共通コレクタの動作電位、即ち本回路の信号出力端
２の動作電位Ｖｏｕｔ は以下に示す如くなる。
３の共通コレクタの動作電位、即ち本回路の信号出力端
２の動作電位Ｖｏｕｔ は以下に示す如くなる。
【００１９】
Ｖｏｕｔ ＝Ｖｃｃ−Ｒ×（Ｉｃ ２＋Ｉｃ ３＋ＩＣ
Ｍ）＝Ｖｃｃ−（Ｒ×Ｉ２ ）／２となり、この式は前
記信号出力端２から従来は出力されるスイッチノイズが
除去されることを示している。尚、ここでいうスイッチ
ノイズは（Ｉｃ ２＋Ｉｃ ３）の交流成分のことであ
る。
Ｍ）＝Ｖｃｃ−（Ｒ×Ｉ２ ）／２となり、この式は前
記信号出力端２から従来は出力されるスイッチノイズが
除去されることを示している。尚、ここでいうスイッチ
ノイズは（Ｉｃ ２＋Ｉｃ ３）の交流成分のことであ
る。
【００２０】本実施例によれば、トランジスタペアＱ５
、Ｑ６と同等の性能を持つトランジスタペアＱ７、Ｑ８
を追加してトランジスタＱ５、Ｑ６の共通エミッタ電流
の変化と同一の変化をトランジスタペアＱ７、Ｑ８の共
通エミッタ電流に起こさせることにより、前記トランジ
スタＱ５、Ｑ６のエミッタ電流の変化によって生じる信
号出力端２の電位の変動と同等の電位変動をトランジス
タＱ７、Ｑ８のコレクタ側に起こさせ、この変動をカレ
ントミラ−回路１によって逆極性にして信号出力端２の
電流に加算することにより、結局、前記信号出力端２の
電位変動を抑えてスイッチ制御信号切り替え時のスイッ
チノイズの発生を除去することができる。
、Ｑ６と同等の性能を持つトランジスタペアＱ７、Ｑ８
を追加してトランジスタＱ５、Ｑ６の共通エミッタ電流
の変化と同一の変化をトランジスタペアＱ７、Ｑ８の共
通エミッタ電流に起こさせることにより、前記トランジ
スタＱ５、Ｑ６のエミッタ電流の変化によって生じる信
号出力端２の電位の変動と同等の電位変動をトランジス
タＱ７、Ｑ８のコレクタ側に起こさせ、この変動をカレ
ントミラ−回路１によって逆極性にして信号出力端２の
電流に加算することにより、結局、前記信号出力端２の
電位変動を抑えてスイッチ制御信号切り替え時のスイッ
チノイズの発生を除去することができる。
【００２１】図２は本発明の他の実施例を示した回路図
である。本例ではトランジスタＱ５、Ｑ６をＰＮＰ型ト
ランジスタで構成し、トランジスタＱ５、Ｑ６の共通エ
ミッタを定電流源Ｉ０ を介して電圧Ｖｃｃに接続して
いる。又、トランジスタＱ５のコレクタはカレントミラ
−回路３を構成するトランジスタＱ９のコレクタとベー
スに接続され、トランジスタＱ６のコレクタはカレント
ミラ−回路４を構成するトランジスタＱ１０のコレクタ
とベースに接続されている。尚、トランジスタＱ９とＱ
１０のエミッタは接地されている。トランジスタペアＱ
１、Ｑ２の共通エミッタはカレントミラー回路３のトラ
ンジスタＱ１１のコレクタに接続され、トランジスタペ
アＱ３、Ｑ４の共通エミッタはカレントミラー回路４の
トランジスタＱ１２のコレクタに接続されている。尚、
トランジスタＱ１１とＱ１２のエミッタは接地されてい
る。カレントミラー回路３、４を構成するトランジスタ
Ｑ７、Ｑ８は、Ｑ７がトランジスタＱ９、Ｑ１１と、Ｑ
８がトランジスタＱ１０、Ｑ１２とそれぞれペア性を有
する。ここでトランジスタＱ９、Ｑ１１、Ｑ７はベ−ス
が共通化されて前記カレントミラ−回路３を構成し、ト
ランジスタＱ１０、Ｑ１２、Ｑ８はベ−スが共通化され
て前記カレントミラ−回路４を構成している。トランジ
スタＱ５、Ｑ６、Ｑ９、Ｑ１０、Ｑ１１、Ｑ１２と定電
流源Ｉ０ とで電流切替制御手段を構成している。
である。本例ではトランジスタＱ５、Ｑ６をＰＮＰ型ト
ランジスタで構成し、トランジスタＱ５、Ｑ６の共通エ
ミッタを定電流源Ｉ０ を介して電圧Ｖｃｃに接続して
いる。又、トランジスタＱ５のコレクタはカレントミラ
−回路３を構成するトランジスタＱ９のコレクタとベー
スに接続され、トランジスタＱ６のコレクタはカレント
ミラ−回路４を構成するトランジスタＱ１０のコレクタ
とベースに接続されている。尚、トランジスタＱ９とＱ
１０のエミッタは接地されている。トランジスタペアＱ
１、Ｑ２の共通エミッタはカレントミラー回路３のトラ
ンジスタＱ１１のコレクタに接続され、トランジスタペ
アＱ３、Ｑ４の共通エミッタはカレントミラー回路４の
トランジスタＱ１２のコレクタに接続されている。尚、
トランジスタＱ１１とＱ１２のエミッタは接地されてい
る。カレントミラー回路３、４を構成するトランジスタ
Ｑ７、Ｑ８は、Ｑ７がトランジスタＱ９、Ｑ１１と、Ｑ
８がトランジスタＱ１０、Ｑ１２とそれぞれペア性を有
する。ここでトランジスタＱ９、Ｑ１１、Ｑ７はベ−ス
が共通化されて前記カレントミラ−回路３を構成し、ト
ランジスタＱ１０、Ｑ１２、Ｑ８はベ−スが共通化され
て前記カレントミラ−回路４を構成している。トランジ
スタＱ５、Ｑ６、Ｑ９、Ｑ１０、Ｑ１１、Ｑ１２と定電
流源Ｉ０ とで電流切替制御手段を構成している。
【００２２】従って、トランジスタＱ１、Ｑ２の共通エ
ミッタ電流をＩ１ とし、トランジスタＱ３、Ｑ４の共
通エミッタ電流をＩ２ とした場合、上記カレントミラ
−回路３、４によりトランジスタＱ５のコレクタ電流が
Ｉ１ で、トランジスタＱ６のコレクタ電流がＩ２ に
なる。更に、上記カレントミラ−回路３、４によりトラ
ンジスタＱ７のコレクタ電流がＩ１ となって、トラン
ジスタＱ８のコレクタ電流がＩ２ となる。従って、上
記の回路においても前実施例のところで説明した（１）
〜（４）の式はそのまま成立するため、前実施例と同様
に信号出力端２の動作点電位は信号切り替え時に変動せ
ず、前実施例と同様にスイッチノイズを抑制することが
できる。尚、本例ではトランジスタＱ５、Ｑ６がトラン
ジスタＱ１〜Ｑ４のエミッタ側には入らず、別構成とな
っているため、信号出力端２のダイナミックレンジを広
げることができる。
ミッタ電流をＩ１ とし、トランジスタＱ３、Ｑ４の共
通エミッタ電流をＩ２ とした場合、上記カレントミラ
−回路３、４によりトランジスタＱ５のコレクタ電流が
Ｉ１ で、トランジスタＱ６のコレクタ電流がＩ２ に
なる。更に、上記カレントミラ−回路３、４によりトラ
ンジスタＱ７のコレクタ電流がＩ１ となって、トラン
ジスタＱ８のコレクタ電流がＩ２ となる。従って、上
記の回路においても前実施例のところで説明した（１）
〜（４）の式はそのまま成立するため、前実施例と同様
に信号出力端２の動作点電位は信号切り替え時に変動せ
ず、前実施例と同様にスイッチノイズを抑制することが
できる。尚、本例ではトランジスタＱ５、Ｑ６がトラン
ジスタＱ１〜Ｑ４のエミッタ側には入らず、別構成とな
っているため、信号出力端２のダイナミックレンジを広
げることができる。
【００２３】図３は本発明の更に他の実施例を示した回
路図である。本例では図１に示した構成に加えて、トラ
ンジスタＱ７のコレクタ側にトランジスタＱ９を追加し
、トランジスタＱ８のコレクタ側にトランジスタＱ１０
を追加した構成を有している。これらトランジスタＱ９
、Ｑ１０のベースは基準電圧源ＶＦ ２に接続され、コ
レクタは共通化されて定電流源Ｉ２ に接続されている
と共に、カレントミラー回路１の電流入力端に接続され
ている。この第３の実施例では、トランジスタＱ７、Ｑ
８、Ｑ９、Ｑ１０で第４のトランジスタペアが形成され
る。
路図である。本例では図１に示した構成に加えて、トラ
ンジスタＱ７のコレクタ側にトランジスタＱ９を追加し
、トランジスタＱ８のコレクタ側にトランジスタＱ１０
を追加した構成を有している。これらトランジスタＱ９
、Ｑ１０のベースは基準電圧源ＶＦ ２に接続され、コ
レクタは共通化されて定電流源Ｉ２ に接続されている
と共に、カレントミラー回路１の電流入力端に接続され
ている。この第３の実施例では、トランジスタＱ７、Ｑ
８、Ｑ９、Ｑ１０で第４のトランジスタペアが形成され
る。
【００２４】ところで、トランジスタＱ１、Ｑ２のエミ
ッタ側及びトランジスタＱ３、Ｑ４のエミッタ側にも厳
密な意味では寄生容量Ｃ２、Ｃ３が存在する。ここで、
トランジスタＱ５、Ｑ６のコレクタ電流が変化した場合
、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のＶＢＥ（ベー
ス、エミッタ間電圧）も以下に示す如く変化する。
ッタ側及びトランジスタＱ３、Ｑ４のエミッタ側にも厳
密な意味では寄生容量Ｃ２、Ｃ３が存在する。ここで、
トランジスタＱ５、Ｑ６のコレクタ電流が変化した場合
、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のＶＢＥ（ベー
ス、エミッタ間電圧）も以下に示す如く変化する。
【００２５】
ＶＢＥ１ ＝ＶＢＥ２ ＝ＶＴＩｎ Ｉｃ５／ＩＳＶＢ
Ｅ３ ＝ＶＢＥ４ ＝ＶＴＩｎ Ｉｃ６／ＩＳＶＴ ＝
ｋＴ／ｑ 但し、Ｔは絶対温度、ｑ、ｋは物理定数、ＩＳ はトラ
ンジスタの逆飽和電流。
Ｅ３ ＝ＶＢＥ４ ＝ＶＴＩｎ Ｉｃ６／ＩＳＶＴ ＝
ｋＴ／ｑ 但し、Ｔは絶対温度、ｑ、ｋは物理定数、ＩＳ はトラ
ンジスタの逆飽和電流。
【００２６】ＶＢＥが変化するということは、即ちトラ
ンジスタＱ１、Ｑ２のエミッタ電位、及びＱ３、Ｑ４の
エミッタ電位が変化することを意味し、この時Ｃ２、Ｃ
３による充放電電流の分だけトランジスタＱ２、Ｑ３の
コレクタ電流が変動する。そこで、本例では上記の如く
トランジスタＱ９、Ｑ１０を追加して、トランジスタＱ
７、Ｑ８のコレクタ側、即ち、トランジスタＱ９、Ｑ１
０のエミッタ側に前記寄生容量Ｃ２、Ｃ３と同等の寄生
容量Ｃ４、Ｃ５を存在させることによって、スイッチ制
御電圧Ｖ１、Ｖ２の変化時に信号出力端２の動作電位が
前記寄生容量Ｃ２、Ｃ３の充放電に因って変動する分も
、補償している。これにより、本例では前記信号出力端
２の動作電位を前実施例よりも更に安定化させることが
できる。
ンジスタＱ１、Ｑ２のエミッタ電位、及びＱ３、Ｑ４の
エミッタ電位が変化することを意味し、この時Ｃ２、Ｃ
３による充放電電流の分だけトランジスタＱ２、Ｑ３の
コレクタ電流が変動する。そこで、本例では上記の如く
トランジスタＱ９、Ｑ１０を追加して、トランジスタＱ
７、Ｑ８のコレクタ側、即ち、トランジスタＱ９、Ｑ１
０のエミッタ側に前記寄生容量Ｃ２、Ｃ３と同等の寄生
容量Ｃ４、Ｃ５を存在させることによって、スイッチ制
御電圧Ｖ１、Ｖ２の変化時に信号出力端２の動作電位が
前記寄生容量Ｃ２、Ｃ３の充放電に因って変動する分も
、補償している。これにより、本例では前記信号出力端
２の動作電位を前実施例よりも更に安定化させることが
できる。
【００２７】
【発明の効果】以上記述した如く本発明のスイッチ回路
によれば、信号切り替え時にスイッチノイズの発生を抑
えることができる。
によれば、信号切り替え時にスイッチノイズの発生を抑
えることができる。
【図１】本発明のスイッチ回路の一実施例を示した回路
図。
図。
【図２】本発明の他の実施例を示した回路図。
【図３】本発明の更に他の実施例を示した回路図。
【図４】従来のスイッチ回路の一例を示した回路図。
【図５】図４に示したスイッチ回路の動作を説明する電
圧波形図。
圧波形図。
１、２、３…カレントミラ−回路 ２…信号出力
端Ｉ０ 、Ｉ１ 、Ｉ２ …定電流源
Ｒ…抵抗Ｑ１〜Ｑ１０…トランジスタ
ＶＦ １、ＶＦ ２…基準電圧源
端Ｉ０ 、Ｉ１ 、Ｉ２ …定電流源
Ｒ…抵抗Ｑ１〜Ｑ１０…トランジスタ
ＶＦ １、ＶＦ ２…基準電圧源
Claims (1)
- 【請求項１】一方のトランジスタのベースに第１の信号
が入力され、他方のトランジスタのベースに第１の基準
電位が印加され且つ前記両トランジスタのエミッタが共
通化された第１のトランジスタペアと、一方のトランジ
スタのベースに第２の信号が入力され、他方のトランジ
スタのベースに前記第１の基準電位が印加され且つ前記
両トランジスタのエミッタが共通化された第２のトラン
ジスタペアと、前記第１および第２のトランジスタペア
のそれぞれ他方のトランジスタのコレクタに共通に接続
された負荷抵抗から出力端子に信号出力を導出する信号
出力手段と、エミッタが共通化されて第１の定電流源に
接続されベースに制御信号が供給された第３のトランジ
スタペアを有する電流切替制御手段であって、前記制御
信号によって制御され前記第１および第２のトランジス
タペアに前記第１の定電流源に基づく電流を差動的に切
替えて流すように動作する電流切替制御手段と、コレク
タが共通に接続されて第２の定電流源に接続された第４
のトランジスタペアであって、前記電流切替制御手段に
よって制御されそれぞれのトランジスタに所定の定電流
が差動的に切替えられて流れるように動作する第４のト
ランジスタペアと、電流入力端が前記第４のトランジス
タペアと第２の定電流源の接続点に接続され電流出力端
が前記信号出力手段に接続された所定の入出力電流比を
有するカレントミラー回路とを具備したことを特徴とす
るスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16911291A JPH04368080A (ja) | 1991-06-14 | 1991-06-14 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16911291A JPH04368080A (ja) | 1991-06-14 | 1991-06-14 | スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04368080A true JPH04368080A (ja) | 1992-12-21 |
Family
ID=15880528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16911291A Withdrawn JPH04368080A (ja) | 1991-06-14 | 1991-06-14 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04368080A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8138819B2 (en) | 2008-07-18 | 2012-03-20 | Denso Corporation | Driving transistor control circuit |
-
1991
- 1991-06-14 JP JP16911291A patent/JPH04368080A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8138819B2 (en) | 2008-07-18 | 2012-03-20 | Denso Corporation | Driving transistor control circuit |
| US8310296B2 (en) | 2008-07-18 | 2012-11-13 | Denso Corporation | Driving transistor control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5124592A (en) | Active filter | |
| JPH04368080A (ja) | スイッチ回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US6127856A (en) | Sample-and-hold circuit operable at a low voltage | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JP3074963B2 (ja) | 信号切り替え回路 | |
| JPH06232663A (ja) | 可変利得増幅器 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPH0564486B2 (ja) | ||
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| JPH0540456Y2 (ja) | ||
| JP3002553B2 (ja) | アナログ・スイッチ回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPS61294919A (ja) | 電圧制御発振回路 | |
| JPS61214810A (ja) | カレントミラ−回路 | |
| JPS62225024A (ja) | 積分回路 | |
| JPH09128989A (ja) | サンプルアンドホールド回路 | |
| JP2581388B2 (ja) | データ反転回路 | |
| JP2821612B2 (ja) | 出力回路 | |
| JPS5916311B2 (ja) | 比較回路 | |
| JPS626367B2 (ja) | ||
| JPS62281616A (ja) | Ｅｃｌ出力回路 | |
| JPH0498683A (ja) | 差動増幅回路 | |
| JPH053929B2 (ja) | ||
| JPH0145245B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |