JPH0437067A - 半導体素子用電極及び該電極を有する半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各種電子機器に搭載されるメモリー光電変換装
置、信号処理装置等の半導体集積回路装置に関Ｌ、特に
その電極構造に関するものである。

〔従来技術〕

近年高集積化された半導体回路装置を提供する為に、例
えばゲート長がサブミクロンオーダーのＭＯＳトランジ
スタの開発等微細加工された半導体機能素子の実用化が
望まれている。具体的にはゲート長が０．８μｍのＭＯ
Ｓトランジスタであれば素子の占める面積は２０μｍ２
程であり高集積化に適した構造となっている。

しかしながら半導体機能素子の微細化が進み高集積化が
計られたとしても期待されたような良好な特性を高い歩
留まりを保持しつつ得ることは難しいものであった。こ
のような点は従来より半導体機能素子形成に係る問題点
と考えられておＬ、必然的に半導体機能素子形成プロセ
スの改良に重点が置かれていた。即ち良好な動作をする
素子を安定に再現性良くいかに形成するかが歩留まりを
向上させる重要な点であるとの認識が強かったのである
。

しかしながら、本発明者らが、素子構造や素子形成プロ
セスを詳細に研究検討した結果、その電極構造を大巾に
工夫をこらして構成することにより歩留まりが大きく向
上Ｌ、且つ性能も向上してくることが判明した。

第１１図（Ａ）（Ｂ）（Ｃ）は上述した従来例としての
ＭＯＳＦＥＴの構造を説明する為の模式図でありおのお
の斜視図、上面図及び断面図に相当する。

ｎ型の半導体基体１にはＰ型ウェルが形成されておりそ
のなかに００型のソース・ドレイン領域３．４が所定の
間隙をおいて形成されている。このような半導体基体上
には絶縁膜８が形成されておりソース・トレインに対応
する部分にはコンタクトホールＣＨが夫々エツチングに
より形成されている。又、ソース・ドレイン間にはゲー
ト電極５が配設されている。

そしてコンタクトホール内Ｈ内及び絶縁膜８の一部の上
にはソース・ドレイン電極及びソース・トレイン電極配
線となる八ρが堆積バターニングによって図のように形
成されている。

ここでコンタクトホール内のＡρ電極に看目しその構造
について説明する。

コンタクトホールＣＨはエツチング用マスクの設計に応
じて短辺の長さをＷ、長辺の長さをβとする長方形の開
口を有しておＬ、その深さｈはソース・ドレイン領域３
．４上の絶縁膜の厚さに対応している。

このような従来の構成ではコンタクトホールのエッチ部
分での段差被覆（ステップカバレッジ）やマスクずれを
考慮して通常代表的な値としてＭは０．５〜１．０μｍ
、Ｎは０．５〜１．Ｏｕｍとされ、開口部のＷは０．５
〜１．０μｍβは０．５〜数ｕｍとされ、ｈは０．５＋
〜０．８μｍとされていた。

しかしながら、上述した例のように従来の電極構造をも
つ半導体素子では微細化に伴いゲート長が１〜２μｍか
らサブミクロンオーダー（０，１μｍオーダー）に小さ
くできたとしてもＭをせいぜい１μｍまでしか小さくす
ることができなかった。なぜならば、上述したステップ
カバレッジやマスクずれの問題からこれ以上小さくしよ
うとすると半導体素子の歩留まりが極端に悪くなってし
まうからである。

即ち本発明者らの知見によれば、微細化された半導体素
子の高速化或いはその為の大電流駆動への対応を防げる
原因として顕著に影響を及ぼすものの１つが、上記制御
電極と主電極との距離Ｍの大きさであＬ、この点を改善
し尚且他の寄生容量寄生抵抗をも低減すべきことが判明
したのであるこのＭの点のみが改善されたトランジスタ
として第１２図に示すようなＳ　Ｓ　Ｔ　（Ｓｕｐｅｒ
　ＳｅｌｆａｌｉｇｎＴｒａｎｓｉｓｔｏｒ）構造があ
る・ ここでは硼素（Ｂ）のドープされたポリシリコンからな
るベース電極１１２０と砒素（Ａｓ　）のドープされた
ポリシリコンからなるエミッタ電極１１２１とを近接さ
せて構成している。しかＬ、ポリシリコンで電極を構成
していることと電極とベース配線１１２２とのコンタク
ト部分をベース領域１１１４から離間した位置でとらね
ばならないことからベース抵抗の増大や総合的な微細化
が困難であるという解決すべき技術課題を含んでいる。

この図において１１１１は半導体基板、１１１２はｎ４
コレクタ埋込層、１１１３はｎコレクタ層、１１１４は
Ｐベース層、１１１５はＰ゛ベース層１１１６はｎ゛エ
ミフ２層１１１７はｎ０コレクタ層、１１１８はｒｉ　
”層、１　］、　１９はポリシリコンコレクタ電極、１
１２０はポリシリコンベース電極、１１２１はポリシリ
コンエミッタ電極、１１２２は１４２ベース配線、１１
２３はＡｌエミッタ配線、１１２４はＡｌコレクタ配線
、１１３０はフィールド絶縁膜、１１３１．１１３２．
１１３３は絶縁膜である。

［目的］ 本発明は上述した技術課題を解決すべくなされたもので
あＬ、微細化され且つ高速駆動可能な半導体素子の為の
半導体素子用電極及び該電極を有する半導体装置及びそ
の製造方法を提供するものである。

本発明の別の目的は、微細加工されても高い歩留まりが
得られ、且つ高速駆動や大電流駆動に好適な半導体素子
用電極を提供することである。

本発明の更に別の目的は、高集積化されても高い製造歩
留まりが得られ、且つ電極間の寄生抵抗や寄生容量を低
減した半導体装置を提供することである。

更に本発明の他の目的は上述した半導体装置を提供する
に好適で且つ製造コストの小さい半導体装置の製造方法
を提供することである。

本発明の目的を達成するための構成は、半導体素子の半
導体領域に直接接続される電極が実質的に角柱の形状を
有しておＬ、前記電極における半導体領域と接する面の
一辺の長さをＬ、もう一方の辺の長さをＷ、銀面に対し
て実質的に垂直に交差する方向の長さをＨとする時、該
Ｌ、Ｗ、ＨがＬ＞Ｈ＞Ｗの関係を満足していることを特
徴とする半導体素子用電極である。

又、本発明の目的を達成するための構成は、半導体基体
の主面に形成された半導体素子に、該主面上に設けられ
た絶縁膜のコンタクトホールな介して接続された電極を
有する半導体装置において、前記コンタクトホールは実
質的に四角形の開口部を有Ｌ、その開口部の一辺の長さ
をＬ、もう一方の辺の長さをＷとＬ、該コンタクトホー
ルの深さをＨとした時、該Ｌ、Ｗ、ＨがＬ＞Ｈ＞Ｗの関
係を満足していることを特徴とする半導体装置である。

更に、本発明の目的を達成するための構成は、半導体基
体の主面上に設けられた絶縁膜のコンタクトホールな介
して、該半導体基体に形成された半導体素子に接続され
た電極を有する半導体装置の製造方法において、前記コ
ンタクトホールにおける開口部の一辺の長さをＬ、もう
一方の辺の長さをＷ、該コンタクトホールの深さをＨｌ
とするとき、該Ｌ、Ｗ、ＨがＬ＞Ｈ＞Ｗの関係を満足す
るコンタクトホールな形成する工程と、少なくともアル
キルアルミニウムハイドライドのガスと水素とを利用し
たＣＶＤ法により前記コンタクトホール内にＡ２又はＡ
ｌ２を主成分とする導電体な堆積させる工程と、を含む
ことを特徴とする半導体装置の製造方法である。

〔実施例〕

本発明の好適な実施態様例は以下の通りである。つまり
半導体素子に用いられる導電体部分即ち電極やこれらを
結ぶ配線のうち特に半導体領域と直接接触して形成され
る部分（これを便宜上電極と呼ぶことにする）が実質的
に角柱の形状を有しておＬ、そのうち半導体領域と接す
る面の一辺の長さをＬ、もう一方の辺長さをＷ、及びこ
の面に対して実質的に垂直に交差する方向の長さをＨと
する時、そのＬ、Ｗ、Ｈの関係が以下の式を満たすよう
構成されるものである。

Ｌ＞Ｈ＞Ｗ 第１図は本発明による好適な実施態様としての電極構造
を説明する為の模式図であＬ、（Ａ）はその斜視図、（
Ｂ）は上面図、（Ｃ）は断面図に対応している。

電極１０６は長さがＬ、巾がＷ、高さがＨの角柱として
の長方体形状であＬ、半導体基板１０１の主面に設けら
れた半導体領域１０３上に直接接続されて配設されてお
り絶縁膜１１０に覆われている。

この電極構造はＭＯＳＦＥＴであればソース・ドレイン
電極、バイポーラトランジスタであれば特にベース・エ
ミッタ電極等が上記構成を採ることによりその性能が向
上するのである。

特にゲート長が０．８μｍ以下のＭＯＳＦＥＴや電流密
度が１０’Ａ／ｃｒｔｒ以上、具体的には１０’〜１０
’Ａ／ｃｒｒｆで高速駆動するバイポーラトランジスタ
の制御電極（ゲート、ベース電極）や主電極（ソース、
ドレイン、コレクタ、エミッタ電極）に好ましく適用可
能である。又、５０ＭＨｚ以上の高速駆動が必要とされ
る半導体素子に特に好適な電極構造である。

即ち、ＦＥＴであれば主電極用の抵抗及び容量が小さく
なＬ、且つ主電極、制御電極間の距離（Ｍ）が小さくな
ることから微細化、高速化に適しておＬ、バイポーラト
ランジスタであればベース抵抗及びベース・エミッタ間
容量が小さ（なることからエミッタクラウデイング効果
が小さく微細化、高速化に適したものとなＬ、その効果
は１００ＭＨｚ以上の高速駆動においては更に顕著なも
のとなる。

本発明による電極構造は具体的に説明するならば、半導
体領域とコンタクトをとる為に該半導体領域上に設けら
れる絶縁層の厚み及びそこに形成するコンタクトホール
の開口形状を特定することにより得ることができる。

即ちコンタクトホールを形成する部分の絶縁層の厚み（
Ｈ）を０．５〜０．８μｍ、コンタクトホールの開口の
長辺の長さ（Ｌ）を１〜数＋μｍ短辺の長さ（Ｗ）をＯ
，１〜０．５μｍの範囲とＬ、且つＬ＞ｈ＞Ｗを満足す
るようなコンタクトホールを形成Ｌ、この中に電極を構
成する導電材料をスパッタリング法やＣＶＤ法等により
埋込むことにより形成する。

この電極構造においては、半導体領域との間にＴｆＷ、
ＴｉＮ等のバリアメタルを介したものであってもよいＬ
、バリアメタルを用いずに直接半導体領域とコンタクト
をとってもよい。

その場合の導電材料の堆積方法としてはＣＶＤ法やバイ
アススパッタ法を利用してタングステン（Ｗ）、モリブ
デン（Ｍｏ）、銅（Ｃｕ）を堆積させるものでもよいが
、後述するアルキルアルミニウムハイドライドのガスと
水素ガスとを用いたＣＶＤ法によるＡｌ１又はＡｌを主
成分とする導電材料の堆積法（以下Ａｊ２−ＣＶＤ法と
称する）が好ましい。

又、絶縁層としては単層でも複数の層が積層されたもの
でもよく駿化シリコン、窒化シリコン等の無機材料或い
はポリイミド、ＳＯＧ等の有機材料が用いられる。

更にコンタクトホールの形状は実質的に角柱の形状を含
むものであればよいのであって、開口部の４つの角のう
ち１つ以上がバターニング等のプロセス上丸みをおびて
しまった直方体であるとしてもそれは本発明の範ちゅう
に含まれるものとする。

具体的には第１図（Ｄ）（Ｅ）に示すように、Ｌ、Ｗ、
Ｈｌが本発明で特定する関係にあればよい。

例えば実質的に直方体のものとは第１図（Ｄ）のように
四方のエッチ部が丸みをおびたものであＬ、又第１図（
Ｅ）のように上部のＸが下部のＷより若干大きいものも
含むのである。

以上説明したように、本発明の電極構造によれば隣接す
る半導体装置の歩留まりを低下させることなく主電極・
制御電極間距離（Ｍ）を従来の１〜数μｍといわれてい
たものに対して数百〜数千全稈に小さ（することができ
るのである。

（成膜方法） 本発明による電極の形成に好適な成膜方法について以下
に説明する。

この方法は、上述した構成の電極を形成する為にＬ＞Ｈ
＞Ｗの関係にあるコンタクトホールへ導電材料を埋め込
むのに適した成膜方法である。

本発明に好適な成膜方法とは、アルキルアルミニウムハ
イドライドのガスと水素ガスとを用いて、電子供与性の
基体上に表面反応により堆積膜を形成するものである。

（以下Ａｌ−ＣＶＤ法と称する）特に、原料ガスとして
モノメチルアルミニウムハイドライド（ＭＭＡＨ）また
はジメチルアルミニウムハイドライド（ＤＭＡＨ）を用
い、反応ガスとしてＨ２ガスを用い、これらの混合ガス
の下で基体表面を加熱すれば良質のＡｌ膜を堆積するこ
とが出来る。ここで、ＡＪ２選択堆積の際には直接加熱
または間接加熱により基体の表面温度をアルキルアルミ
ニウムハイドライドの分解温度以上４５０℃未満に保持
することが好ましく、より好ましくは２６０℃以上４４
０℃以下がよい。

基体を上記温度範囲になるべく加熱する方法としては直
接加熱と間接加熱とがあるが、特に直接加熱により基体
を上記温度に保持すれば高堆積速度で良質のＡｌ２膜を
形成することができる。例えば、Ａρ膜形成時の基体表
面温度をより好ましい温度範囲である２６０℃〜４４０
℃とした時、３０００人〜５０００人／分という抵抗加
熱の場合よりも高い堆積速度で良質な膜が得られるので
ある。このような直接加熱（加熱手段からのエネルギー
が直接基体に伝達されて基体自体を加熱する）の方法と
しては、例えば、ハロゲンランプ、キセノンランプ等に
よるランプ加熱があげられる。

また、間接加熱の方法としては抵抗加熱があＬ、堆積膜
を形成すべき基体を支持するための堆積膜形成用の空間
に配設された基体支持部材に設けられた発熱体等を用い
て行うことが出来る。

この方法により電子供与性の表面部分と非電子供与性の
表面部分とが共存する基体にＣＶＤ法を適用すれば電子
供与性の基体表面部分にのみ良好な選択性のもとにＡｌ
の単結晶が形成される。この八βは電極／配線材料とし
て望まれるあらゆる特性に優れたものとなる。即ち、ヒ
ルロックの発生確率の低減、アロイスパイク発生確率の
低減が達成されるのである。

これは、電子供与性の表面としての半導体や導電体から
なる表面上に良質の八βを選択的に形成でき、且つその
ＡＡが結晶性に優れているが故に下地のシリコン等との
共晶反応によるアロイスパイクの形成等がほとんどみら
れないか極めて少ないものと考えらる。そして、半導体
装置の電極として採用した場合には従来考えられてきた
Ａｌ電極の概念を越えた従来技術では予想だにしなかっ
た効果が得られるのである。

以上のように電子供与性の表面例えば絶縁膜に形成され
半導体基体表面が露出した開孔内に堆積されたＡｌは単
結晶構造となることを説明したがこのＡｌ−ＣＶＤ法に
よれば以下のような八βを主成分とする金属膜をも選択
的に堆積でき、その膜質も優れた特性を示すのである。

たとえば、アルキルアルミニウムハイドライドのガスと
水素とに加えて ＳｉＨ４，Ｓｉｔ　Ｈ８，Ｓｉｘ　Ｈａ、Ｓｔ　（ＣＨ
３）４．５ｉＣｊ２４．５ｉＨｚ　Ｃρ−，５ｉＨＣβ
３等のＳｔ原子を含むガスや、 ＴｉＣｌ２　、　ＴｉＢｒ４　、　Ｔｉ　（ＣＨＩ　）
　４等のＴｉ原子を含むガスや、 ビスアセチルアセトナト銅Ｃｕ（ＣｓＨア０□）、ビス
ジピバロイルメタナイト銅Ｃｕ（Ｃ＋　＋Ｈ１，０□）
２、ビスヘキサフルオロアセチルアセトナト銅Ｃｕ（Ｃ
ｓＨＦａ０２）ｚ等のＣｕ原子を含むガス を適宜組み合わせて導入して混合ガス雰囲気として、例
えばＡ　Ｉ２−　Ｓ　ｉ　、　Ａ　１２−　Ｔ　ｉ　、
　Ａｌ−Ｃｕ、Ａｌ−５ｉ−Ｔｉ、ＡＡ−３Ｌ−Ｃｕ等
の導電材料を選択的に堆積させて電極を形成してもよい
。

また、上記Ａｌ−ＣＶＤ法は、選択性に優れた成膜方法
であり且堆積した膜の表面性が良好であるために、次の
堆積工程に非選択性の成膜方法を適用して、上述の選択
堆積したＡｌ２膜および絶縁膜としてのＳ　Ｌ　０２等
の上にもＡｌ又はＡｌを主成分とする金属膜を形成する
ことによＬ、半導体装置の配線として汎用性の高い好適
な金属膜を得ることができる。

このような金属膜とは、具体的には以下のとおりである
。選択堆積したＡ２、Ａｌ２−３ｉ、Ａｌ２−Ｔｉ、Ａ
ｌ２−Ｃｕ、Ａｌ２−５ｉ−Ｔｉ。

Ａｌ−５ｔ−Ｃｕと非選択的に堆積した八β、Ａ１２−
ＳＬ、Ａｌ２−Ｔｉ、Ａｌ２−Ｃｕ、　Ａｌ２−３ｉ−
Ｔｉ、Ａｌ−３ｔ−Ｃｕとの組み合わせ等である。

非選択堆積のための成膜方法としては上述したＡｌ−Ｃ
ＶＤ法以外のＣＶＤ法やスパッタリング法等がある。

（成膜装置） 次に、本発明による電極を形成するに好適な成膜装置に
ついて説明する。

第２乃至４図に上述した成膜方法を適用するに好適な金
属膜連続形成装置を模式的に示す。

この金属膜連続形成装置は、第２図に示すように、ゲー
トバルブ３１０ａ〜３１０ｆによって互いに外気遮断下
で連通可能に連接されているロードロック室３１１、第
１の成膜室としてのＣＶＤ反応室３１２、Ｒｆエツチン
グ室３１３、第２の成膜室としてのスパッタ室３１４、
ロードロック室３１５とから構成されておＬ、各室はそ
れぞれ排気系３１６ａ〜３１６ｅによって排気され減圧
可能に構成されている。ここで前記ロードロック室３１
１は、スループット性を向上させるために堆積処理前の
基体雰囲気を排気後にＨ２雰囲気に置き換える為の室で
ある。次のＣＶＤ反応室３１２は基体上に常圧または減
圧下で上述したＡｌ−ＣＶＤ法による選択堆積を行う室
であＬ、成膜すべき基体表面を少なくとも２００℃〜４
５０℃の範囲で加熱可能な発熱抵抗体３１７を有する基
体ホルダ３１８が内部に設けられるとともに、ＣＶＤ用
原料ガス導入ライン３１９によって室内にバブラー３１
．９−１で水素によりバブリングされ気化されたアルキ
ルアルミニウムハイドライド等の原料ガスが導入され、
またガスライン３１９′より反応ガスとしての水素ガス
が導入されるように構成されている。次のＲｆエツチン
グ室３１３は選択堆積後の基体表面のクリーニング（エ
ツチング）をＡｒ雰囲気下で行う為の室であＬ、内部に
は基体を少なくとも１００℃〜２５０℃の範囲で加熱可
能な基体ホルダ３２０とＲｆエツチング用電極ライン３
２１とが設けられるとともに、Ａｒガス供給ライン３２
２が接続されている。次のスパッタ室３１４は基体表面
にＡｒ雰囲気下でスパッタリングにより金属膜を非選択
的に堆積する室であＬ、内部に少な（とも２００℃〜２
５０”Ｃの範囲で加熱される基体ホルダ３２３とスパッ
タターゲツト材３２４ａを取りつけるターゲット電極３
２４とが設けられるとともに、Ａｒガス供給ライン３２
５が接続されている。最後のロードロック室３１５は金
属膜堆積完了後の基体を外気中に出す前の調整室であＬ
、雰囲気をＮ２に置換するように構成されている。

第３図は上述した成膜方法を適用するに好適な金属膜連
続形成装置の他の構成例を示しておＬ、前述の第２図と
同じ部分については同一符号とする。第３図の装置が第
２図の装置と異なる点は、直接加熱手段としてハロゲン
ランプ３３０が設けられており基体表面を直接加熱出来
る点であＬ、そのために、基体ホルダ３１２には基体を
浮かした状態で保持するツメ３３１が配設されているこ
とである。

このよう構成により基体表面を直接加熱することで前述
した様に堆積速度をより一層向上させることが可能であ
る。

上記構成の金属膜連続形成装置は、実際的には、第４図
に示すように、搬送室３２６を中継室として前記ロード
ロック室３１１、ＣＶＤ反応室３１２、Ｒｆエツチング
室３１３、スパッタ室３１４、ロードロック室３１５が
相互に連結された構造のものと実質的に等価である。こ
の構成ではロードロック室３１１はロードロック室３１
５を兼ねている。前記搬送室３２６には、図に示すよう
に、ＡＡ力方向正逆回転可能かつＢＢ力方向伸縮可能な
搬送手段としてのアーム３２７が設けられておＬ、この
アーム３２７によって、第５図中に矢印で示すように、
基体を工程に従って順次ロードロック室３１１からＣＶ
Ｄ室３１２、Ｒｆエツチング室３１３、スパッタ室３１
４、ロードロック室３１５へと、外気にさらすことなく
連続的に移動させることができるようになっている。

（成膜手順） 本発明による電極および配線を形成する為の成膜手順に
ついて説明する。

第６図は本発明による電極および配線を形成する為の成
膜手順を説明する為の模式的斜視図である。

始めに概略を説明する。絶縁膜に開孔の形成された半導
体基体を用意Ｌ、この基体を成膜室に配しその表面を例
えば２６０℃〜４５０℃に保持して、アルキルアルミニ
ウムハイドライドとしてＤＭＡＨのガスと水素ガスとの
混合雰囲気での熱ＣＶＤ法により開孔内の半導体が露出
した部分に選択的にＡｌを堆積させる。もちろん前述し
たようにＳＬ原子等を含むガスを導入してＡｌ−３ｔ等
のＡｌ２を主成分とする金属膜を選択的に堆積させても
よい。次にスパッタリング法により選択的に堆積したＡ
ｌおよび絶縁膜上にＡｌ又はＡｌ２を主成分とする金属
膜を非選択的に形成する。その後、所望の配線形状に非
選択的に堆積した金属膜をバターニングすれば電極およ
び配線を形成することが出来る。

次に、第３図及び第６図を参照しながらＡｌ−ＣＶＤ法
の顕著な効果を含めて、その手順を具体的に説明する。

まず基体の用意をする。基体としては、例えば単結晶Ｓ
ｉウェハ上に各口径の開孔の設けられた絶縁膜が形成さ
れたものを用意する。

第６図（Ａ）はこの基体の一部分を示す模式図である。

ここで、４０１は伝導性基体としての単結晶シリコン基
体、４０２は絶縁膜（層）としての熱酸化シリコン膜で
ある。４０３および４０４は開孔（露出部）でありそれ
ぞれ口径が異なる。

基体上への第１配線層としての電極となるＡｌ成膜の手
順は第３図をもってすれば次の通りである。

上述した基体をロードロック室３１１に配置する。この
ロードロック室３１１に前記したように水素を導入して
水素雰囲気としておく。そして、排気系３１６ｂにより
反応室３１２内をほぼ１×１０−’Ｔｏｒｒに排気する
。ただし反応室３１２内の真空度は、Ｉ　Ｘ　１．０−
’Ｔｏ　ｒ　ｒより悪（でもＡｌ２．は成膜出来る。

そして、ガスライン３１９からバブリングされたＤＭＡ
Ｈのガスを供給する。ＤＭＡＨラインのキャリアガスに
はＨ２を用いる。

第２のガスライン３１９°は反応ガスとしてのＨ２用で
あＬ、この第２のガスライン３１９“からＨ２を流Ｌ、
不図示のスローリークバルブの開度を調整して反応室３
１２内の圧力を所定の値にする。この場合の典型的圧力
は略々１．５Ｔｏｒｒがよい。ＤＭＡＨラインよりＤＭ
ＡＨを反応管内へ導入する。全圧を略々１．５Ｔｏｒｒ
、ＤＭＡＨ分圧を略々５．０Ｘ１０弓Ｔｏｒｒとする。

その後ハロゲンランプ３３０に通電しウェハを直接加熱
する。このようにしてＡｌを選択的に堆積させる。

所定の堆積時間が経過した後、ＤＭＡＨの供給を一端停
止する。この過程で堆積されるＡｌ膜の所定の堆積時間
とは、ＳＬ（単結晶シリコン基体１）上のＡｌ２膜の厚
さが、５ｉｎ２　（熱酸化シリコン膜２）の膜厚と等し
くなるまでの時間であＬ、実験によりあらかじめ求める
ことが出来る。

このときの直接加熱による基体表面の温度は２７０℃程
度とする。ここまでの工程によれば第６図（Ｂ）に示す
ように開孔内に選択的にＡｌ膜４０５が堆積するのであ
る。

以上を開孔内に電極を形成する為の第１成膜工程と称す
る。

上記第１成膜工程後、ＣＶＤ反応室３１２を排気系３１
６ｂにより５Ｘ１０−”Ｔｏｒｒ以下の真空度に到達す
るまで排気する。同時に、Ｒｆエツチング室室上１３５
ＸｌＯ−’Ｔｏｒｒ以下に排気する。両室が上記真空度
に到達したことを確認した後、ゲートバルブ３１０ｃが
開き、基体を搬送手段によりＣＶＤ反応室３１２からＲ
ｆエツチング室室上１３移動Ｌ、ゲートバルブ３１０ｃ
を閉じる。基体をＲｆエツチング室室上１３搬送Ｌ、排
気系３１６ｃによりＲｆエツチング室室上１３１０−’
Ｔ　ｏ　ｒ　ｒ以下の真空度に達するまで排気する。そ
の後Ｒｆｆエツチングアルゴン供給ライン３２２により
アルゴンを供給Ｌ、Ｒｆエツチング室室上１３１０−’
〜１０−”Ｔｏ　ｒ　ｒのアルゴン雰囲気に保つ。Ｒｆ
ｆエツチング基体ホルダー３２０を２００℃程に保ち、
Ｒｆｆエツチング電極３２１へ１００ＷのＲｆパワーを
６０秒間程供給しＲｆエツチング室３１３内でアルゴン
の放電を生起させる。このようにすれば、基体の表面を
アルゴンイオンによりエツチングＬ、ＣＶＤ堆積膜の不
要な表面層をとり除くことができる。この場合のエツチ
ング深さは酸化物相当で約１００人程度８する。なお、
ここでは、Ｒｆエツチング室でＣＶＤ堆積膜の表面エツ
チングを行ったが、真空中を搬送される基体のＣＶＤ膜
の表面層は大気中の酸素等を含んでいないため、Ｒｆｆ
エツチング行わなくてもかなわない。その場合、Ｒｆエ
ツチング室室上１３．ＣＶＤ反応室１２とスパッタ室３
１４の温度差が太き（異なる場合、温度変化を短時間で
行なうための温度変更室として機能する。

Ｒｆエツチング室室上１３おいて、Ｒｆｆエツチング終
了した後、アルゴンの流入を停止Ｌ、Ｒｆエツチング室
３１３内のアルゴンを排気する。

Ｒｆエツチング室室上１３５ＸＩＯ−’Ｔｏｒｒまで排
気Ｌ、かつスパッタ室３１４を５ＸＩＯ−’Ｔｏｒｒ以
下に排気した後、ゲートバルブ３１０ｄを開く。その後
、基体を搬送手段を用いてＲｆエツチング室室上１３ら
スパッタ室３１４へ移動させゲートバルブ３１０ｄを閉
じる。

基体をスパッタ室３１４に搬送してから、スパッタ室３
１４をＲｆエツチング室室上１３同様に１０−１〜１０
−”Ｔ　ｏ　ｒ　ｒのアルゴン雰囲気となＬ、基体を載
置する基体ホルダー３２３の温度を２００〜２５０℃程
に設定する。そして、５〜１０ｋｗのＤＣパワーでアル
ゴンの放電を行い、八βやＡｌ２−３ｉ　（Ｓｉ　：０
．５％）等のターゲツト材をアルゴンイオンで削り八β
やＡｌ２−５ｉ等の金属を基体上に１００００人／分程
の堆積速度で成膜を行う。この工程は非選択的堆積工程
である。これを電極と接続する配線を形成する為の第２
成膜工程と称する。

基体上に５０００人程の金属膜を形成した後、アルゴン
の流入およびＤＣパワーの印加を停止する。ロードロッ
ク室３１１を５Ｘ１０−”Ｔｏｒｒ以下に排気した後、
ゲートバルブ３１０ｅを開き基体を移動させる。ゲート
バルブ３１０ｅを閉じた後５０−ドロック室３１１にＮ
、ガスを大気圧に達するまで流しゲートバルブ３１０ｆ
を開いて基体を装置の外へ取り出す。

以上の第２成膜工程によれば第６図（Ｃ）のよつｉ：　
Ｓ　ｉ　Ｏｘ膜４０２上にＡｌ２膜４０６を形成するこ
とができる。

そして、このＡｌ膜４０６を第６図（Ｄ）のようにバタ
ーニングすることにより所望の形状の配線を得ることが
できる。

（実験例） 以下に、上記Ａｌ−ＣＶＤ法が優れた成膜方法であって
、且つそれにより開孔内に堆積したＡｌ２がいかに良質
の膜であるかを実験結果をもとに説明するまず基体とし
てＮ型単結晶シリコンウェハーの表面を熱酸化して８０
００人の５ｉＯ−を形成し０．２５μｍｘＱ、２５μｍ
角から１００ｕｍ１００ｕμｍ角の各種口径の開孔をパ
ターニングして下地のＳｔ単結晶を露出させたものを複
数個用意した。（サンプル１−１） これらを以下の条件によるＡｌ−ＣＶＤ法によりＡｌ２
膜を形成した。原料ガスとしてＤＭＡＨ１反応ガスとし
て水素、全圧力を１゜５Ｔｏｒｒ、ＤＭＡ８分圧を５．
０ＸＩＯ−”Ｔｏｒｒという共通条件のもとで、ハロゲ
ンランプに通電する電力量を調整し直接加熱により基体
表面温度を２００℃〜４９０℃の範囲で設定し成膜を行
った。

表１から判るように、直接加熱による基体表面温度が２
６０℃以上では、Ａｌ１が開孔内に３０００〜５０００
人／分という高い堆積速度で選択的に堆積した。

基体表面温度が２６０℃〜４４０℃の範囲での開孔内の
Ａｌ膜の特性を調べてみると、炭素の含有はなく、抵抗
率２．８〜３．４μΩｃｍ、反射率９０〜９５％、１μ
ｍ以上のヒロック密度が０〜１０であＬ、スパイク発生
（０，１５μｍ接合の破壊確率）がほとんどない良好な
特性であることが判明した。

これに対して基体表面温度が２００℃〜２５０℃では、
膜質は２６０℃〜４４０℃の場合に比較して若干おどる
ものの従来技術から見れば相当によい膜であるが、堆積
速度が１０００〜１５００人／分と決して十分に高いと
はいえず、スルーブツトも７〜１０枚／Ｈであった。

また、基体表面温度が４５０℃以上になると、反射率が
６０％以下、１μｍ以上のヒロック密度が１０〜１０’
ｃｍ−”、アロイスパイク発生が０〜３０％となＬ、開
孔内のＡｌ２膜の特性は低下した。

次に上述した方法がコンタクトホールやスルーホールと
いった開孔にいかに好適に用いることができるかを説明
する。

即ち以下に述べる材料からなるコンタクトホール／スル
ーホール構造にも好ましく適用されるのである。

上述したサンプル１−１にＡρを成膜した時と同じ条件
で以下に述べるような構成の基体（サンプル）にＡｌ膜
を形成した。

第１の基体表面材料としての単結晶シリコンの上に、第
２の基体表面材料としてのＣＶＤ法による酸化シリコン
膜を形成Ｌ、フォトリソグラフィー工程によりバターニ
ングを行い、単結晶シリコン表面を部分的に吐出させた
。

このときの熱酸化５ｉＯ−膜の膜厚は８０００人、単結
晶シリコンの露出部即ち開口の大きさはＱ、ｇ５μｍＸ
０．２５μｍ〜１０１００ｇｍＸ１００であった。この
ようにしてサンプル１−２を準備した。（以下このよう
なサンプルを“ＣＶＤ５ｉＯ□　（以下５ｉＯｉと略す
）／単結晶シリコン゛と表記することとする）。

サンプル１−３は常圧ＣＶＤによって成膜したポロンド
ープの酸化膜（以下ＢＳＧと略す）／単結晶シリコン、 サンプル１−４は常圧ＣＶＤによって成膜したリンドー
プの酸化膜（以下ＰＳＧと略す）／単結晶シリコン、 サンプル１−５は常圧ＣＶＤによって成膜したリンおよ
びボロンドープの酸化膜（以下ＢＳＰＧと略す）／単結
晶シリコン、 サンプル１−６はプラズマＣＶＤによって成膜した窒化
膜（以下Ｐ−３ｉＮと略す）／単結晶シリコン、 サンプル１−７は熱窒化膜（以下Ｔ−ＳｉＮと略す）／
単結晶シリコン、 サンプル１−８は減圧ＣＶＤによって成膜した窒化膜（
以下ＬＰ−ＳｉＮと略す）／単結晶シリコン サンプル１−９はＥＣＲ装置によって成膜した窒化膜（
以下ＥＣＲ−ＳｉＮと略す）／単結晶シリコンである。

さらに以下に示す第１の基体表面材料（１８種類）と第
２の基体表面材料（９種顆）の全組み合わせによりサン
プル１−１１−１−１７９　（注意：サンプル番号１−
１０．２０．３０．４０．５０．６０．７０．８０．９
０．１ＯＯ１１１０，１２０，１３０，１４０，１５０
，１６０，１７０、は欠番）を作成した。第１の基体表
面材料として単結晶シリコン（単結晶Ｓｉ）、多結晶シ
リコン（多結晶Ｓｉ）、非晶質シリコン（非晶質Ｓｉ）
、タングステン（Ｗ）、モリブデン（ＭＯ）、タンタル
（Ｔａ）、タングステンシリサイド（ＷＳｉ）、チタン
シリサイド（ＴｉＳｉ）、アルミニウム（Ａｌ）、アル
ミニウムシリコン（Ａρ−５ｉ）、チタンアルミニウム
（Ａｌ１−Ｔｉ）、チタンナイトライド（Ｔｉ−Ｎ）、
銅（Ｃｕ）、アルミニウムシリコン銅（Ａｌ１−３１−
Ｃｕ）、アルミニウムパラジウム（Ａｌ１−Ｐｄ）、チ
タン（Ｔｉ）、モリブデンシリサイド（Ｍｏ−３ｉ）、
タンタルシリサイド（Ｔａ−Ｓｉ）を使用した、第２の
基体表面材料としてはＴ−３ｉ　０２　、５ｉＯ−、Ｂ
ＳＧ、ＰＳＧ、ＢＰＳＧ、Ｐ−６ｉＮＴ−５ｉＮ、ＬＰ
−ＳｉＮ、ＥＣＲ−３ｉＮである。以上のような全サン
プルについても上述したサンプル１−１に匹敵する良好
なＡｒ１膜を形成することができた。

次に、以上のようにＡｌを選択堆積させた基体に上述し
たスパッタリング法により非選択的にＡｌを堆積させて
パターニングした。

その結果、スパッタリング法によるＡｌ膜と、開孔内の
選択堆積したＡｌ膜とは、開孔内のＡｒ２膜の表面性が
よいために良好で電気的にも機械的にも耐久性の高いコ
ンタクト状態となっていた。

以上のようにＡｌ−ＣＶＤ法は半導体製造プロセスにお
いて従来の成膜技術では達成できなかったような良好な
膜を制御性よく形成することができる。

（第１実施例） 以下本発明による電極構造を有する半導体装置として絶
縁ゲート型トランジスタの一つであるＭＯＳＦＥＴを挙
げて説明する。

第７図（Ａ）は本実施例によるＭＯＳＦＥＴの模式的斜
視図、第７図（Ｂ）はその模式的上面図、第７図（Ｃ）
はその模式的断面図である。

第７図（Ａ）及び（Ｂ）では絶縁層は省略され更に（Ａ
）ではソース・ドレイン配線５０６′５０７′をも省略
して図示している。

ｎ型単結晶Ｓｉ基板５０１の主面側には選択酸化法によ
り形成された酸化シリコンからなるフィールド絶縁膜５
０９で囲まれた素子領域には、Ｐ−ウェル５０２内にソ
ース及びドレイン領域５０３．５０４が形成されている
。その間即ちチャネル領域上にはゲート絶縁膜を介して
ポリシリコンからなるゲート長０．８μｍのゲート電極
が配設されてＭＯＳＦＥＴの基本構造を構成している。

そしてその上には眉間絶縁層としての酸化シリコン膜５
１０が形成されている。絶縁膜５０９と絶縁膜５１０と
のコンタクトホールを形成すべき部分の層厚は０．８μ
ｍとされている。そして本発明による電極構造を得る為
にマスク設計によりコンタクトホールＣＨＩの開口のＷ
を０，１μｍＬを１μｍとしている。

こうして形成されたコンタクトホールＣＨＩ内には前述
したＡｒ２−ＣＶＤ法により単結晶Ａ４からなるソース
・ドレイン電極５０６．５０７が形成されておＬ、その
上にはこれら電極５０６，５０７と絶縁する為のソース
・トレイン配線が形成されている。

このようにして本実施例ではＬ＞ｈ＞Ｗの関係が成り立
っているのである。

本実施例によればゲート電極とソース・ドレイン電極と
の距離Ｍを２００人と近づけることができる。又、ソー
ス・ドレイン配線５０６’　　　５０７′がソース・ド
レイン電極５０６．５０７上よりゲート電極側にはみ出
した長さＮは１０人程度でありゲート電極との寄生容量
低減に役立っている。

（製造方法の説明） 以下上述した第１実施例によるＭＯＳＦＥＴの製造方法
について説明する。

ｎ型車結晶Ｓｔ基板を用意Ｌ、イオン注入によＬ、Ｐ−
型半導体領域（Ｐ″ウエル５０２を形成した。ここでＭ
ＳＫはマスクである。（第８図（Ａ）参照） 選択酸化法によりフィールド絶縁膜５０９を形成し半導
体素子形成領域を画成した。次いでポリシリコンを堆積
バターニングしてゲート電極５０５を形成した。そして
リンをイオン注入してソース・ドレイン領域５０３．５
０４をゲートをマスクにしたセルファラインによって形
成した。（第８図（Ｂ）参照） 主として、ＯｓとＴＥ０１を利用した常圧ＣＶＤ法によ
り絶縁膜としてＢＰＳＧ膜５１０を形成した。このとき
のソース・ドレイン領域５０３．５０４上の絶縁膜の層
厚の合計は０．８μｍとした。（第８図（Ｃ）参照） ＲＩＥ　（反応性イオンエツチング）によりＷ２Ｏ，１
μｍ、Ｌ＝１μｍの開口面を有するコンタクトホールＣ
Ｈ１を形成した。（第８図（Ｄ）　！照） 前述したようなＡｌ２−ＣＶＤ法即ち原料ガスとしての
ＤＭＡＨと反応ガスとしての水素との混合雰囲気中で基
板表面を２６０℃〜２７０℃に保持して熱ＣＶＤ法によ
りコンタクトホール内のみに選択的にＡρを堆積させ単
結晶Ａｌからなる長方体形状の電極５０６，５０７を形
成した。この電極の表面は平坦性に優れていた。（第８
図（Ｅ）参照） 不図示ではあるがスパッタリング法により絶縁膜５１０
及び電極５０６．５０７上に下ひき層としてＴｉＮを１
０００人程堆全域せ、その上に再度前述したＡｌ２−Ｃ
ＶＤ法を用いてＡＡ−Ｓｉ−Ｃｕを堆積させて、これを
バターニングして配線５０６’　　　５０７’を形成し
た。（第８図（Ｆ）参照） ここでは下びき層であるＴｉＮが電子供与性の面である
為にＡｌ−ＣＶＤ法により結晶Ａｌを形成することがで
きた。ここでは配線５０６’　　　５０７′を形成する
ために下ひき層の有無に関わらす上述したスパッタリン
グ法を利用して非選択的にＡｌやＡｌ１を主成分とする
金属膜を形成しても良い。

（第２実施例） 以下本発明による電極構造を有する半導体装置の一例と
してバイポーラトランジスタを挙げて説明する。

第９図（Ａ）は本実施例によるバイポーラトランジスタ
の模式的斜視図、第９図（Ｂ）は本実施例によるバイポ
ーラトランジスタの模式的上面図第９図（Ｃ）は本実施
例によるバイポーラトランジスタの模式的断面図である
。第９図（Ａ）では配線及び絶縁層は省略しである。

半導体基板の主面側にはコレクタ領域２０１、Ｐ型のベ
ース領域２０２、ｎ゛型のエミッタ領域２０３が形成さ
れ、その上には単結晶Ａｆｆからなるベース電極２０６
．２０７及び単結晶Ａｌからなるエミッタ電極２０５が
設けられている。

ここではコレクタ電極は省略しである。そして２０１．
２１１は絶縁膜である。２０５′はエミック配線、２０
６’　、２０７′はベース配線である。ここでベース電
極の一方２０６の長さしは、２０μｍ、巾Ｗは０．５μ
ｍ、高さＨは、０．８μｍであＬ、もう一方の２０７も
同様である。

又、エミッタ電極２０５においてはＷ、Ｈはベース電極
と同じであり長さしのみが２２μｍであって、ベース電
極より長くすることによりベース配ｆｉ２０５′　との
接続を容易にしている。

このような電極の形状は第１実施例同様にコンタクトホ
ールの開口面の長さ及び巾とその深さとを特定すること
により決定される。

本実施例においては上記構成を採用することによりベー
ス・エミッタ電極間距離を５０００人程度１更には１０
０人にまで小さくすることができる。従って、ベース・
エミッタ間容量ＣＩｔｓが小さ（なり高速動作可能なバ
イポーラトランジスタを得ることができる。

（製造方法の説明） 以下上述した第２実施例によるバイポーラトランジスタ
の製造方法について説明する。

まず単結晶Ｓｉ基板上にエピタキシャル成長によりｎ−
型コレクタ領域２０１を形成した。その主表面側にイオ
ン注入によりＰ型のベース領域２０２を形成した。更に
その中にｎ１型エミツタ領域２０３を形成した。このよ
うにして各半導体領域の形成された半導体基体の主面上
に絶縁層としてのＴＥＯＳ−３ｉＯ層２１０を形成Ｌ、
コンタクトホールＣＨ２、ＣＨ３をＲＩＥにより形成し
た。ここで、絶縁層２１０としては熱酸化５ｉｆｔとＢ
ＰＳＧとの組み合わせのような複数の絶縁層が積層され
た絶縁膜であってもよい。

又、ここでＣＨ２は長辺（Ｌ）が２０μｍ、短辺（Ｗ）
が０．５μｍ、深さ（Ｈ）が０．８μｍのベース電極用
のコンタクトホールである。

そして、ＣＨ３は、Ｌが２２μｍ、Ｗが０．５μｍ、Ｈ
が０６８μｍのエミッタ電極用コンタクトホールである
。（第１０図（Ａ）） 次に、前述したＡｌ−ＣＶＤ法とりわけ原料ガスとして
ＤＭＡＨ１反応ガスとして水素を利用して基体表面を２
７０℃程に保持して熱ＣＶＤ法によりコンタクトホール
内にＡρを選択的に堆積させて単結晶ＡＪ２からなる、
ベース電極２０６．２０７及びエミッタ電極２０５を形
成した。ここでは電極２０５．２０６．２０７の表面は
平坦性に優れていた。（第１０図（Ｂ）） 更に、不図示ではあるがスパッタリング法によりＴＬＮ
膜を数百８程堆積させて所望の配線形状にバターニング
した。そして再度前述したＡｌ−ＣＶＤ法とりわけＤＭ
ＡＨと水素とＳ　ｉ　Ｈａとビスアセチルアセトナト銅
との混合雰囲気中での熱ＣＶＤ法によりパターニングさ
れたＴＬＮ膜上に選択的にＡρ−３１−Ｃｕを堆積させ
てベース配線２０６’　、２０７’及びエミツク配線を
形成した。この上に絶縁層２１１としてＴＥ０１−３ｉ
Ｏ層を形成した。（第１０図（Ｃ））（比較例） 以下のような製造方法にて形成したＭＯＳＦＥＴを複数
個用意した。

サンプル１は従来法によりバイポーラトランジスタを形
成Ｌ、電極を１＞ｗ＞ｈ、ｈ＝０．８μｍとしたもの。

サンプル２は同様にｈ＞　１　＞ｗ、ｗ＝０．５μｍと
したもの。サンプル３は同様に１＝ｈ＞ｗ、ｗ＝０．　
５ｕｍとしたもの。サンプル４は同様にｌ＞ｈ＝ｗ、ｗ
＝１．０μｍとしたもの。サンプル５は同様に１＝ｈ＝
ｗ、ｗ＝０゜５μｍとしたものである。

これに対して第２実施例と同様の製造方法によＬ、バイ
ポーラトランジスタを形成Ｌ、電極を１＝１μｍ、ｈ＝
０．５μｍ、ｗ＝０．１４ｍとしたものをサンプルＡ、
ｌ＝１μｍ％ｈ＝０．８μｍ、ｗ＝０．１μｍとしたも
のをサンプルＢ、１＝１μｍ、ｈ＝０．８μｍ、ｗ＝０
．５μｍとしたものをサンプルＣ５とした。

これらのサンプル１〜５及びＡ−Ｃについて歩留まＬ、
高速性、大電流駆動への適応性について評価した。その
結果は以下の表２に示すように、従来の製造方法により
作製したサンプル１〜５は微細加工に適しないことから
歩留まりが悪く、又、高速性、大電流駆動への適応性の
いずれかが表　　　２ この評価方法として、次のような信頼性試験を行なった
。まずそれぞれのサンプルのトランジスタの複数からな
る１００１段のリングオシレータイ云 を構成し電幡遅延時間を計測Ｌ、その結果より歩留まり
９０％以上のものを０．数％程度のものをＸ印とした。

又、大電流駆動への適応性についてはコンタクト部分で
の電流密度を１０’人／　ｃ　ｒｄに設定した電流を流
す実験を行ない１ｏｏｏ時間後に断線がみられなかった
ものを０１５００時間で断線がみられたものをｘ印とし
た。

高速性についてはサンプル１乃至５は、どれもベース、
エミッタ間の奇生容量、寄生抵抗の影響で好ましい結果
は得られなかった。

更に、第２実施例と同じ製造方法にて１．ｈ、Ｗ、がサ
ンプル１乃至５と同じ関係をなすサンプル１゛乃至５゛
を作成みたが、これらは、歩留まり及び大電流駆動への
適応性の点で幾分改善されてはいるものの、高速性の点
で未だ不十分であった。

【図面の簡単な説明】

第１図は本発明による半導体素子用電極の構造第６図は
本発明による半導体装置の製造方法に好適な電極及び配
線形成方法を説明する為の模式第７図は本発明の第１実
施例による半導体装置を説明する為の模式図、 第８図は第７図に示した半導体装置の製造方法を示す模
式的断面図、 第９図は本発明の第２実施例による半導体装置の模式図
、 第１０図は第９図に示した半導体装置の製造方法を説明
する為の模式的断面図、 第１１図、第１２図は従来の半導体装置を説明する為の
模式図である。 を製造するに好適な製造装置を説明する為の模式３／１
１ ，７’／２ 、シ１ 、ｊ／と 第６関 （［）’） ＃／ （Ｃ）

Claims (8)

【特許請求の範囲】
1. （１）半導体素子の半導体領域に直接接続される電極が
   実質的に角柱の形状を有しており、 前記電極における半導体領域と接する面の一辺の長さを
   Ｌ、もう一方の辺の長さをＷ、該面に対して実質的に垂
   直に交差する方向の長さをＨとする時、該Ｌ、Ｗ、Ｈが
   Ｌ＞Ｈ＞Ｗの関係を満足していることを特徴とする半導
   体素子用電極。
2. （２）前記電極は単結晶Ａｌからなることを特徴とする
   請求項（１）に記載の半導体素子用電極。
3. （３）前記電極はＡｌを主成分とする導電体からなるこ
   とを特徴とする請求項（１）に記載の半導体素子用電極
   。
4. （４）半導体基体の主面に形成された半導体素子に、該
   主面上に設けられた絶縁膜のコンタクトホールを介して
   接続された電極を有する半導体装置において、 前記コンタクトホールは実質的に四角形の開口部を有し
   、 その開口部の一辺の長さをＬ、 もう一方の辺の長さをＷとし、 該コンタクトホールの深さをＨとした時、 該Ｌ、Ｗ、ＨがＬ＞Ｈ＞Ｗの関係を満足していることを
   特徴とする半導体装置。
5. （５）前記コンタクトホール内にある電極は単結晶Ａｌ
   からなることを特徴とする請求項（４）に記載の半導体
   装置。
6. （６）前記コンタクトホール内にある電極はＡｌを主成
   分とする導電体からなることを特徴とする請求項（４）
   に記載の半導体装置。
7. （７）半導体基体の主面上に設けられた絶縁膜のコンタ
   クトホールを介して、該半導体基体に形成された半導体
   素子に接続された電極を有する半導体装置の製造方法に
   おいて、 前記コンタクトホールにおける開口部の一辺の長さをＬ
   、もう一方の辺の長さをＷ、該コンタクトホールの深さ
   をＨ、とするとき、該Ｌ、Ｗ、ＨがＬ＞Ｈ＞Ｗの関係を
   満足するコンタクトホールを形成する工程と、 少なくともアルキルアルミニウムハイドライドのガスと
   水素とを利用したＣＶＤ法により前記コンタクトホール
   内にＡｌ又はＡｌを主成分とする導電体を堆積させる工
   程と、 を含むことを特徴とする半導体装置の製造方法。
8. （８）前記アルキルアルミニウムハイドライドはジメチ
   ルアルミニウムハイドライドであることを特徴とする請
   求項（７）に記載の半導体装置の製造方法。