JPH05102079A

JPH05102079A - 半導体装置およびその製造方法

Info

Publication number: JPH05102079A
Application number: JP26385491A
Authority: JP
Inventors: Yasuhiro Sekine; 康弘関根
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-10-11
Filing date: 1991-10-11
Publication date: 1993-04-23

Abstract

(57)【要約】【目的】安定性・制御性に優れ、しかも堆積速度の速
い選択的な単結晶Ａｌ堆積技術を用いて良好なＡｌ配線
を形成し、かつ良好な電気特性を持つ半導体装置を実現
する。【構成】半導体装置は、絶縁層２から露出したＳｉ
（１１１）面４にアルミニウムまたはアルミニウム合金
膜１２が堆積している構造を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に関し、特に
半導体集積回路素子を構成する配線構造に関するもので
ある。

【０００２】

【従来の技術】半導体集積回路を構成する配線構造は、
素子の高集積化に伴い、近年、特に微細化並びに多層配
線化が進められている。特に高集積化が急速に進められ
ているダイナミックＲＡＭなどでは、４Ｍｂｉｔ以上の
集積度になると、配線を形成しなければならない開孔部
の直径は１μｍ以下となり、さらにそのアスペクト比は
１．０以上となる。

【０００３】このような微細かつ高アスペクト比の配線
構造を実現するために、開孔部分に選択的に配線材料を
堆積するための技術が開発されている。例えば、日経マ
イクロデバイス（１９９０年６月号９６ページ）には、
Ａｌ膜の原料ガスとしてジメチルアルミニウムハイドラ
イド（ＤＭＡＨ）とＨ₂ を用いる熱ＣＶＤ法により開孔
部にのみ選択的にＡｌ膜を形成する方法が記載されてい
る。この方法では、開孔部の底部に露出する表面が単結
晶Ｓｉ表面である場合には堆積するＡｌ膜も単結晶Ａｌ
膜となるため、この方法で形成されるＡｌ配線はヒルロ
ックの発生確率の低減およびアロイスパイク発生確率の
低減に優れた特性を持っている。しかもこの方法では、
選択堆積したＡｌ膜表面が平滑となるため、開孔部のＡ
ｌ膜による埋込み後、上述した選択堆積したＡｌ膜およ
び絶縁膜であるＳｉＯ₂ などの上に非選択性の堆積方法
によって均一にＡｌ膜を堆積した場合にも、埋込みＡｌ
膜と非選択堆積したＡｌ膜との接触性が良好となるな
ど、微細かつ高アスペクト比の配線構造を実現する上で
極めて有力な配線形成技術であるといえる。

【０００４】

【発明が解決しようとする課題】本発明者は、上記の報
告に基づき、Ｓｉウエハ上の絶縁膜に形成した開孔内へ
のＡｌ膜の選択堆積方法について詳細に検討した結果、
この方法では、開孔内に形成されるＡｌ膜の結晶性が開
孔内に露出しているＳｉ表面の結晶方位によって大きく
変化することを見出した。

【０００５】後に詳しく述べるように、上記の報告によ
るＡｌの選択堆積はＳｉ（１００）面上でなく、Ｓｉ
（１１１）面上で行われることが望ましい。

【０００６】一方、Ｓｉウエハの表面準位密度を（１０
０）面，（１１１）面で比較すると、（１１１）面の方
が約１桁高いことが知られているため、Ｓｉウエハ上に
ＭＯＳトランジスタを形成する場合には、通常（１０
０）面が用いられる。

【０００７】従って、ＤＭＡＨとＨ₂ を用いる熱ＣＶＤ
法による開孔部への単結晶Ａｌの選択堆積を、ＭＯＳト
ランジスタを含む半導体集積回路の形成に応用するため
の有利な条件と、ＭＯＳトランジスタのデバイス特性向
上のための条件とは相反することになる。成膜の際の安
定性，制御性，堆積速度などを考慮すると、Ｓｉ（１１
１）ウエハを使わざるを得ないにもかかわらず、実際に
ＭＯＳトランジスタを含む半導体集積回路を形成するた
めには、デバイス特性上Ｓｉ（１００）ウエハを用いる
必要があるため、両者の長所を共に引出す半導体集積回
路を具体化することはできなかった。このことは、ＭＯ
Ｓトランジスタを高集積化することによって成り立って
いるダイナミックＲＡＭを初めとする種々の半導体集積
回路の製造工程に単結晶Ａｌ膜の選択堆積法を用いる上
での大きな問題となっていた。

【０００８】本発明の目的は、上述した技術的問題を解
決し、安定性，制御性に優れ、しかも堆積速度の速い選
択的な単結晶Ａｌ堆積技術を用いて良好なＡｌ配線を形
成し、かつ良好な電気特性を持つＭＯＳトランジスタま
たはバイポーラトランジスタを含む半導体集積回路を実
現するための方法を提供することにある。

【０００９】

【課題を解決するための手段】このような目的を達成す
るために、本発明による半導体装置は、絶縁層から露出
したＳｉ（１１１）面にアルミニウムまたはアルミニウ
ム合金膜が堆積していることを特徴とする。

【００１０】本発明による製造方法は、シリコン基板の
（１００）面上に絶縁層を形成する工程と、該絶縁層に
開孔部を設ける工程と、開孔部の前記シリコン基板をエ
ッチングして底面が（１００）面，側壁が（１１１）面
である凹部を形成する工程と、前記シリコン基板の前記
凹部を含む個所に機能素子構成部を形成する工程と、前
記（１１１）面にアルミニウムまたはアルミニウム合金
を堆積する工程とを有することを特徴とする。

【００１１】

【作用】まず、本発明者によって明らかにされたＳｉ表
面として、（１００）面と（１１１）面を用いた場合の
成膜条件（膜堆積中のＤＭＡＨ分圧）と堆積されるＡｌ
膜の結晶性および堆積速度との関係を表１に示す。表１
からわかるように、Ｓｉの（１００）面上では、チャン
バー内のＤＭＡＨ分圧が３×１０^-3Ｔｏｒｒ以下の場合
のみ堆積されるＡｌ膜は単結晶となるが、その場合の堆
積速度は５００Å／分以下と遅い。一方、Ｓｉ（１１
１）面上では、チャンバー内のＤＭＡＨ分圧は１〜１０
×１０^-3Ｔｏｒｒの広い範囲で単結晶Ａｌを堆積するこ
とができ、しかもその場合の堆積速度は３０００〜５０
００Å／分と速い。

【００１２】

【表１】

【００１３】以上の結果よりＤＭＡＨとＨ₂ を用いる熱
ＣＶＤ法を用いて開孔部へ選択的に単結晶Ａｌ膜を堆積
させるためには、開孔部に露出するＳｉ表面が実用的に
は（１１１）面であることが望ましいことが明らかにな
った。

【００１４】Ｓｉ（１００）ウエハを用いた場合も、ウ
エハ表面の特定領域に形成したＳｉ（１１１）面上に単
結晶Ａｌ膜が形成できる。

【００１５】従って、表面準位密度の低いＳｉ（１０
０）面にＭＯＳ構造を形成し、さらにＳｉ（１００）面
に隣接して形成したＳｉ（１１１）面上に成膜の安定
性，制御性に優れた単結晶Ａｌ膜を堆積することができ
るため、Ｓｉ（１００）面上にＭＯＳ界面を持ち、かつ
Ｓｉ（１１１）面にソースおよびドレイン領域、さらに
ソースおよびドレイン電極引出し用単結晶Ａｌ配線を備
えたＭＯＳトランジスタを形成することができる。

【００１６】また、ＭＯＳトランジスタに限らず、Ｓｉ
（１００）ウエハ表面に形成する素子において、基板Ｓ
ｉとＡｌ配線との接続の際に、基板Ｓｉ表面として形成
したＳｉ（１１１）面を用いれば、Ｓｉ表面上に形成さ
れるＡｌ膜は単結晶となるため、形成されるＡｌ配線の
耐久性，信頼性を上げることができる。

【００１７】さらに、Ｓｉ表面からの引出し電極領域を
傾斜させて形成できるため、平面上に同一面積の電極を
形成する場合と比較して電極部分の平面上の占有面積を
小さくすることができる。

【００１８】

【実施例】以下本発明について説明するが、本発明は以
下に述べる実施例に限定することはなく、本発明の目的
が達成できる構成であればよい。

【００１９】本発明はＳｉ（１００）ウエハを用いて作
られる半導体集積回路において、Ａｌ配線の形成の際
に、Ｓｉ（１００）ウエハ上に異方性エッチングなどに
よってＳｉ（１１１）面をあらかじめ形成しておき、こ
のＳｉ（１１１）面上にＡｌ膜を形成するものである。

【００２０】本発明により配線材料として使用可能な金
属膜とは具体的には選択堆積したＡｌと非選択的に堆積
したＡｌとの組み合わせ、ＡｌとＡｌ−Ｓｉとの組み合
わせ，ＡｌとＡｌ−Ｃｕとの組み合わせ，ＡｌとＡｌ−
Ｓｉ−Ｃｕとの組み合わせ，ＡｌとＡｌ−Ｔｉとの組み
合わせなどである。

【００２１】Ａｌ選択堆積の際の基体の表面温度として
はアルキルアルミニウムハイドライドの分解温度以上４
５０℃未満が好ましいが、より好ましくは２６０℃以上
４４０℃以下がよい。

【００２２】特に、原料ガスとしてモノメチルアルミニ
ウムハイドライド（ＭＭＡＨ）またはジメチルアルミニ
ウムハイドライド（ＤＭＡＨ）を用い、反応ガスとして
Ｈ₂ガスを用い、これらの混合ガスの下で基体表面をラ
ンプ加熱するようにすれば、高堆積速度での良質のＡｌ
膜を形成することができる。

【００２３】上述した方法によりＳｉ（１１１）面が露
出した開孔内に堆積されたＡｌは単結晶構造となってお
り、（１）ヒルロックの発生確率の低減（２）アロイスパイク発生確率の低減に優れた特性をもっている。そして上述した方法は選択
性に優れた堆積方法であるので、次の堆積工程として非
選択性の堆積方法を適用し、上述の選択堆積したＡｌ膜
および絶縁膜であるＳｉＯ₂ などの上にもＡｌを主成分
とする金属膜を形成することにより、半導体装置の配線
として好適な金属膜を得ることができる。

【００２４】図３ないし図５に本発明を適用するに好適
な金属膜連続形成装置を示す。

【００２５】この金属膜連続形成装置は、図３に示すよ
うに、ゲートバルブ２０によって互いに連続外気遮断下
で連通可能に連接されているロードロック室２１，ＣＶ
Ｄ反応室（第１の成膜室）２２，Ｒｆエッチング室２
３，スパッタ室（第２の成膜室）２４，ロードロック室
２５とから構成されており、各室はそれぞれ排気系２６
ａ〜２６ｅによって排気もしくは減圧されるように構成
されている。前記ロードロック室１１は、スループット
性を向上させるために堆積処理前の基体雰囲気を排気後
にＨ₂ 雰囲気に置き換える室である。次のＣＶＤ反応室
２２は基体上に常圧または減圧下で選択堆積を行う室で
あり、基体表面を加熱するためのハロゲンランプ４０お
よび基体ホルダ２８が内部に設けられるとともに、ＣＶ
Ｄ用ガス導入ライン２９によって室内にＣＶＤ用ガスが
導入されるように構成されている。次のＲｆエッチング
室２３は選択堆積後の基体表面のクリーニング（エッチ
ング）をＡｒ雰囲気下で行う室であり、内部には１００
℃〜２５０℃に加熱される基体ホルダ３０とＲｆエッチ
ング用電極ライン３１とが設けられるとともに、Ａｒガ
ス供給ライン３２が接続されている。次のスパッタ室３
４は基体表面にＡｒ雰囲気下でスパッタリングにより金
属膜を非選択的に堆積する室であり、内部に２００℃〜
２５０℃に加熱される基体ホルダ３３とスパッタターゲ
ット材３４ａを取りつけるターゲット電極３４とが設け
られるとともに、Ａｒガス供給ライン３５が接続されて
いる。最後のロードロック室２５は金属膜堆積完了後の
基体を外気中に出す前の調整室であり、雰囲気をＮ₂ に
置換するように構成されている。

【００２６】上記構成の金属膜連続形成装置は、実際的
には、図４に示すように、搬送室３６を中継室として前
記ロードロック室２１，ＣＶＤ反応室２２，Ｒｆエッチ
ング室２３，スパッタ室２４，ロードロック室２５が相
互に連結された構造となっている。この構成ではロード
ロック室２１はロードロック室２５を兼ねている。前記
搬送室３６には、図に示すように、ＡＡ方向に正逆回転
可能かつＢＢ方向に伸縮可能なアーム（搬送手段）３７
が設けられており、このアーム３７によって、図５中に
矢印で示すように、基体を工程に従って順次ロードロッ
ク室２１からＣＶＤ室２２，Ｒｆエッチング室２３，ス
パッタ室２４，ロードロック室２５へと、外気にさらす
ことなく連続的に移動させることができるようになって
いる。

【００２７】実施例１図１（ａ）〜（ｃ）に本発明の一実施例としてのｎＭＯ
Ｓトランジスタの製造工程を示す。

【００２８】単結晶シリコン基体として、１０〜２０Ω
・ｃｍのｐ型Ｓｉ（１００）面ウエハ１を用意し、その
表面に熱酸化によって厚さ約５００ｎｍのＳｉＯ₂ 層２
を形成した。ついで、フォトエッチング工程によって、
ＳｉＯ₂ 層２に４．０μｍ×６．０μｍ角の開孔を設
け、下地のＳｉ（１００）面を露出させた。このウエハ
を、エチレンジアミン７．５ｍｌ，ピロカテコール１．
２ｇ，水２．４ｍｌの組成を持つ溶液１リットルに対
し、ピラジン６ｇを添加したエッチング液（液温：１１
５℃）中で、ＳｉＯ₂ 層２をマスクとして７０秒エッチ
ングした。エッチング後の開孔部内底面３はＳｉ（１０
０）面であり、側壁４はＳｉ（１１１）面であった（図
１（ａ））。

【００２９】次にＳｉＯ₂ 層２を除去し、凹部５の周囲
の基体表面に、常法に従って素子分離のためのＬＯＣＯ
Ｓ酸化膜６を形成し、さらに露出したＳｉ（１００）面
３の表面にゲート酸化膜７およびポリシリコンからなる
ゲート電極８を順次形成した。ついで、ゲート酸化膜
７，ゲート電極８およびＬＯＣＯＳ酸化膜６上にＳｉＯ
₂ からなる層間絶縁膜９を堆積した。層間絶縁膜９をマ
スクとしてＰイオンを基体１に注入し、ｎ⁺ のソース領
域１０およびドレイン領域１１を形成した（図２
（ｂ））。

【００３０】それぞれ（１１１）面を表面に有するソー
ス領域１０およびドレイン領域１１上にのみ第１のＡｌ
１２を選択的に堆積した。第１のＡｌ１２の厚さはＬＯ
ＣＯＳ膜６上の層間絶縁膜９の表面に達する厚さであ
る。ついで第２のＡｌを第１のＡｌ１２および層間絶縁
膜９上に非選択的に堆積し、パターニングしてＡｌ配線
１３を形成し、ｎＭＯＳトランジスタを完成した（図１
（ｃ））。

【００３１】第１のＡｌの選択的堆積法および第２のＡ
ｌの非選択的堆積法について以下に説明する。

【００３２】まず、シリコン基体を図３のロードロック
室２１に配置する。このロードロック室２１には前記し
たように水素が導入されて水素雰囲気とされる。そし
て、排気系２０により反応室２２内をほぼ１×１０^-8Ｔ
ｏｒｒに排気する。

【００３３】ただし反応室２２内の真空度は１×１０^-8
Ｔｏｒｒより悪くてもＡｌは成膜する。

【００３４】そして、不図示のガスラインからＤＭＡＨ
を供給する。ＤＭＡＨラインのキャリアガスはＨ₂ を用
いる。

【００３５】不図示の第２のガスラインは反応ガスとし
てのＨ₂ 用であり、この第２のガスラインからＨ₂ を流
し、不図示のスローリークバルブの開度を調整して反応
室２２内の圧力を所定の値にする。この場合の典型的圧
力は略々１．５Ｔｏｒｒとする。ＤＭＡＨラインよりＤ
ＭＡＨを反応管内へ導入する。全圧は略々１．５Ｔｏｒ
ｒであり、ＤＭＡＨ分圧を略々５．０×１０^-3Ｔｏｒｒ
とする。その後、ハロゲンランプ４０に通電しウエハを
直接加熱する。このようにして、Ａｌを堆積させる。

【００３６】所定の堆積時間が経過した後、ＤＭＡＨの
供給を一旦停止する。この過程で堆積されるＡｌ膜の所
定の堆積時間とは、Ｓｉ（単結晶シリコン基体１）上の
Ａｌ膜が、層間絶縁膜１の開孔部１１を略々平坦に埋め
込むまでの時間である。

【００３７】このときの直接加熱による基体表面の温度
は２７０℃とした。以上を第１堆積工程と称する。ここ
までの工程によれば図２に示す開孔部１１内に選択的に
Ａｌ膜が堆積する。

【００３８】上記Ａｌの堆積終了後ＣＶＤ反応室２２は
排気系２０により５×１０^-3Ｔｏｒｒ以下の真空度に到
達するまで排気される。同時に、Ｒｆエッチング室２３
は５×１０^-6Ｔｏｒｒ以下に排気されている。両室が上
記真空度に到達したことを確認した後、ゲートバルブ２
０が開き、基体が搬送手段（アーム）３７を用いてＣＶ
Ｄ反応室２２からＲｆエッチング室２３へ移動され、ゲ
ートバルブ２０が閉じられる。

【００３９】基体がＲｆエッチング室２３に搬送される
と、排気系２０によりＲｆエッチング室２３を１０^-6Ｔ
ｏｒｒ以下の真空度に達するまで排気する。

【００４０】その後Ｒｆエッチング用アルゴン供給ライ
ン３２によりアルゴンが供給され、Ｒｆエッチング室２
３は、１０^-1〜１０^-3Ｔｏｒｒのアルゴン雰囲気に保た
れる。Ｒｆエッチング用基体ホルダ３０は２００℃に保
たれる。Ｒｆエッチング用電極３１へ１００ＷのＲｆが
６０秒間ゲートバルブ２０を閉じる。

【００４１】基体がスパッタ室２４に搬送されるとＲｆ
エッチング室２３と同様に１０^-1〜１０^-3Ｔｏｒｒのア
ルゴン雰囲気中で基体ホルダ３３は２５０℃に設定し
た。

【００４２】本実施例ＤＣ７ｋＷのパワーでアルゴン
の放電を行い、ターゲット材Ａｌ−Ｓｉ（０．５％）を
アルゴンイオンで削り、Ａｌ−Ｓｉを基体上に１０００
０Å／分の堆積速度で堆積を行った。この工程は非選択
的堆積工程である。

【００４３】これを第２Ａｌ膜堆積工程と称する。

【００４４】基体は５０００ÅのＡｌ膜の堆積を行った
後、アルゴンの流入およびＤＣパワーの印加を停止す
る。ロードロック室２１（２５）が５×１０^-3Ｔｏｒｒ
以下に排気された後、ゲートバルブ２０が開き、基体が
移動する。ゲートバルブ２０が閉じた後、ロードロック
室２１（２５）にはＮ₂ガスが大気圧に達するまで流入
し、ゲートバルブ２０を通って基体は装置の外へ移動す
る。

【００４５】前記第２Ａｌ膜堆積工程の成膜条件は以下
のとおりである。ターゲットとしてＡｌを用いて、圧力
の１０^-1〜１０^-3ＴｏｒｒのＡｒ雰囲気中で５〜１０ｋ
ＷのＤＣパワーを付与して行った。このときの基体温度
は抵抗加熱により２００℃とした。

【００４６】実施例２図２（ａ）〜（ｃ）に本発明の第２の実施例としてのバ
イポーラトランジスタの製造工程を示す。

【００４７】１０〜２０Ω・ｃｍのｐ型Ｓｉ（１００）
ウエハ１を用意し、ウエハ表面の所定の位置にエピタキ
シャル成長法により抵抗率２７Ω・ｃｍのリン（Ｐ）ド
ープ単結晶シリコン膜１４を１０μｍ成長させた。この
エピタキシャルｎ⁺ 層は埋め込みコレクタ領域となる。
ついで、熱酸化により厚さ５００ｎｍのＳｉＯ₂ 層２を
形成した後、フォトエッチング工程によりＳｉＯ₂ 層２
に５μｍの間隔をあけて１０μｍ×１０μｍ角の２個の
開孔５ａ，５ｂをパターニングし、下地のＳｉ（１０
０）面を露出させた。このウエハを実施例１の場合と同
様な組成のエッチング液を用い、同様な条件でエッチン
グ処理を行い、ＳｉＯ₂ 層２の開孔部内のエッチング側
壁４にＳｉ（１１１）面をエッチング底面３にＳｉ（１
００）面を形成した（図２（ａ））。

【００４８】ついでＳｉＯ₂ 層２を除去した後、エピタ
キシャルＳｉ層１４の表面に形成したＳｉ（１００）面
３およびＳｉ（１１１）面４を利用して、バイポーラト
ランジスタを形成した。ｎ⁺ エピタキシャルＳｉ層１４
に形成された開孔５ａおよび５ｂに挟まれた領域５ｃに
ボロン（Ｂ）およびヒ素（Ａｓ）を順次注入してベース
領域１５およびエミッタ領域１６を形成した。次にＣＶ
Ｄ法によって薄いＳｉ₃ Ｎ₄ 膜１７および厚い層間絶縁
膜９を形成した（図２（ｂ））。この状態でｎ⁺ エピタ
キシャル層（コレクタ領域）１４，ベース領域１５およ
びエミッタ領域１６のそれぞれの露出している表面は
（１１１）面である。

【００４９】この露出している（１１１）面上に、先に
説明した選択的堆積法によって第１のＡｌ１２を堆積
し、さらにウエハ全面に第２のＡｌ１３を非選択的に堆
積しパターニングしてＡｌ配線１３を形成してバイポー
ラトランジスタを作製した（図２（ｃ））。

【００５０】

【発明の効果】以上説明したように、本発明において
は、Ｓｉ（１００）ウエハ表面に素子を形成する場合に
も、基板ＳｉとＡｌ配線との接続の際に、基板Ｓｉ表面
として、Ｓｉ（１１１）面を用いることができるため、
成膜法としてＤＭＡＨとＨ₂ を用いた熱ＣＶＤ法を用い
ることによりＳｉ（１１１）面上に容易に単結晶Ａｌ膜
を形成することができる。従って、単結晶Ａｌ膜をソー
ス，ドレイン電極引出し部に用い、Ｓｉ（１００）面上
にＭＯＳ構造を持つＭＯＳトランジスタを形成すること
ができる。また、エミッタ，コレクタおよびベースの引
出し電極部にＡｌ単結晶を用いたバイポーラトランジス
タを形成することができる。またＳｉ（１００）ウエハ
を用いて形成する半導体集積回路においても、単結晶Ａ
ｌ膜をＡｌ配線材料として用いることができるため、半
導体集積回路の耐久性，信頼性を増すことができる。

【００５１】さらに、Ｓｉ（１００）面に対して傾斜し
て形成されるＳｉ（１１１）面に電極を形成するため、
平面上の電極占有面積を減少させることができ、素子の
微細化に寄与できるなど、本発明は実用上極めて優れて
いる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の工程を示す断面図であ
る。

【図２】本発明の第２の実施例の工程を示す断面図であ
る。

【図３】本発明を実施するに好適な金属膜連続形成装置
の一例を工程順に整列して示した模式図である。

【図４】図３に示した装置の概略平面図である。

【図５】図４に示した装置に基体の移動順序を矢印で付
加した概略平面構成図である。

【符号の説明】

１基体２熱酸化膜３Ｓｉ（１００）面４Ｓｉ（１１１）面６ＬＯＣＯＳ酸化膜７ゲート酸化膜８ゲート電極９層間絶縁膜１０ソース領域１１ゲート領域１２選択堆積Ａｌ膜１３Ａｌ配線１４ｎ⁺ エピタキシャルＳｉ層（コレクタ領域）１５ベース領域１６エミッタ領域１７Ｓｉ₃ Ｎ₄ 膜２０ゲートバルブ２１，２５ロードロック室２２ＣＶＤ反応室２３Ｒｆエッチング室２４スパッタリング室２６排気系２８ＣＶＤ用基体ホルダ２９ＣＶＤ用ガス導入ライン３０Ｒｆエッチング用基体ホルダ３１Ｒｆエッチング用電極３２Ｒｆエッチング用Ａｒ供給ライン３３スパッタリング用基体ホルダ３４スパッタリング用ターゲット電極３４ａスパッタリング用ターゲット材３５スパッタリング用Ａｒ供給ライン３６搬送室３７アーム（搬送手段）４０ランプ（直接加熱源）４１ツメ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/3205 29/04 7377−4Ｍ 29/784

Claims

【特許請求の範囲】

【請求項１】絶縁層から露出したＳｉ（１１１）面に
アルミニウムまたはアルミニウム合金膜が堆積している
ことを特徴とする半導体装置。
【請求項２】前記アルミニウムが単結晶アルミニウム
であることを特徴とする請求項１に記載の半導体装置。
【請求項３】前記アルミニウムまたはアルミニウム合
金膜が原料ガスとしてアルキルアルミニウムハイドライ
ドとＨ₂ の混合ガスを用いた熱ＣＶＤ法によって堆積さ
れた膜であることを特徴とする請求項１または２に記載
の半導体装置。
【請求項４】前記Ｓｉ（１１１）面の露出部分が、Ｍ
ＯＳトランジスタのソース領域および／またはドレイン
領域であり、かつ前記ＭＯＳトランジスタのＭＯＳ構造
がＳｉ（１００）面上に形成されていることを特徴とす
る請求項１，２および３のうちのいずれかに記載の半導
体装置。
【請求項５】前記アルミニウムまたはアルミニウム合
金膜がバイポーラトランジスタのベース，コレクタおよ
びエミッタのそれぞれの引出し電極であることを特徴と
する請求項１，２および３のうちのいずれかに記載の半
導体装置。
【請求項６】シリコン基板の（１００）面上に絶縁層
を形成する工程と、該絶縁層に開孔部を設ける工程と、
開孔部の前記シリコン基板をエッチングして底面が（１
００）面，側壁が（１１１）面である凹部を形成する工
程と、前記シリコン基板の前記凹部を含む個所に機能素
子構成部を形成する工程と、前記（１１１）面にアルミ
ニウムまたはアルミニウム合金膜を堆積する工程とを有
することを特徴とする半導体装置の製造方法。
【請求項７】前記エッチング工程が異方性エッチング
工程であることを特徴とする請求項６に記載の半導体装
置の製造方法。
【請求項８】前記アルミニウムまたはアルミニウム合
金膜の堆積工程が、原料ガスとしてアルキルアルミニウ
ムハイドライドとＨ₂ の混合ガスを用いた熱ＣＶＤ法に
よることを特徴とする請求項６に記載の半導体装置の製
造方法。