JPH04370840A - システム開発支援装置 - Google Patents
システム開発支援装置Info
- Publication number
- JPH04370840A JPH04370840A JP3147339A JP14733991A JPH04370840A JP H04370840 A JPH04370840 A JP H04370840A JP 3147339 A JP3147339 A JP 3147339A JP 14733991 A JP14733991 A JP 14733991A JP H04370840 A JPH04370840 A JP H04370840A
- Authority
- JP
- Japan
- Prior art keywords
- target
- board
- user
- probe
- piggyback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
のシステム開発を支援するためのシステム開発支援装置
に関するものである。
のシステム開発を支援するためのシステム開発支援装置
に関するものである。
【０００２】
【従来の技術】近年、マイクロコンピュータ応用製品の
発展は目ざましいものがあり、高機能化、小型化、低コ
スト化が急速に進み、それに伴ってシステム開発支援装
置も大変重要視されてきている。
発展は目ざましいものがあり、高機能化、小型化、低コ
スト化が急速に進み、それに伴ってシステム開発支援装
置も大変重要視されてきている。
【０００３】以下、従来のシステム開発支援装置につい
て図面を参照しながら説明する。図６は従来のシステム
開発支援装置の構成を示す斜視図である。この装置は、
ユーザターゲット上のＣＰＵソケットへの脱着が可能な
プローブ７０をプローブケーブル７８にてエミュレータ
本体８０に接続したものであって、プローブ７０をユー
ザターゲットとドッキングさせ、エミュレータ本体８０
をパーソナルコンピュータ（以下、パソコンという。）
に接続した状態でユーザターゲットのデバッグ等のシス
テム開発を行うための装置である。
て図面を参照しながら説明する。図６は従来のシステム
開発支援装置の構成を示す斜視図である。この装置は、
ユーザターゲット上のＣＰＵソケットへの脱着が可能な
プローブ７０をプローブケーブル７８にてエミュレータ
本体８０に接続したものであって、プローブ７０をユー
ザターゲットとドッキングさせ、エミュレータ本体８０
をパーソナルコンピュータ（以下、パソコンという。）
に接続した状態でユーザターゲットのデバッグ等のシス
テム開発を行うための装置である。
【０００４】プローブ７０において、７１はプローブ基
板、７２はターゲットＣＰＵ、７３はターゲットＣＰＵ
の発振子、７４はプローブケーブル７８の接続のための
ケーブルコネクタ、７５はプローブ基板７１の下面に設
けられたコネクタ、７６はコネクタ７５を介してプロー
ブ基板７１に接続されたピン配置の変換を行なうための
変換基板、７７はユーザターゲット上のＣＰＵソケット
への接続のためのユーザピンである。
板、７２はターゲットＣＰＵ、７３はターゲットＣＰＵ
の発振子、７４はプローブケーブル７８の接続のための
ケーブルコネクタ、７５はプローブ基板７１の下面に設
けられたコネクタ、７６はコネクタ７５を介してプロー
ブ基板７１に接続されたピン配置の変換を行なうための
変換基板、７７はユーザターゲット上のＣＰＵソケット
への接続のためのユーザピンである。
【０００５】エミュレータ本体８０において、８１はプ
ローブケーブル７８の接続のためのケーブルコネクタ、
８２はターゲットＣＰＵ７２のインストラクションメモ
リ（ＲＡＭ）、８３は周辺回路、８４はパソコンとの接
続のためのインターフェースコネクタである。なお、プ
ローブケーブル７８を介してプローブ７０とエミュレー
タ本体８０との間で授受が行われる信号の中には、エミ
ュレータ本体８０がプローブ７０をコントロールするた
めに必要な複数の信号線と、インストラクションメモリ
８２のアドレスバス及びデータバスとが含まれる。
ローブケーブル７８の接続のためのケーブルコネクタ、
８２はターゲットＣＰＵ７２のインストラクションメモ
リ（ＲＡＭ）、８３は周辺回路、８４はパソコンとの接
続のためのインターフェースコネクタである。なお、プ
ローブケーブル７８を介してプローブ７０とエミュレー
タ本体８０との間で授受が行われる信号の中には、エミ
ュレータ本体８０がプローブ７０をコントロールするた
めに必要な複数の信号線と、インストラクションメモリ
８２のアドレスバス及びデータバスとが含まれる。
【０００６】エミュレータ本体８０のコントロールを受
けてユーザピン７７を介してユーザターゲット上で作動
するターゲットＣＰＵ７２は、ユーザターゲットに極力
近づけることが理想的であるためプローブ７０上に配置
している。電気特性の誤差を最小限度に抑えるためであ
る。ターゲットＣＰＵの発振子７３は、ターゲットＣＰ
Ｕ７２に近い方が良いため、該ターゲットＣＰＵ７２と
同じくプローブ基板７１に実装してある。
けてユーザピン７７を介してユーザターゲット上で作動
するターゲットＣＰＵ７２は、ユーザターゲットに極力
近づけることが理想的であるためプローブ７０上に配置
している。電気特性の誤差を最小限度に抑えるためであ
る。ターゲットＣＰＵの発振子７３は、ターゲットＣＰ
Ｕ７２に近い方が良いため、該ターゲットＣＰＵ７２と
同じくプローブ基板７１に実装してある。
【０００７】
【発明が解決しようとする課題】上記従来のシステム開
発支援装置の構成では、１枚のプローブ基板７１の上に
ターゲットＣＰＵ７２とケーブルコネクタ７４との双方
を実装していたのでプローブ基板７１の寸法が大きくな
るため、小型化の進んだ今日のユーザターゲットに対し
てプローブ７０を容易にはドッキングできない問題があ
った。
発支援装置の構成では、１枚のプローブ基板７１の上に
ターゲットＣＰＵ７２とケーブルコネクタ７４との双方
を実装していたのでプローブ基板７１の寸法が大きくな
るため、小型化の進んだ今日のユーザターゲットに対し
てプローブ７０を容易にはドッキングできない問題があ
った。
【０００８】また、マイクロコンピュータのプログラム
の開発がほぼ完了したシステムの最終評価段階において
、プローブ基板７１上のターゲットＣＰＵ７２とは別の
、プログラムを書き込んだＰＲＯＭが背面に実装された
ピギーバックＣＰＵでユーザターゲットの最終評価を行
なったとき、プローブ使用時とピギーバック使用時との
間の動作の違いによる問題がしばしば発生していた。
の開発がほぼ完了したシステムの最終評価段階において
、プローブ基板７１上のターゲットＣＰＵ７２とは別の
、プログラムを書き込んだＰＲＯＭが背面に実装された
ピギーバックＣＰＵでユーザターゲットの最終評価を行
なったとき、プローブ使用時とピギーバック使用時との
間の動作の違いによる問題がしばしば発生していた。
【０００９】本発明の目的は、プローブの小型化を図る
とともに、常に最終評価段階に近い状態でシステム開発
を行なえるシステム開発支援装置を提供することにある
。
とともに、常に最終評価段階に近い状態でシステム開発
を行なえるシステム開発支援装置を提供することにある
。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、プローブ基板を２分割し、両分割基板を
上下に重ねて互いの間を脱着可能に接続し、両者を組合
せたものをエミュレータ本体に接続されたプローブとし
て、また下の基板のみをピギーバックとして使用する構
成を採用したものである。
めに本発明は、プローブ基板を２分割し、両分割基板を
上下に重ねて互いの間を脱着可能に接続し、両者を組合
せたものをエミュレータ本体に接続されたプローブとし
て、また下の基板のみをピギーバックとして使用する構
成を採用したものである。
【００１１】具体的に説明すると、本発明は、ユーザタ
ーゲット上のＣＰＵソケットへの脱着が可能なプローブ
アセンブリをプローブケーブルにてエミュレータ本体に
接続したシステム開発支援装置であることを前提とし、
ユーザターゲット上のＣＰＵソケットへの接続のための
ユーザピンと、該ユーザピンを介してユーザターゲット
上で作動するターゲットＣＰＵと、該ターゲットＣＰＵ
によってアクセスされる不揮発性メモリＩＣを実装する
ためのＩＣソケットとを有するピギーバック基板と、プ
ローブケーブルの接続のためのケーブルコネクタを有す
る補助基板と、補助基板をピギーバック基板の上に脱着
可能に接続するための接続手段とを備えたプローブアセ
ンブリの構成を採用したものである。
ーゲット上のＣＰＵソケットへの脱着が可能なプローブ
アセンブリをプローブケーブルにてエミュレータ本体に
接続したシステム開発支援装置であることを前提とし、
ユーザターゲット上のＣＰＵソケットへの接続のための
ユーザピンと、該ユーザピンを介してユーザターゲット
上で作動するターゲットＣＰＵと、該ターゲットＣＰＵ
によってアクセスされる不揮発性メモリＩＣを実装する
ためのＩＣソケットとを有するピギーバック基板と、プ
ローブケーブルの接続のためのケーブルコネクタを有す
る補助基板と、補助基板をピギーバック基板の上に脱着
可能に接続するための接続手段とを備えたプローブアセ
ンブリの構成を採用したものである。
【００１２】
【作用】本発明によれば、プローブアセンブリをエミュ
レータ本体に接続されたプローブとして使用する場合は
、ピギーバック基板の上に補助基板を接続し、下側のピ
ギーバック基板のユーザピンをユーザターゲット上のＣ
ＰＵソケットに挿入する一方、上側の補助基板をプロー
ブケーブルにてエミュレータ本体に接続する。この状態
では、ピギーバック基板上のターゲットＣＰＵをエミュ
レータ本体のコントロール下で作動させながらユーザタ
ーゲットのシステム開発を行うことができる。
レータ本体に接続されたプローブとして使用する場合は
、ピギーバック基板の上に補助基板を接続し、下側のピ
ギーバック基板のユーザピンをユーザターゲット上のＣ
ＰＵソケットに挿入する一方、上側の補助基板をプロー
ブケーブルにてエミュレータ本体に接続する。この状態
では、ピギーバック基板上のターゲットＣＰＵをエミュ
レータ本体のコントロール下で作動させながらユーザタ
ーゲットのシステム開発を行うことができる。
【００１３】一方、ピギーバック基板と補助基板との間
の接続をはずし、プログラムを書き込んだ不揮発性メモ
リＩＣをピギーバック基板上のＩＣソケットに実装した
うえで該ピギーバック基板のみをユーザピンによりユー
ザターゲット上のＣＰＵソケットに接続すれば、ターゲ
ットＣＰＵが不揮発性メモリＩＣをアクセスしながらユ
ーザターゲット上で作動するので、システムの最終評価
を実施することができる。
の接続をはずし、プログラムを書き込んだ不揮発性メモ
リＩＣをピギーバック基板上のＩＣソケットに実装した
うえで該ピギーバック基板のみをユーザピンによりユー
ザターゲット上のＣＰＵソケットに接続すれば、ターゲ
ットＣＰＵが不揮発性メモリＩＣをアクセスしながらユ
ーザターゲット上で作動するので、システムの最終評価
を実施することができる。
【００１４】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１５】図１は、本発明の実施例に係るシステム開
発支援装置の構成を示す分解斜視図である。この装置も
、図６の場合と同様にユーザターゲット上のＣＰＵソケ
ットへの脱着が可能なプローブアセンブリ１０をプロー
ブケーブル３５にてエミュレータ本体４０に接続したも
のであって、基本的にはプローブアセンブリ１０をユー
ザターゲットとドッキングさせ、エミュレータ本体４０
をパソコンに接続した状態でシステム開発を行うための
装置である。プローブアセンブリ１０は、ピギーバック
基板２０と補助基板３０との２枚の基板に分割されてい
る。
発支援装置の構成を示す分解斜視図である。この装置も
、図６の場合と同様にユーザターゲット上のＣＰＵソケ
ットへの脱着が可能なプローブアセンブリ１０をプロー
ブケーブル３５にてエミュレータ本体４０に接続したも
のであって、基本的にはプローブアセンブリ１０をユー
ザターゲットとドッキングさせ、エミュレータ本体４０
をパソコンに接続した状態でシステム開発を行うための
装置である。プローブアセンブリ１０は、ピギーバック
基板２０と補助基板３０との２枚の基板に分割されてい
る。
【００１６】ピギーバック基板２０において、２１はタ
ーゲットＣＰＵ、２２はＰＬＣＣタイプのＰＲＯＭソケ
ット、２３はユーザターゲット上のＣＰＵソケットへの
接続のためのユーザピン、２４は基板縁部のスルーホー
ルに実装されてピギーバック基板２０の上下に突出した
オスピンである。
ーゲットＣＰＵ、２２はＰＬＣＣタイプのＰＲＯＭソケ
ット、２３はユーザターゲット上のＣＰＵソケットへの
接続のためのユーザピン、２４は基板縁部のスルーホー
ルに実装されてピギーバック基板２０の上下に突出した
オスピンである。
【００１７】補助基板３０において、３１は基板縁部の
スルーホールに実装されたメスピンであって、ピギーバ
ック基板２０のオスピン２４の挿入を受けて該補助基板
３０をピギーバック基板２０に接続するためのものであ
る。３２はサブ発振ユニット、３３はプローブケーブル
３５の接続のためのケーブルコネクタである。
スルーホールに実装されたメスピンであって、ピギーバ
ック基板２０のオスピン２４の挿入を受けて該補助基板
３０をピギーバック基板２０に接続するためのものであ
る。３２はサブ発振ユニット、３３はプローブケーブル
３５の接続のためのケーブルコネクタである。
【００１８】エミュレータ本体４０において、４１はプ
ローブケーブル３５の接続のためのケーブルコネクタ、
４２はターゲットＣＰＵ２１のインストラクションメモ
リ（ＲＡＭ）、４３は周辺回路、４４はパソコンとの接
続のためのインターフェースコネクタである。
ローブケーブル３５の接続のためのケーブルコネクタ、
４２はターゲットＣＰＵ２１のインストラクションメモ
リ（ＲＡＭ）、４３は周辺回路、４４はパソコンとの接
続のためのインターフェースコネクタである。
【００１９】５０はユーザターゲットがまだできていな
い段階でユーザターゲットに代えて使用されるダミータ
ーゲットである。このダミーターゲット５０において、
５１はゴム足付きのダミーターゲット基板、５２はピギ
ーバック基板２０のユーザピン２３の挿入を受けるＣＰ
Ｕソケット、５３はテストピン、５４はターゲットＣＰ
Ｕの発振子である。
い段階でユーザターゲットに代えて使用されるダミータ
ーゲットである。このダミーターゲット５０において、
５１はゴム足付きのダミーターゲット基板、５２はピギ
ーバック基板２０のユーザピン２３の挿入を受けるＣＰ
Ｕソケット、５３はテストピン、５４はターゲットＣＰ
Ｕの発振子である。
【００２０】図２は、ピギーバック基板２０のオスピン
２４を補助基板３０のメスピン３１に挿入することによ
りピギーバック基板２０と補助基板３０とを接続した状
態のプローブアセンブリ１０の内部配線を示すブロック
図である。同図に示すように互いに係合したオスピン２
４とメスピン３１とを通して授受が行われる信号の中に
は、エミュレータ本体４０がプローブアセンブリ１０を
コントロールするために必要な複数の信号線、メモリの
アドレスバス及びデータバス、１本のＲＳＴ信号（ただ
し、負論理である。）、並びに、サブ発振ユニット３２
の２本のＯＳＣ信号が含まれる。２本のＯＳＣ信号以外
の信号は補助基板３０において全てケーブルコネクタ３
３から出ており、エミュレータ本体４０との間でやりと
りがなされる。ピギーバック基板２０上のターゲットＣ
ＰＵ２１の全てのユーザ信号は、ユーザピン２３を通し
てやりとりされる。なお、補助基板３０にはサブ発振ユ
ニット３２のＯＳＣ信号のパターンだけが設けてある。 本プローブアセンブリ１０はユーザターゲット上の発振
子で動作させることが前提であるが、もし何らかの原因
でユーザターゲット上の発振子が動作しない場合のため
にサブ発振ユニット３２を用意しているのである。
２４を補助基板３０のメスピン３１に挿入することによ
りピギーバック基板２０と補助基板３０とを接続した状
態のプローブアセンブリ１０の内部配線を示すブロック
図である。同図に示すように互いに係合したオスピン２
４とメスピン３１とを通して授受が行われる信号の中に
は、エミュレータ本体４０がプローブアセンブリ１０を
コントロールするために必要な複数の信号線、メモリの
アドレスバス及びデータバス、１本のＲＳＴ信号（ただ
し、負論理である。）、並びに、サブ発振ユニット３２
の２本のＯＳＣ信号が含まれる。２本のＯＳＣ信号以外
の信号は補助基板３０において全てケーブルコネクタ３
３から出ており、エミュレータ本体４０との間でやりと
りがなされる。ピギーバック基板２０上のターゲットＣ
ＰＵ２１の全てのユーザ信号は、ユーザピン２３を通し
てやりとりされる。なお、補助基板３０にはサブ発振ユ
ニット３２のＯＳＣ信号のパターンだけが設けてある。 本プローブアセンブリ１０はユーザターゲット上の発振
子で動作させることが前提であるが、もし何らかの原因
でユーザターゲット上の発振子が動作しない場合のため
にサブ発振ユニット３２を用意しているのである。
【００２１】図３は、ダミーターゲット５０の内部配線
を示す回路図である。同図に示すようにＣＰＵソケット
５２のピンにはターゲットＣＰＵの発振子５４が接続さ
れているだけでなく、該ＣＰＵソケット５２の他の全て
のピンに対してテストピン５３が用意されている。
を示す回路図である。同図に示すようにＣＰＵソケット
５２のピンにはターゲットＣＰＵの発振子５４が接続さ
れているだけでなく、該ＣＰＵソケット５２の他の全て
のピンに対してテストピン５３が用意されている。
【００２２】以上のように構成された本実施例のシステ
ム開発支援装置について、以下その動作を説明する。
ム開発支援装置について、以下その動作を説明する。
【００２３】図４は、プローブアセンブリをエミュレー
タ本体に接続されたプローブとして使用する場合の使用
状態を示す斜視図である。同図に示すように、ピギーバ
ック基板２０のオスピン２４を補助基板３０のメスピン
３１に挿入することによりピギーバック基板２０の上に
補助基板３０を配置し、下側のピギーバック基板２０の
ユーザピン２３をユーザターゲット６０上のＣＰＵソケ
ット６１に挿入する一方、上側の補助基板３０のケーブ
ルコネクタ３３にプローブケーブル３５を接続すること
により該補助基板３０をエミュレータ本体に接続する。 この状態では、ピギーバック基板２０上のターゲットＣ
ＰＵをエミュレータ本体のコントロール下で作動させな
がらユーザターゲット６０のシステム開発を行うことが
できる。ただし、同図に示す例ではユーザターゲット６
０がターゲットＣＰＵの発振子６２を有するので、補助
基板３０へのサブ発振ユニット３２の実装を省略してい
る。なお、ピギーバック基板２０の縁部に実装されたオ
スピン２４の下方突出部分を用いれば、ユーザターゲッ
ト６０に不良箇所がある場合のロジックアナライザによ
る不良解析を容易に進めることができる。
タ本体に接続されたプローブとして使用する場合の使用
状態を示す斜視図である。同図に示すように、ピギーバ
ック基板２０のオスピン２４を補助基板３０のメスピン
３１に挿入することによりピギーバック基板２０の上に
補助基板３０を配置し、下側のピギーバック基板２０の
ユーザピン２３をユーザターゲット６０上のＣＰＵソケ
ット６１に挿入する一方、上側の補助基板３０のケーブ
ルコネクタ３３にプローブケーブル３５を接続すること
により該補助基板３０をエミュレータ本体に接続する。 この状態では、ピギーバック基板２０上のターゲットＣ
ＰＵをエミュレータ本体のコントロール下で作動させな
がらユーザターゲット６０のシステム開発を行うことが
できる。ただし、同図に示す例ではユーザターゲット６
０がターゲットＣＰＵの発振子６２を有するので、補助
基板３０へのサブ発振ユニット３２の実装を省略してい
る。なお、ピギーバック基板２０の縁部に実装されたオ
スピン２４の下方突出部分を用いれば、ユーザターゲッ
ト６０に不良箇所がある場合のロジックアナライザによ
る不良解析を容易に進めることができる。
【００２４】ユーザターゲット６０ができていない間は
、該ユーザターゲット６０に代えて図１のダミーターゲ
ット５０を用いてシステム開発を進める。すなわち、図
４の場合と同様にピギーバック基板２０の上に補助基板
３０を接続し、補助基板３０のケーブルコネクタ３３に
プローブケーブル３５を接続することにより該補助基板
３０をエミュレータ本体に接続する一方、ピギーバック
基板２０のユーザピン２３をダミーターゲット５０のＣ
ＰＵソケット５２に挿入するのである。図６に示す従来
の構成ではユーザターゲットができていない間はプロー
ブ７０を固定する台がないため、ユーザピン７７が導体
に接触する事故が起こってターゲットＣＰＵ７２が破損
してしまう場合が多々あった。ところが、本実施例では
ダミーターゲット５０がプローブアセンブリ１０の固定
台になるので、ターゲットＣＰＵ２１を破損することが
ない。しかも、ピギーバック基板２０はユーザピン２３
としてターゲットＣＰＵ２１の全てのユーザ信号を出し
ており、ダミーターゲット５０には全てのユーザピン２
３に対してテストピン５３が用意されているので、該テ
ストピン５３がターゲットＣＰＵ２１の動作確認に役立
つ。
、該ユーザターゲット６０に代えて図１のダミーターゲ
ット５０を用いてシステム開発を進める。すなわち、図
４の場合と同様にピギーバック基板２０の上に補助基板
３０を接続し、補助基板３０のケーブルコネクタ３３に
プローブケーブル３５を接続することにより該補助基板
３０をエミュレータ本体に接続する一方、ピギーバック
基板２０のユーザピン２３をダミーターゲット５０のＣ
ＰＵソケット５２に挿入するのである。図６に示す従来
の構成ではユーザターゲットができていない間はプロー
ブ７０を固定する台がないため、ユーザピン７７が導体
に接触する事故が起こってターゲットＣＰＵ７２が破損
してしまう場合が多々あった。ところが、本実施例では
ダミーターゲット５０がプローブアセンブリ１０の固定
台になるので、ターゲットＣＰＵ２１を破損することが
ない。しかも、ピギーバック基板２０はユーザピン２３
としてターゲットＣＰＵ２１の全てのユーザ信号を出し
ており、ダミーターゲット５０には全てのユーザピン２
３に対してテストピン５３が用意されているので、該テ
ストピン５３がターゲットＣＰＵ２１の動作確認に役立
つ。
【００２５】図５は、プローブアセンブリの一部をなす
ピギーバック基板２０のみを使用する場合の使用状態を
示す斜視図である。同図に示すように、プログラムを書
き込んだＰＲＯＭ２５をピギーバック基板２０上のＰＲ
ＯＭソケット２２に実装したうえで該ピギーバック基板
２０のユーザピン２３をユーザターゲット６０上のＣＰ
Ｕソケット６１に挿入する。この状態では、ターゲット
ＣＰＵ２１がＰＲＯＭ２５をアクセスしながらユーザタ
ーゲット６０上で作動するので、システムの最終評価を
実施することができる。なお、ピギーバック基板２０の
縁部に実装されたオスピン２４を用いれば、ユーザター
ゲット６０に不良箇所がある場合のロジックアナライザ
による不良解析を容易に進めることができる。
ピギーバック基板２０のみを使用する場合の使用状態を
示す斜視図である。同図に示すように、プログラムを書
き込んだＰＲＯＭ２５をピギーバック基板２０上のＰＲ
ＯＭソケット２２に実装したうえで該ピギーバック基板
２０のユーザピン２３をユーザターゲット６０上のＣＰ
Ｕソケット６１に挿入する。この状態では、ターゲット
ＣＰＵ２１がＰＲＯＭ２５をアクセスしながらユーザタ
ーゲット６０上で作動するので、システムの最終評価を
実施することができる。なお、ピギーバック基板２０の
縁部に実装されたオスピン２４を用いれば、ユーザター
ゲット６０に不良箇所がある場合のロジックアナライザ
による不良解析を容易に進めることができる。
【００２６】なお、上記実施例では基板上にターゲット
ＣＰＵを直接実装したピギーバックを採用したが、ワン
タイムマイクロコンピュータを代わりに用いてもよい。
ＣＰＵを直接実装したピギーバックを採用したが、ワン
タイムマイクロコンピュータを代わりに用いてもよい。
【００２７】
【発明の効果】以上説明してきたとおり本発明によれば
、ターゲットＣＰＵの実装のための基板（ピギーバック
基板）とケーブルコネクタの実装のための基板（補助基
板）とを分けて両者を上下に重ねる構成を採用したので
、各基板の寸法が小さくなり、プローブアセンブリ全体
の小型化が図れる。したがって、小スペースのユーザタ
ーゲットの場合でもプローブアセンブリを容易にドッキ
ングさせられる。
、ターゲットＣＰＵの実装のための基板（ピギーバック
基板）とケーブルコネクタの実装のための基板（補助基
板）とを分けて両者を上下に重ねる構成を採用したので
、各基板の寸法が小さくなり、プローブアセンブリ全体
の小型化が図れる。したがって、小スペースのユーザタ
ーゲットの場合でもプローブアセンブリを容易にドッキ
ングさせられる。
【００２８】また、ユーザターゲットへの接続用のユー
ザピンとターゲットＣＰＵとメモリ実装用のＩＣソケッ
トとを有するピギーバック基板と、エミュレータ本体へ
の接続用のケーブルコネクタを有する補助基板との間を
脱着可能に接続したプローブアセンブリの構成を採用し
たので、ピギーバック基板と補助基板とを接続した状態
のプローブアセンブリをエミュレータ本体のコントロー
ル下でプローブとして使用することができるだけでなく
、同じピギーバック基板を単独でシステムの最終評価に
使用することができる。したがって、常に最終評価段階
に近い状態でシステム開発を行なうことができ、プロー
ブ使用時とピギーバック使用時との間の動作の違いによ
る従来の問題を解消することができる。
ザピンとターゲットＣＰＵとメモリ実装用のＩＣソケッ
トとを有するピギーバック基板と、エミュレータ本体へ
の接続用のケーブルコネクタを有する補助基板との間を
脱着可能に接続したプローブアセンブリの構成を採用し
たので、ピギーバック基板と補助基板とを接続した状態
のプローブアセンブリをエミュレータ本体のコントロー
ル下でプローブとして使用することができるだけでなく
、同じピギーバック基板を単独でシステムの最終評価に
使用することができる。したがって、常に最終評価段階
に近い状態でシステム開発を行なうことができ、プロー
ブ使用時とピギーバック使用時との間の動作の違いによ
る従来の問題を解消することができる。
【図１】 本発明の実施例に係るシステム開発支援装
置の構成を示す分解斜視図である。
置の構成を示す分解斜視図である。
【図２】 図１中のプローブアセンブリの内部配線を
示すブロック図である。
示すブロック図である。
【図３】 図１中のダミーターゲットの内部配線を示
す回路図である。
す回路図である。
【図４】 図１中のプローブアセンブリをエミュレー
タ本体に接続されたプローブとして使用する場合の使用
状態を示す斜視図である。
タ本体に接続されたプローブとして使用する場合の使用
状態を示す斜視図である。
【図５】 図１中のプローブアセンブリの一部をピギ
ーバックとして使用する場合の使用状態を示す斜視図で
ある。
ーバックとして使用する場合の使用状態を示す斜視図で
ある。
【図６】 従来のシステム開発支援装置の構成を示す
斜視図である。
斜視図である。
１０…プローブアセンブリ
２０…ピギーバック基板
２１…ターゲットＣＰＵ
２２…ＰＲＯＭソケット（ＩＣソケット）２３…ユーザ
ピン ２４…オスピン（接続手段） ２５…ＰＲＯＭ（不揮発性メモリＩＣ）３０…補助基板 ３１…メスピン（接続手段） ３３…ケーブルコネクタ ３５…プローブケーブル ４０…エミュレータ本体 ５０…ダミーターゲット ６０…ユーザターゲット ６１…ＣＰＵソケット
ピン ２４…オスピン（接続手段） ２５…ＰＲＯＭ（不揮発性メモリＩＣ）３０…補助基板 ３１…メスピン（接続手段） ３３…ケーブルコネクタ ３５…プローブケーブル ４０…エミュレータ本体 ５０…ダミーターゲット ６０…ユーザターゲット ６１…ＣＰＵソケット
Claims (1)
- 【請求項１】 ユーザターゲット上のＣＰＵソケット
への脱着が可能なプローブアセンブリをプローブケーブ
ルにてエミュレータ本体に接続したシステム開発支援装
置であって、前記プローブアセンブリは、前記ユーザタ
ーゲット上のＣＰＵソケットへの接続のためのユーザピ
ンと、該ユーザピンを介して前記ユーザターゲット上で
作動するターゲットＣＰＵと、該ターゲットＣＰＵによ
ってアクセスされる不揮発性メモリＩＣを実装するため
のＩＣソケットとを有するピギーバック基板と、前記プ
ローブケーブルの接続のためのケーブルコネクタを有す
る補助基板と、前記補助基板を前記ピギーバック基板の
上に脱着可能に接続するための接続手段とを備えたこと
を特徴とするシステム開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3147339A JP2724055B2 (ja) | 1991-06-19 | 1991-06-19 | システム開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3147339A JP2724055B2 (ja) | 1991-06-19 | 1991-06-19 | システム開発支援装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04370840A true JPH04370840A (ja) | 1992-12-24 |
| JP2724055B2 JP2724055B2 (ja) | 1998-03-09 |
Family
ID=15427946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3147339A Expired - Fee Related JP2724055B2 (ja) | 1991-06-19 | 1991-06-19 | システム開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2724055B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09312456A (ja) * | 1996-05-22 | 1997-12-02 | Nec Shizuoka Ltd | 評価用コネクタ実装基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6312034A (ja) * | 1986-07-02 | 1988-01-19 | Mitsubishi Electric Corp | ｃｐｕ搭載基板 |
| JPH01142055U (ja) * | 1988-03-22 | 1989-09-28 |
-
1991
- 1991-06-19 JP JP3147339A patent/JP2724055B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6312034A (ja) * | 1986-07-02 | 1988-01-19 | Mitsubishi Electric Corp | ｃｐｕ搭載基板 |
| JPH01142055U (ja) * | 1988-03-22 | 1989-09-28 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09312456A (ja) * | 1996-05-22 | 1997-12-02 | Nec Shizuoka Ltd | 評価用コネクタ実装基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2724055B2 (ja) | 1998-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6178526B1 (en) | Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board | |
| US4084869A (en) | Interconnector for integrated circuit package | |
| US6330622B1 (en) | Direct processor access via an external multi-purpose interface | |
| JPH08201482A (ja) | エミュレータプローブ | |
| CN115267480B (zh) | 测试装置 | |
| JPH10221413A5 (ja) | ||
| US5226047A (en) | In-circuit emulation of a microprocessor mounted on a circuit board | |
| US6771088B2 (en) | Method and apparatus for testing semiconductor devices using the back side of a circuit board | |
| US5610801A (en) | Motherboard assembly which has a single socket that can accept a single integrated circuit package or multiple integrated circuit packages | |
| CA2488832A1 (en) | Multi-socket board for open/short tester | |
| US7898817B2 (en) | Circuit board assembly | |
| JP2724055B2 (ja) | システム開発支援装置 | |
| JP2822383B2 (ja) | 電子回路装置 | |
| CN100401084C (zh) | 一种插卡测试装置 | |
| EP0898172B1 (en) | Testing printed circuit assemblies | |
| JPS62269075A (ja) | プリント基板検査装置 | |
| CN221946166U (zh) | 在线调试适配器及包括其的在线调试装置 | |
| JP3378671B2 (ja) | 半導体試験装置用テストヘッド | |
| US20040193989A1 (en) | Test system including a test circuit board including through-hole vias and blind vias | |
| US20050194984A1 (en) | Testing apparatus and testing method | |
| KR20100113667A (ko) | 그래픽 ｄｄｒ 메모리 컴포넌트 테스트 보드 | |
| JPH07325733A (ja) | マイクロプロセッサ内蔵型のカスタムｌｓｉ | |
| JPH046238Y2 (ja) | ||
| KR100390877B1 (ko) | 컴퓨터 본체 및 이 본체에 장착을 위한 연결 모듈 | |
| JP2519283Y2 (ja) | カ−ドモジユ−ル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971111 |
|
| LAPS | Cancellation because of no payment of annual fees |