JPH07325733A - マイクロプロセッサ内蔵型のカスタムｌｓｉ - Google Patents
マイクロプロセッサ内蔵型のカスタムｌｓｉInfo
- Publication number
- JPH07325733A JPH07325733A JP6121239A JP12123994A JPH07325733A JP H07325733 A JPH07325733 A JP H07325733A JP 6121239 A JP6121239 A JP 6121239A JP 12123994 A JP12123994 A JP 12123994A JP H07325733 A JPH07325733 A JP H07325733A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- bus
- custom lsi
- built
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】カスタムＬＳＩの組込プログラムを容易にかつ
安価に開発することができるマイクロプロセッサ内蔵型
のカスタムＬＳＩを提供する。 【構成】組込プログラムを内蔵するマイクロプロセッサ
５３と、その他の制御回路５５と、Ｉ／Ｏポート５６
と、メモリ５７とを有する。また、前記マイクロプロセ
ッサ５３に接続されたマイクロプロセッサバスＢ１と、
前記その他の制御回路５５、Ｉ／Ｏポート５６及びメモ
リ５７にそれぞれ接続された内部バスＢ２と、ＣＰＵ切
換信号ＳＧ１を外部から受けて、前記内部バスＢ２を外
部バスＢ３とマイクロプロセッサバスＢ１とに選択的に
接続する選択手段とを有する。この場合、内部バスＢ２
が外部バスＢ３に接続されると、外部に配設されたホス
トコンピュータ、マイクロプロセッサ５３及びインサー
キットエミュレータによってカスタムＬＳＩ５１を制御
することができる。
安価に開発することができるマイクロプロセッサ内蔵型
のカスタムＬＳＩを提供する。 【構成】組込プログラムを内蔵するマイクロプロセッサ
５３と、その他の制御回路５５と、Ｉ／Ｏポート５６
と、メモリ５７とを有する。また、前記マイクロプロセ
ッサ５３に接続されたマイクロプロセッサバスＢ１と、
前記その他の制御回路５５、Ｉ／Ｏポート５６及びメモ
リ５７にそれぞれ接続された内部バスＢ２と、ＣＰＵ切
換信号ＳＧ１を外部から受けて、前記内部バスＢ２を外
部バスＢ３とマイクロプロセッサバスＢ１とに選択的に
接続する選択手段とを有する。この場合、内部バスＢ２
が外部バスＢ３に接続されると、外部に配設されたホス
トコンピュータ、マイクロプロセッサ５３及びインサー
キットエミュレータによってカスタムＬＳＩ５１を制御
することができる。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサ内
蔵型のカスタムＬＳＩに関するものである。
蔵型のカスタムＬＳＩに関するものである。
【０００２】
【従来の技術】従来、各種の電子機器を制御するために
マイクロプロセッサが使用され、該マイクロプロセッサ
の組込プログラムを開発するに当たり、組込プログラム
をデバッグする必要がある。この場合、一般にインサー
キットエミュレータが使用される。
マイクロプロセッサが使用され、該マイクロプロセッサ
の組込プログラムを開発するに当たり、組込プログラム
をデバッグする必要がある。この場合、一般にインサー
キットエミュレータが使用される。
【０００３】該インサーキットエミュレータは、制御基
板に搭載されたマイクロプロセッサの機能を完全に代替
するだけでなく、更に各種のデバッグシステムの機能を
も有し、パーソナルコンピュータ等のホストコンピュー
タによって制御される。図２は従来のマイクロプロセッ
サのデバッグシステムを示す図である。図に示すよう
に、電子機器に使用されるマイクロプロセッサの組込プ
ログラムをデバッグするに当たり、制御基板１１に搭載
されたマイクロプロセッサチップ１２を抜き、インサー
キットエミュレータ１４から引き出された接続ケーブル
１５のコネクタ１５ａを制御基板１１のＩＣソケット１
３に差し込む。
板に搭載されたマイクロプロセッサの機能を完全に代替
するだけでなく、更に各種のデバッグシステムの機能を
も有し、パーソナルコンピュータ等のホストコンピュー
タによって制御される。図２は従来のマイクロプロセッ
サのデバッグシステムを示す図である。図に示すよう
に、電子機器に使用されるマイクロプロセッサの組込プ
ログラムをデバッグするに当たり、制御基板１１に搭載
されたマイクロプロセッサチップ１２を抜き、インサー
キットエミュレータ１４から引き出された接続ケーブル
１５のコネクタ１５ａを制御基板１１のＩＣソケット１
３に差し込む。
【０００４】その結果、前記インサーキットエミュレー
タ１４はホストコンピュータ１６に接続され、ホストコ
ンピュータ１６がインサーキットエミュレータ１４を制
御することによって前記制御基板１１が動作させられ
る。ところで、前記電子機器が大量生産機種である場
合、電子機器を小型化し低価格化するために、周辺の制
御チップ１７、Ｉ／Ｏポート１８、メモリ１９等をワン
チップに集積したカスタムＬＳＩが機種ごとに開発され
ることが多い。
タ１４はホストコンピュータ１６に接続され、ホストコ
ンピュータ１６がインサーキットエミュレータ１４を制
御することによって前記制御基板１１が動作させられ
る。ところで、前記電子機器が大量生産機種である場
合、電子機器を小型化し低価格化するために、周辺の制
御チップ１７、Ｉ／Ｏポート１８、メモリ１９等をワン
チップに集積したカスタムＬＳＩが機種ごとに開発され
ることが多い。
【０００５】このようなカスタムＬＳＩの組込プログラ
ムを開発する場合、カスタムＬＳＩの機能を完全に代替
する新規のインサーキットエミュレータを作成し、該イ
ンサーキットエミュレータを従来の標準のマイクロプロ
セッサ用のインサーキットエミュレータ１４に代えて使
用する方法と、カスタムＬＳＩの機能の一部を代替する
代替基板をデバッグ用に作成し、該代替基板を従来の標
準のマイクロプロセッサ用のインサーキットエミュレー
タ１４と電子機器の制御基板との間に挿入する方法とが
考えられる。
ムを開発する場合、カスタムＬＳＩの機能を完全に代替
する新規のインサーキットエミュレータを作成し、該イ
ンサーキットエミュレータを従来の標準のマイクロプロ
セッサ用のインサーキットエミュレータ１４に代えて使
用する方法と、カスタムＬＳＩの機能の一部を代替する
代替基板をデバッグ用に作成し、該代替基板を従来の標
準のマイクロプロセッサ用のインサーキットエミュレー
タ１４と電子機器の制御基板との間に挿入する方法とが
考えられる。
【０００６】図３は従来の標準のマイクロプロセッサ用
のインサーキットエミュレータ及び代替基板を使用した
デバッグシステムを示す図である。図に示すように、電
子機器に使用されるカスタムＬＳＩ２０の組込プログラ
ムをデバッグする場合、制御基板２１に搭載されたカス
タムＬＳＩ２０を抜き、代替基板２３から引き出された
接続ケーブル２４のコネクタ２４ａをＩＣソケット２６
に差し込む。
のインサーキットエミュレータ及び代替基板を使用した
デバッグシステムを示す図である。図に示すように、電
子機器に使用されるカスタムＬＳＩ２０の組込プログラ
ムをデバッグする場合、制御基板２１に搭載されたカス
タムＬＳＩ２０を抜き、代替基板２３から引き出された
接続ケーブル２４のコネクタ２４ａをＩＣソケット２６
に差し込む。
【０００７】前記代替基板２３には、標準のマイクロプ
ロセッサチップ１２に対応するＩＣソケット２８、前記
カスタムＬＳＩ２０に集積された図２に示す制御チップ
１７、Ｉ／Ｏポート１８、メモリ１９等の機能を完全に
代替する制御チップ３１、Ｉ／Ｏポート３２、メモリ３
３等が搭載される。そして、前記ＩＣソケット２８に
は、標準のマイクロプロセッサ用のインサーキットエミ
ュレータ１４から引き出された接続ケーブル１５のコネ
クタ１５ａが差し込まれる。
ロセッサチップ１２に対応するＩＣソケット２８、前記
カスタムＬＳＩ２０に集積された図２に示す制御チップ
１７、Ｉ／Ｏポート１８、メモリ１９等の機能を完全に
代替する制御チップ３１、Ｉ／Ｏポート３２、メモリ３
３等が搭載される。そして、前記ＩＣソケット２８に
は、標準のマイクロプロセッサ用のインサーキットエミ
ュレータ１４から引き出された接続ケーブル１５のコネ
クタ１５ａが差し込まれる。
【０００８】その結果、前記インサーキットエミュレー
タ１４はホストコンピュータ１６に接続され、ホストコ
ンピュータ１６がインサーキットエミュレータ１４を制
御することによって前記制御基板２１が動作させられ
る。
タ１４はホストコンピュータ１６に接続され、ホストコ
ンピュータ１６がインサーキットエミュレータ１４を制
御することによって前記制御基板２１が動作させられ
る。
【０００９】
【発明が解決しようとする課題】しかしながら、前記従
来のデバッグシステムにおいては、カスタムＬＳＩ２０
の組込プログラムを開発するに当たり、新規のインサー
キットエミュレータを作成する場合、莫大（ばくだい）
な費用がかかるとともに、長い時間が必要になってしま
う。
来のデバッグシステムにおいては、カスタムＬＳＩ２０
の組込プログラムを開発するに当たり、新規のインサー
キットエミュレータを作成する場合、莫大（ばくだい）
な費用がかかるとともに、長い時間が必要になってしま
う。
【００１０】また、カスタムＬＳＩ２０の機能の一部を
代替する代替基板２３をデバッグ用に作成する場合、代
替基板２３に搭載される制御チップ３１、Ｉ／Ｏポート
３２、メモリ３３等の回路をカスタムＬＳＩ２０の開発
と並行して別途作成する必要がある。したがって、この
場合も、作成のために莫大な費用がかかるとともに、長
い時間が必要になってしまう。
代替する代替基板２３をデバッグ用に作成する場合、代
替基板２３に搭載される制御チップ３１、Ｉ／Ｏポート
３２、メモリ３３等の回路をカスタムＬＳＩ２０の開発
と並行して別途作成する必要がある。したがって、この
場合も、作成のために莫大な費用がかかるとともに、長
い時間が必要になってしまう。
【００１１】さらに、電子機器の機種の変更に伴って新
規のカスタムＬＳＩを開発する場合、カスタムＬＳＩ２
０の仕様を変更する場合、カスタムＬＳＩ２０のプログ
ラムミスを修正する場合等にも組込プログラムを開発す
る必要があり、そのたびに新規のインサーキットエミュ
レータ、代替基板２３等を作成しなければならず、莫大
な費用がかかるとともに、長い時間が必要になってしま
う。
規のカスタムＬＳＩを開発する場合、カスタムＬＳＩ２
０の仕様を変更する場合、カスタムＬＳＩ２０のプログ
ラムミスを修正する場合等にも組込プログラムを開発す
る必要があり、そのたびに新規のインサーキットエミュ
レータ、代替基板２３等を作成しなければならず、莫大
な費用がかかるとともに、長い時間が必要になってしま
う。
【００１２】また、従来の標準のマイクロプロセッサチ
ップ１２の組込プログラムをデバッグする場合、マイク
ロプロセッサチップ１２のパッケージは４０ピンディッ
プパッケージ程度のものであるので、前記接続ケーブル
１５、ＩＣソケット１３等として安価なものを使用する
ことができる。ところが、カスタムＬＳＩ２０の組込プ
ログラムをデバッグする場合、カスタムＬＳＩ２０のピ
ン数が１００以上になり、前記接続ケーブル２４、ＩＣ
ソケット２６等がその分だけ複雑になり、コストが高く
なってしまう。
ップ１２の組込プログラムをデバッグする場合、マイク
ロプロセッサチップ１２のパッケージは４０ピンディッ
プパッケージ程度のものであるので、前記接続ケーブル
１５、ＩＣソケット１３等として安価なものを使用する
ことができる。ところが、カスタムＬＳＩ２０の組込プ
ログラムをデバッグする場合、カスタムＬＳＩ２０のピ
ン数が１００以上になり、前記接続ケーブル２４、ＩＣ
ソケット２６等がその分だけ複雑になり、コストが高く
なってしまう。
【００１３】本発明は、前記従来のデバッグシステムの
問題点を解決して、カスタムＬＳＩの組込プログラムを
容易にかつ安価に開発することができるマイクロプロセ
ッサ内蔵型のカスタムＬＳＩを提供することを目的とす
る。
問題点を解決して、カスタムＬＳＩの組込プログラムを
容易にかつ安価に開発することができるマイクロプロセ
ッサ内蔵型のカスタムＬＳＩを提供することを目的とす
る。
【００１４】
【課題を解決するための手段】そのために、本発明のマ
イクロプロセッサ内蔵型のカスタムＬＳＩにおいては、
組込プログラムを内蔵するマイクロプロセッサと、その
他の制御回路と、Ｉ／Ｏポートと、メモリとを有する。
また、前記マイクロプロセッサに接続されたマイクロプ
ロセッサバスと、前記その他の制御回路、Ｉ／Ｏポート
及びメモリにそれぞれ接続された内部バスと、ＣＰＵ切
換信号を外部から受けて、前記内部バスを外部バスとマ
イクロプロセッサバスとに選択的に接続する選択手段と
を有する。
イクロプロセッサ内蔵型のカスタムＬＳＩにおいては、
組込プログラムを内蔵するマイクロプロセッサと、その
他の制御回路と、Ｉ／Ｏポートと、メモリとを有する。
また、前記マイクロプロセッサに接続されたマイクロプ
ロセッサバスと、前記その他の制御回路、Ｉ／Ｏポート
及びメモリにそれぞれ接続された内部バスと、ＣＰＵ切
換信号を外部から受けて、前記内部バスを外部バスとマ
イクロプロセッサバスとに選択的に接続する選択手段と
を有する。
【００１５】
【作用】本発明によれば、本発明のマイクロプロセッサ
内蔵型のカスタムＬＳＩにおいては、組込プログラムを
内蔵するマイクロプロセッサと、その他の制御回路と、
Ｉ／Ｏポートと、メモリとを有する。また、前記マイク
ロプロセッサに接続されたマイクロプロセッサバスと、
前記その他の制御回路、Ｉ／Ｏポート及びメモリに接続
された内部バスと、ＣＰＵ切換信号を外部から受けて、
前記内部バスを外部バスとマイクロプロセッサバスとに
選択的に接続する選択手段とを有する。
内蔵型のカスタムＬＳＩにおいては、組込プログラムを
内蔵するマイクロプロセッサと、その他の制御回路と、
Ｉ／Ｏポートと、メモリとを有する。また、前記マイク
ロプロセッサに接続されたマイクロプロセッサバスと、
前記その他の制御回路、Ｉ／Ｏポート及びメモリに接続
された内部バスと、ＣＰＵ切換信号を外部から受けて、
前記内部バスを外部バスとマイクロプロセッサバスとに
選択的に接続する選択手段とを有する。
【００１６】この場合、内部バスが外部バスに接続され
ると、外部に配設されたホストコンピュータ及びインサ
ーキットエミュレータによってカスタムＬＳＩを制御す
ることができる。この時、前記カスタムＬＳＩに内蔵さ
れたマイクロプロセッサは停止させられる。また、内部
バスがマイクロプロセッサバスに接続されると、前記マ
イクロプロセッサによってカスタムＬＳＩを制御するこ
とができる。
ると、外部に配設されたホストコンピュータ及びインサ
ーキットエミュレータによってカスタムＬＳＩを制御す
ることができる。この時、前記カスタムＬＳＩに内蔵さ
れたマイクロプロセッサは停止させられる。また、内部
バスがマイクロプロセッサバスに接続されると、前記マ
イクロプロセッサによってカスタムＬＳＩを制御するこ
とができる。
【００１７】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例における
マイクロプロセッサ内蔵型のカスタムＬＳＩのブロック
図である。図に示すように、カスタムＬＳＩ５１は、組
込プログラムを内蔵するマイクロプロセッサ５３、その
他の制御回路５５、Ｉ／Ｏポート５６、メモリ５７等を
有し、前記マイクロプロセッサ５３にマイクロプロセッ
サバスＢ１が接続され、前記その他の制御回路５５、Ｉ
／Ｏポート５６、メモリ５７等に内部バスＢ２が接続さ
れる。そして、前記カスタムＬＳＩ５１は、前記内部バ
スＢ２を外部バスＢ３とマイクロプロセッサバスＢ１と
に選択的に接続する選択手段としてのバスマルチプレク
サ６１を有する。
ながら詳細に説明する。図１は本発明の実施例における
マイクロプロセッサ内蔵型のカスタムＬＳＩのブロック
図である。図に示すように、カスタムＬＳＩ５１は、組
込プログラムを内蔵するマイクロプロセッサ５３、その
他の制御回路５５、Ｉ／Ｏポート５６、メモリ５７等を
有し、前記マイクロプロセッサ５３にマイクロプロセッ
サバスＢ１が接続され、前記その他の制御回路５５、Ｉ
／Ｏポート５６、メモリ５７等に内部バスＢ２が接続さ
れる。そして、前記カスタムＬＳＩ５１は、前記内部バ
スＢ２を外部バスＢ３とマイクロプロセッサバスＢ１と
に選択的に接続する選択手段としてのバスマルチプレク
サ６１を有する。
【００１８】該バスマルチプレクサ６１にはＣＰＵ切換
信号ＳＧ１が入力されるようになっていて、該ＣＰＵ切
換信号ＳＧ１によって前記内部バスＢ２が外部バスＢ３
に接続されるか、又は、内部バスＢ２がマイクロプロセ
ッサバスＢ１に接続される。そのために、前記カスタム
ＬＳＩ５１の特定のピンが前記ＣＰＵ切換信号ＳＧ１の
入力用として使用される。前記ＣＰＵ切換信号ＳＧ１を
ハイレベルにするかローレベルにするかによってバスマ
ルチプレクサ６１を作動させる。
信号ＳＧ１が入力されるようになっていて、該ＣＰＵ切
換信号ＳＧ１によって前記内部バスＢ２が外部バスＢ３
に接続されるか、又は、内部バスＢ２がマイクロプロセ
ッサバスＢ１に接続される。そのために、前記カスタム
ＬＳＩ５１の特定のピンが前記ＣＰＵ切換信号ＳＧ１の
入力用として使用される。前記ＣＰＵ切換信号ＳＧ１を
ハイレベルにするかローレベルにするかによってバスマ
ルチプレクサ６１を作動させる。
【００１９】そして、内部バスＢ２が外部バスＢ３に接
続されると、外部に配設されたホストコンピュータ１６
（図３参照）に内蔵されたマイクロプロセッサ及びイン
サーキットエミュレータ１４によってカスタムＬＳＩ５
１を制御することができる。この時、前記カスタムＬＳ
Ｉ５１に内蔵されたマイクロプロセッサ５３は停止させ
られる。また、内部バスＢ２がマイクロプロセッサバス
Ｂ１に接続されると、前記マイクロプロセッサ５３によ
ってカスタムＬＳＩ５１を制御することができる。
続されると、外部に配設されたホストコンピュータ１６
（図３参照）に内蔵されたマイクロプロセッサ及びイン
サーキットエミュレータ１４によってカスタムＬＳＩ５
１を制御することができる。この時、前記カスタムＬＳ
Ｉ５１に内蔵されたマイクロプロセッサ５３は停止させ
られる。また、内部バスＢ２がマイクロプロセッサバス
Ｂ１に接続されると、前記マイクロプロセッサ５３によ
ってカスタムＬＳＩ５１を制御することができる。
【００２０】図４は本発明の実施例におけるマイクロプ
ロセッサ内蔵型のカスタムＬＳＩを使用したデバッグシ
ステムを示す図である。図において、５１は新規のカス
タムＬＳＩであり、該カスタムＬＳＩ５１に対応させて
制御基板６１が配設される。該制御基板６１には、カス
タムＬＳＩ５１のほかに標準のマイクロプロセッサチッ
プ１２（図３参照）に対応するＩＣソケット５２が搭載
される。そして、ＩＣソケット５２には、標準のマイク
ロプロセッサチップ１２用のインサーキットエミュレー
タ１４から引き出された接続ケーブル１５のコネクタ１
５ａが差し込まれる。
ロセッサ内蔵型のカスタムＬＳＩを使用したデバッグシ
ステムを示す図である。図において、５１は新規のカス
タムＬＳＩであり、該カスタムＬＳＩ５１に対応させて
制御基板６１が配設される。該制御基板６１には、カス
タムＬＳＩ５１のほかに標準のマイクロプロセッサチッ
プ１２（図３参照）に対応するＩＣソケット５２が搭載
される。そして、ＩＣソケット５２には、標準のマイク
ロプロセッサチップ１２用のインサーキットエミュレー
タ１４から引き出された接続ケーブル１５のコネクタ１
５ａが差し込まれる。
【００２１】その結果、前記インサーキットエミュレー
タ１４はホストコンピュータ１６に接続され、ホストコ
ンピュータ１６がインサーキットエミュレータ１４を制
御することによって前記制御基板６１が動作させられ
る。そして、前記ＩＣソケット５２はカスタムＬＳＩ５
１の外部バスＢ３（図１）に接続され、また、前記制御
基板６１の上には、ＣＰＵ切換信号ＳＧ１をカスタムＬ
ＳＩ５１に送るための図示しないジャンパ線が形成され
る。
タ１４はホストコンピュータ１６に接続され、ホストコ
ンピュータ１６がインサーキットエミュレータ１４を制
御することによって前記制御基板６１が動作させられ
る。そして、前記ＩＣソケット５２はカスタムＬＳＩ５
１の外部バスＢ３（図１）に接続され、また、前記制御
基板６１の上には、ＣＰＵ切換信号ＳＧ１をカスタムＬ
ＳＩ５１に送るための図示しないジャンパ線が形成され
る。
【００２２】このように、標準のマイクロプロセッサ５
３を内蔵するカスタムＬＳＩ５１を新規に開発したり、
標準のマイクロプロセッサ５３を内蔵する複数の種類の
カスタムＬＳＩ５１を開発したりする場合、カスタムＬ
ＳＩ５１の組込プログラムを開発する必要があるが、該
組込プログラムの開発に当たり、前記マイクロプロセッ
サ５３に対応する１種類のインサーキットエミュレータ
１４を使用するだけでよい。
３を内蔵するカスタムＬＳＩ５１を新規に開発したり、
標準のマイクロプロセッサ５３を内蔵する複数の種類の
カスタムＬＳＩ５１を開発したりする場合、カスタムＬ
ＳＩ５１の組込プログラムを開発する必要があるが、該
組込プログラムの開発に当たり、前記マイクロプロセッ
サ５３に対応する１種類のインサーキットエミュレータ
１４を使用するだけでよい。
【００２３】したがって、特殊なインサーキットエミュ
レータ、代替基板２３（図３参照）等のハードウェアを
作成する必要がないので、組込プログラムの開発のため
の費用を削減することができるとともに開発のための時
間を短縮することができる。その結果、電子機器の制御
回路を最適化することができるだけでなく、高性能で安
価にすることができる。
レータ、代替基板２３（図３参照）等のハードウェアを
作成する必要がないので、組込プログラムの開発のため
の費用を削減することができるとともに開発のための時
間を短縮することができる。その結果、電子機器の制御
回路を最適化することができるだけでなく、高性能で安
価にすることができる。
【００２４】なお、本発明は前記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々変形させるこ
とが可能であり、それらを本発明の範囲から排除するも
のではない。
のではなく、本発明の趣旨に基づいて種々変形させるこ
とが可能であり、それらを本発明の範囲から排除するも
のではない。
【００２５】
【発明の効果】以上詳細に説明したように、本発明によ
ればマイクロプロセッサ内蔵型のカスタムＬＳＩにおい
ては、組込プログラムを内蔵するマイクロプロセッサ
と、その他の制御回路と、Ｉ／Ｏポートと、メモリとを
有する。また、前記マイクロプロセッサに接続されたマ
イクロプロセッサバスと、前記その他の制御回路、Ｉ／
Ｏポート及びメモリにそれぞれ接続された内部バスと、
ＣＰＵ切換信号を外部から受けて、前記内部バスを外部
バスとマイクロプロセッサバスとに選択的に接続する選
択手段とを有する。
ればマイクロプロセッサ内蔵型のカスタムＬＳＩにおい
ては、組込プログラムを内蔵するマイクロプロセッサ
と、その他の制御回路と、Ｉ／Ｏポートと、メモリとを
有する。また、前記マイクロプロセッサに接続されたマ
イクロプロセッサバスと、前記その他の制御回路、Ｉ／
Ｏポート及びメモリにそれぞれ接続された内部バスと、
ＣＰＵ切換信号を外部から受けて、前記内部バスを外部
バスとマイクロプロセッサバスとに選択的に接続する選
択手段とを有する。
【００２６】この場合、内部バスが外部バスに接続され
ると、外部に配設されたホストコンピュータ及びインサ
ーキットエミュレータによってカスタムＬＳＩを制御す
ることができる。したがって、カスタムＬＳＩの組込プ
ログラムの開発に当たり、標準のマイクロプロセッサに
対応する１種類のインサーキットエミュレータを使用す
るだけでよいので、組込プログラムの開発のための費用
を削減することができるとともに開発のための時間を短
縮することができる。
ると、外部に配設されたホストコンピュータ及びインサ
ーキットエミュレータによってカスタムＬＳＩを制御す
ることができる。したがって、カスタムＬＳＩの組込プ
ログラムの開発に当たり、標準のマイクロプロセッサに
対応する１種類のインサーキットエミュレータを使用す
るだけでよいので、組込プログラムの開発のための費用
を削減することができるとともに開発のための時間を短
縮することができる。
【図１】本発明の実施例におけるマイクロプロセッサ内
蔵型のカスタムＬＳＩのブロック図である。
蔵型のカスタムＬＳＩのブロック図である。
【図２】従来のマイクロプロセッサのデバッグシステム
を示す図である。
を示す図である。
【図３】従来の標準のマイクロプロセッサ用のインサー
キットエミュレータ及び代替基板を使用したデバッグシ
ステムを示す図である。
キットエミュレータ及び代替基板を使用したデバッグシ
ステムを示す図である。
【図４】本発明の実施例におけるマイクロプロセッサ内
蔵型のカスタムＬＳＩを使用したデバッグシステムを示
す図である。
蔵型のカスタムＬＳＩを使用したデバッグシステムを示
す図である。
５１ カスタムＬＳＩ ５３ マイクロプロセッサ ５５ その他の制御回路 ５６ Ｉ／Ｏポート ５７ メモリ ６１ バスマルチプレクサ Ｂ１ マイクロプロセッサバス Ｂ２ 内部バス Ｂ３ 外部バス ＳＧ１ ＣＰＵ切換信号
Claims (1)
- 【請求項１】 （ａ）組込プログラムを内蔵するマイク
ロプロセッサと、（ｂ）その他の制御回路と、（ｃ）Ｉ
／Ｏポートと、（ｄ）メモリと、（ｅ）前記マイクロプ
ロセッサに接続されたマイクロプロセッサバスと、
（ｆ）前記その他の制御回路、Ｉ／Ｏポート及びメモリ
にそれぞれ接続された内部バスと、（ｇ）ＣＰＵ切換信
号を外部から受けて、前記内部バスを外部バスとマイク
ロプロセッサバスとに選択的に接続する選択手段とを有
することを特徴とするマイクロプロセッサ内蔵型のカス
タムＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6121239A JPH07325733A (ja) | 1994-06-02 | 1994-06-02 | マイクロプロセッサ内蔵型のカスタムｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6121239A JPH07325733A (ja) | 1994-06-02 | 1994-06-02 | マイクロプロセッサ内蔵型のカスタムｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07325733A true JPH07325733A (ja) | 1995-12-12 |
Family
ID=14806354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6121239A Withdrawn JPH07325733A (ja) | 1994-06-02 | 1994-06-02 | マイクロプロセッサ内蔵型のカスタムｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07325733A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003099246A (ja) * | 2001-09-26 | 2003-04-04 | Denso Corp | アクチュエータ制御システム |
| US6738853B1 (en) | 1999-08-04 | 2004-05-18 | Renesas Technology Corp. | Integrated circuit with built-in processor and internal bus observing method |
| JP2023150107A (ja) * | 2022-03-31 | 2023-10-16 | ラピステクノロジー株式会社 | インサーキットエミュレータ装置 |
-
1994
- 1994-06-02 JP JP6121239A patent/JPH07325733A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738853B1 (en) | 1999-08-04 | 2004-05-18 | Renesas Technology Corp. | Integrated circuit with built-in processor and internal bus observing method |
| JP2003099246A (ja) * | 2001-09-26 | 2003-04-04 | Denso Corp | アクチュエータ制御システム |
| JP2023150107A (ja) * | 2022-03-31 | 2023-10-16 | ラピステクノロジー株式会社 | インサーキットエミュレータ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6571370B2 (en) | Method and system for design verification of electronic circuits | |
| JP3174617B2 (ja) | Ｊｔａｇを用いた高速集積回路試験 | |
| US7571400B2 (en) | Chip design verifying and chip testing apparatus and method | |
| US5572665A (en) | Semiconductor integrated circuit for developing a system using a microprocessor | |
| EP1205848A1 (en) | Embedded microcontroller bound-out chip as preprocessor for a logic analyser | |
| JPH10221413A5 (ja) | ||
| US6584590B1 (en) | JTAG port-sharing device | |
| US20060052994A1 (en) | Simulation system, simulation method and simulation program for verifying logic behavior of a semiconductor integrated circuit | |
| US5021996A (en) | Device for use in developing and testing a one-chip microcomputer | |
| US6381565B1 (en) | Functional logic circuit verification device | |
| US20030120970A1 (en) | Method and apparatus for debugging an electronic product using an internal I/O port | |
| US7219278B2 (en) | Configurator arrangement and approach therefor | |
| US6530050B1 (en) | Initializing and saving peripheral device configuration states of a microcontroller using a utility program | |
| US7924631B2 (en) | Memory card and non-volatile memory controller thereof | |
| JPH07325733A (ja) | マイクロプロセッサ内蔵型のカスタムｌｓｉ | |
| US6598176B1 (en) | Apparatus for estimating microcontroller and method thereof | |
| US6845496B2 (en) | Semiconductor integrated circuit device using programmable peripheral control | |
| US20020184001A1 (en) | System for integrating an emulator and a processor | |
| JPH05257731A (ja) | インサーキット・エミュレータ用プローブ終端装置 | |
| US6711646B1 (en) | Dual mode (registered/unbuffered) memory interface | |
| KR100606750B1 (ko) | 휴대 전화기용 프로그램 다운로딩 장치 | |
| US6633948B1 (en) | Stackable dual mode (registered/unbuffered) memory interface cost reduction | |
| KR100205608B1 (ko) | 마이크로컨트롤러 개발 시스템 | |
| JP3050303B2 (ja) | Ｌｓｉ論理回路評価装置 | |
| JPH0713800A (ja) | システム開発用半導体集積回路、応用システム開発装置およびその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |