JPH04371003A - マイクロ波集積回路装置 - Google Patents
マイクロ波集積回路装置Info
- Publication number
- JPH04371003A JPH04371003A JP3176111A JP17611191A JPH04371003A JP H04371003 A JPH04371003 A JP H04371003A JP 3176111 A JP3176111 A JP 3176111A JP 17611191 A JP17611191 A JP 17611191A JP H04371003 A JPH04371003 A JP H04371003A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- pad parts
- integrated circuit
- microwave integrated
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000000523 sample Substances 0.000 abstract description 17
- 238000011156 evaluation Methods 0.000 abstract description 9
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 229920003002 synthetic resin Polymers 0.000 description 4
- 239000000057 synthetic resin Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板表面にマイク
ロ波用トランジスタ，ダイオード等の能動素子，分布定
数整合回路，集中定数整合回路等の受動回路を集積化し
、また半導体基板の裏面に接地電極を配した構造のマイ
クロ波集積回路装置に関する。
ロ波用トランジスタ，ダイオード等の能動素子，分布定
数整合回路，集中定数整合回路等の受動回路を集積化し
、また半導体基板の裏面に接地電極を配した構造のマイ
クロ波集積回路装置に関する。
【０００２】
【従来の技術】図６は従来におけるマイクロ波集積回路
チップの模式図であり、図中１はＧａＡｓ等からなる半
導体基板を示している。半導体基板１の表面には能動素
子であるマイクロ波用トランジスタ２，その入力信号線
路３及び出力信号線路４、これら入力信号線路３，出力
信号線路４に連なる受動回路である分布定数整合回路５
、バイアス供給線路６が設けられ、更にこれら分布定数
整合回路５，バイアス供給線路６のパッド部５ａ，６ａ
が配設され、一方半導体基板１の裏面には接地電極７
が設けられている。
チップの模式図であり、図中１はＧａＡｓ等からなる半
導体基板を示している。半導体基板１の表面には能動素
子であるマイクロ波用トランジスタ２，その入力信号線
路３及び出力信号線路４、これら入力信号線路３，出力
信号線路４に連なる受動回路である分布定数整合回路５
、バイアス供給線路６が設けられ、更にこれら分布定数
整合回路５，バイアス供給線路６のパッド部５ａ，６ａ
が配設され、一方半導体基板１の裏面には接地電極７
が設けられている。
【０００３】このようなマイクロ波集積回路チップは図
示しないパッケージ内にマウントし、パッケージの周辺
部に設けたリードと入，出力信号線路３，４、パッド部
５ａ，６ａ との間をワイヤ，リボン等を用いたボンデ
ィング法により接続した後、プローブにて高周波特性を
評価し、全体を合成樹脂を用いてモールドし、製品化さ
れる。
示しないパッケージ内にマウントし、パッケージの周辺
部に設けたリードと入，出力信号線路３，４、パッド部
５ａ，６ａ との間をワイヤ，リボン等を用いたボンデ
ィング法により接続した後、プローブにて高周波特性を
評価し、全体を合成樹脂を用いてモールドし、製品化さ
れる。
【０００４】
【発明が解決しようとする課題】ところで上述した如き
従来のマイクロ波集積回路装置にあっては、入，出力信
号線路３，４、分布定数整合回路５，バイアス供給線路
６のパッド部５ａ，６ａ とパッケージにおけるリード
との間をワイヤ， リボンを用いて接続するため、これ
らワイヤ等のインダクタンスの影響を設計段階において
考慮しておく必要があり、また実際のボンディングに際
しては見積り長さと現実のワイヤ，リボン長等のばらつ
きも考慮しなければならない等の煩わしさがあった。
従来のマイクロ波集積回路装置にあっては、入，出力信
号線路３，４、分布定数整合回路５，バイアス供給線路
６のパッド部５ａ，６ａ とパッケージにおけるリード
との間をワイヤ， リボンを用いて接続するため、これ
らワイヤ等のインダクタンスの影響を設計段階において
考慮しておく必要があり、また実際のボンディングに際
しては見積り長さと現実のワイヤ，リボン長等のばらつ
きも考慮しなければならない等の煩わしさがあった。
【０００５】更に、近年にあってはマイクロ波集積回路
の高周波特性の評価をパッケージに組み付ける前のウェ
ーハ段階において行う場合があるが、通常のプローブヘ
ッドの接触端はマイクロストリップ線路である入， 出
力信号線路に対する電極と接地電極に対する電極とを相
互の間に間隔を隔てて同一平面上に形成した、所謂コプ
レナ線路構造となっているため、マイクロストリップ線
路と接地電極とが半導体基板１の表，裏に分けて配設さ
れている上述の如き従来のマイクロ波集積回路チップに
このようなプローブを適用することは出来ず、プローブ
ヘッドによる評価を可能とするためには、図７に示す如
き変換構造を設けたマイクロ波集積回路チップとして設
計しなければならなくなる。
の高周波特性の評価をパッケージに組み付ける前のウェ
ーハ段階において行う場合があるが、通常のプローブヘ
ッドの接触端はマイクロストリップ線路である入， 出
力信号線路に対する電極と接地電極に対する電極とを相
互の間に間隔を隔てて同一平面上に形成した、所謂コプ
レナ線路構造となっているため、マイクロストリップ線
路と接地電極とが半導体基板１の表，裏に分けて配設さ
れている上述の如き従来のマイクロ波集積回路チップに
このようなプローブを適用することは出来ず、プローブ
ヘッドによる評価を可能とするためには、図７に示す如
き変換構造を設けたマイクロ波集積回路チップとして設
計しなければならなくなる。
【０００６】図７はコプレナ線路構造をもつプローブヘ
ッドの適用を可能としたマイクロ波集積回路チップの一
部を拡大して示す模式図であり、図中１は半導体基板、
４は出力信号線路、７は接地電極を示している。半導体
基板１の表面には出力信号線路４の端部を挟んでその両
側に夫々スルーホール８ｃ，８ｄ を介して裏面の接地
電極７と接続した接地電極８ａ，８ｂ を形成してある
。
ッドの適用を可能としたマイクロ波集積回路チップの一
部を拡大して示す模式図であり、図中１は半導体基板、
４は出力信号線路、７は接地電極を示している。半導体
基板１の表面には出力信号線路４の端部を挟んでその両
側に夫々スルーホール８ｃ，８ｄ を介して裏面の接地
電極７と接続した接地電極８ａ，８ｂ を形成してある
。
【０００７】このようなマイクロ波集積回路チップにあ
ってはプローブヘッド１５ （図４参照） の信号線用
の電極１５ａ を図７の出力信号線路４に、またその両
側の電極１５ｂ，１５ｃ を図７の接地電極８ａ，８ｂ
に夫々接触させることによりその高周波特性の評価を
行うことが可能となっている。
ってはプローブヘッド１５ （図４参照） の信号線用
の電極１５ａ を図７の出力信号線路４に、またその両
側の電極１５ｂ，１５ｃ を図７の接地電極８ａ，８ｂ
に夫々接触させることによりその高周波特性の評価を
行うことが可能となっている。
【０００８】しかしこのようなマイクロ波集積回路チッ
プでは、接地電極８ａ，８ｂ を形成するために半導体
基板１としてより広い面積が必要となり、しかもこの接
地電極８ａ，８ｂ は評価終了後は不必要となるが、パ
ッケージに対してはこのまま組み込むためパッケージ自
体の大嵩化も避けられなくなる等の問題があった。
プでは、接地電極８ａ，８ｂ を形成するために半導体
基板１としてより広い面積が必要となり、しかもこの接
地電極８ａ，８ｂ は評価終了後は不必要となるが、パ
ッケージに対してはこのまま組み込むためパッケージ自
体の大嵩化も避けられなくなる等の問題があった。
【０００９】本発明はかかる事情に鑑みなされたもので
あって、その目的とするところはチップサイズの拡大を
招くことがなく、しかもプローブヘッドを用いた高周波
特性の評価が可能なマイクロ波集積回路装置を提供する
にある。
あって、その目的とするところはチップサイズの拡大を
招くことがなく、しかもプローブヘッドを用いた高周波
特性の評価が可能なマイクロ波集積回路装置を提供する
にある。
【００１０】
【課題を解決するための手段】本発明に係るマイクロ波
集積回路装置は、半導体基板の表面にマイクロ波用の能
動素子及び受動回路を、また裏面に接地電極を夫々配設
してなるマイクロ波集積回路において、前記能動素子に
繋がる信号線路の端部をスルーホールを介して半導体基
板の裏面に位置させたことを特徴とする。
集積回路装置は、半導体基板の表面にマイクロ波用の能
動素子及び受動回路を、また裏面に接地電極を夫々配設
してなるマイクロ波集積回路において、前記能動素子に
繋がる信号線路の端部をスルーホールを介して半導体基
板の裏面に位置させたことを特徴とする。
【００１１】
【作用】本発明にあってはこれによって、半導体基板の
表面に設けた能動素子の信号線端部をスルーホールを介
して半導体基板の裏面に接地電極と共に設けたから、半
導体基板の裏面にプローブの接触端に対応したコプレナ
線路構造を形成し得ることとなり、基板面積を大きくす
る必要がなく、ウェーハ段階において従来のプローブを
用いた評価が可能となり、またリードとの接続をワイヤ
等を用いることなく直接的に行い得る。
表面に設けた能動素子の信号線端部をスルーホールを介
して半導体基板の裏面に接地電極と共に設けたから、半
導体基板の裏面にプローブの接触端に対応したコプレナ
線路構造を形成し得ることとなり、基板面積を大きくす
る必要がなく、ウェーハ段階において従来のプローブを
用いた評価が可能となり、またリードとの接続をワイヤ
等を用いることなく直接的に行い得る。
【００１２】
【実施例】以下本発明をその実施例を示す図面に基づき
具体的に説明する。 （実施例１）図１は本発明に係るマイクロ波集積回路装
置の縦断面図、図２は半導体基板表面の模式図、図３は
同じく半導体基板裏面の模式図であり、図中１はマイク
ロ波集積回路チップを構成するＧａＡｓ等からなる半導
体基板を示している。
具体的に説明する。 （実施例１）図１は本発明に係るマイクロ波集積回路装
置の縦断面図、図２は半導体基板表面の模式図、図３は
同じく半導体基板裏面の模式図であり、図中１はマイク
ロ波集積回路チップを構成するＧａＡｓ等からなる半導
体基板を示している。
【００１３】この半導体基板１の表面には図２に示す如
く能動素子であるマイクロ波用トランジスタ２、その入
力信号線路３、出力信号線路４及びそのパッド部３ａ，
４ａ 、更には前記入力信号線路３，出力信号線路４に
連なる受動回路である分布定数整合回路５、バイアス供
給線路６及びこれらのパッド部５ａ，６ａ が設けられ
、これらを覆う態様でコーティング膜９が施されている
。
く能動素子であるマイクロ波用トランジスタ２、その入
力信号線路３、出力信号線路４及びそのパッド部３ａ，
４ａ 、更には前記入力信号線路３，出力信号線路４に
連なる受動回路である分布定数整合回路５、バイアス供
給線路６及びこれらのパッド部５ａ，６ａ が設けられ
、これらを覆う態様でコーティング膜９が施されている
。
【００１４】一方半導体基板１の裏面には図３に示す如
く接地電極７及びこれと絶縁状態に区分して形成された
入力信号線路３のパッド部３ｂ、出力信号線路４のパッ
ド部４ｂ、バイアス供給線路６のパッド部６ｂが夫々パ
ッド部３ａ，４ａ，６ａと対向して形成されている。そ
して半導体基板１の表，裏に対向して形成されている入
力信号線３のパッド部３ａ，３ｂ 、出力信号線４のパ
ッド部４ａ，４ｂ 及びバイアス供給線路６のパッド部
６ａ，６ｂ 等は夫々スルーホール （バイホール）３
ｃ，４ｃ，６ｃ にて接続せしめられている。なお、分
布定数整合回路５のパッド部５ａはスルーホール５ｃに
て直接接地電極７と接続されている。
く接地電極７及びこれと絶縁状態に区分して形成された
入力信号線路３のパッド部３ｂ、出力信号線路４のパッ
ド部４ｂ、バイアス供給線路６のパッド部６ｂが夫々パ
ッド部３ａ，４ａ，６ａと対向して形成されている。そ
して半導体基板１の表，裏に対向して形成されている入
力信号線３のパッド部３ａ，３ｂ 、出力信号線４のパ
ッド部４ａ，４ｂ 及びバイアス供給線路６のパッド部
６ａ，６ｂ 等は夫々スルーホール （バイホール）３
ｃ，４ｃ，６ｃ にて接続せしめられている。なお、分
布定数整合回路５のパッド部５ａはスルーホール５ｃに
て直接接地電極７と接続されている。
【００１５】半導体基板１の裏面に形成されたパッド部
３ｂ，４ｂ，６ｂ及び接地電極７等には夫々図１に示す
如くバンプ１１が形成されており、このバンプ１１を介
してリードフレーム１２の各リード１２ａ 〜１２ｄ
に圧着接合せしめ、この状態で全体を合成樹脂１３にて
モールドしてある。
３ｂ，４ｂ，６ｂ及び接地電極７等には夫々図１に示す
如くバンプ１１が形成されており、このバンプ１１を介
してリードフレーム１２の各リード１２ａ 〜１２ｄ
に圧着接合せしめ、この状態で全体を合成樹脂１３にて
モールドしてある。
【００１６】図４は前述した如きマイクロ波集積回路チ
ップにおける、例えば高周波特性を評価する際の説明図
であり、図４（ａ） はその平面図、図４（ｂ） は同
じくその側断面図を示している。図４において、１５は
プローブヘッドであり、その接触端には例えば入力信号
線路３のパッド部３ｂ等に接触させるべき電極１５ａ
と、その両側に所定の間隔を隔てて接地電極７に接触さ
せるべき電極１５ｂ，１５ｃ とを備えており、電極１
５ａ は図４（ａ） に示す如く入力信号線路３のパッ
ド部３ｂに、また電極１５ｂ，１５ｃ はその両側にお
いて接地電極７に夫々接触させ、この状態で評価が行わ
れる。
ップにおける、例えば高周波特性を評価する際の説明図
であり、図４（ａ） はその平面図、図４（ｂ） は同
じくその側断面図を示している。図４において、１５は
プローブヘッドであり、その接触端には例えば入力信号
線路３のパッド部３ｂ等に接触させるべき電極１５ａ
と、その両側に所定の間隔を隔てて接地電極７に接触さ
せるべき電極１５ｂ，１５ｃ とを備えており、電極１
５ａ は図４（ａ） に示す如く入力信号線路３のパッ
ド部３ｂに、また電極１５ｂ，１５ｃ はその両側にお
いて接地電極７に夫々接触させ、この状態で評価が行わ
れる。
【００１７】このような実施例１にあっては半導体基板
１の裏面に接地電極７と共に入力信号線路３のパッド部
３ｂ、出力信号線路４のパッド部４ｂ、バイアス供給線
路６のパッド部６ｂ等が形成されているため、コプレナ
線路構造の接触端をもつプローブヘッド１５を用いてウ
ェーハ段階で高周波特性の評価を容易に行うことが出来
、しかも半導体基板１の大型化をもたらすことがない。
１の裏面に接地電極７と共に入力信号線路３のパッド部
３ｂ、出力信号線路４のパッド部４ｂ、バイアス供給線
路６のパッド部６ｂ等が形成されているため、コプレナ
線路構造の接触端をもつプローブヘッド１５を用いてウ
ェーハ段階で高周波特性の評価を容易に行うことが出来
、しかも半導体基板１の大型化をもたらすことがない。
【００１８】またパッケージに組み付ける場合もワイヤ
，リボン等を用いることなくバンプ１１による直接的な
圧着接続が可能となり、ワイヤ，リボン等のインダクタ
ンスを考慮することなく設計を行うことが可能となる。
，リボン等を用いることなくバンプ１１による直接的な
圧着接続が可能となり、ワイヤ，リボン等のインダクタ
ンスを考慮することなく設計を行うことが可能となる。
【００１９】（実施例２）図５（ａ） は本発明の他の
実施例を示す模式的断面図、図５（ｂ） は同じくその
回路図であり、図中２１は増幅器として構成された集積
回路チップ、３１はミキサとして構成された集積回路チ
ップを示している。
実施例を示す模式的断面図、図５（ｂ） は同じくその
回路図であり、図中２１は増幅器として構成された集積
回路チップ、３１はミキサとして構成された集積回路チ
ップを示している。
【００２０】集積回路チップ２１，３１ は夫々その表
面側はコーティング膜２２，３２ にて被覆されており
、夫々接地電極及びパッド部を形成した半導体基板１の
裏面側を対向させ、チップ２１における半導体基板１の
裏面に形成してあるパッド部は夫々バンプ１１を介して
リードフレーム１２のリード１２ａ 〜１２ｃ に、ま
たチップ３１における半導体基板１の裏面に形成してあ
るパッド部は夫々バンプ１１を介して同じくリードフレ
ーム１２のリード１２ｃ，１２ｄ に夫々圧着接続せし
められている。
面側はコーティング膜２２，３２ にて被覆されており
、夫々接地電極及びパッド部を形成した半導体基板１の
裏面側を対向させ、チップ２１における半導体基板１の
裏面に形成してあるパッド部は夫々バンプ１１を介して
リードフレーム１２のリード１２ａ 〜１２ｃ に、ま
たチップ３１における半導体基板１の裏面に形成してあ
るパッド部は夫々バンプ１１を介して同じくリードフレ
ーム１２のリード１２ｃ，１２ｄ に夫々圧着接続せし
められている。
【００２１】なお全体は図示しないが合成樹脂にて一体
的にモールドされている。これによって図５（ｂ） に
示す如く増幅器３５の出力端をミキサ３６に接続し、高
周波信号ＲＦを増幅器３５で増幅した後、ミキサ３６に
て高周波発振器からの信号とミキシングされ、その差或
いは和が中間周波（ＩＦ）として出力端子から出力され
るようになっている。このような実施例２にあっては実
施例１の効果に加えてチップ面積を増大させることなく
多層化，モジュール化が可能となる。
的にモールドされている。これによって図５（ｂ） に
示す如く増幅器３５の出力端をミキサ３６に接続し、高
周波信号ＲＦを増幅器３５で増幅した後、ミキサ３６に
て高周波発振器からの信号とミキシングされ、その差或
いは和が中間周波（ＩＦ）として出力端子から出力され
るようになっている。このような実施例２にあっては実
施例１の効果に加えてチップ面積を増大させることなく
多層化，モジュール化が可能となる。
【００２２】
【発明の効果】以上の如く本発明装置にあってはプロー
ブヘッドにより高周波特性の評価を可能とするために半
導体基板のサイズを大きくする必要がなく、容易に高周
波特性の評価を行うことが出来、またパッケージに組み
付けるに際し、ワイヤ，リボン等を用いたボンディング
が不要となるため、設計時等にこれらのインダクタンス
を考慮する必要がない等本発明は優れた効果を奏するも
のである。
ブヘッドにより高周波特性の評価を可能とするために半
導体基板のサイズを大きくする必要がなく、容易に高周
波特性の評価を行うことが出来、またパッケージに組み
付けるに際し、ワイヤ，リボン等を用いたボンディング
が不要となるため、設計時等にこれらのインダクタンス
を考慮する必要がない等本発明は優れた効果を奏するも
のである。
【図１】本発明に係るマイクロ波集積回路装置を構成す
るチップの縦断面図である。
るチップの縦断面図である。
【図２】本発明に係るマイクロ波集積回路装置における
半導体基板表面の模式図である。
半導体基板表面の模式図である。
【図３】同じくマイクロ波集積回路装置における半導体
基板裏面の模式図である。
基板裏面の模式図である。
【図４】コプレナ線路構造をもつプローブヘッドによる
高周波特性の評価態様を示す平面図，側断面図である。
高周波特性の評価態様を示す平面図，側断面図である。
【図５】本発明の他の実施例の縦断面図及び回路図であ
る。
る。
【図６】従来装置における半導体基板の模式図である。
【図７】コプレナ線路構造をもつプローブヘッドによる
評価を可能とした半導体基板表面の部分拡大図である。
評価を可能とした半導体基板表面の部分拡大図である。
１ 半導体基板
２ トランジスタ
３ 入力信号線路
４ 出力信号線路
５ 分布定数整合回路
６ バイアス供給線路
７ 接地電極
９ コーティング膜
１１ バンプ
１２ リードフレーム
１２ａ，１２ｂ，１２ｃ，１２ｄ リード１３
合成樹脂 １５ プローブヘッド １５ａ，１５ｂ，１５ｃ 電極 ２１ 集積回路チップ ３１ 集積回路チップ ３５ 増幅器 ３６ ミキサ
合成樹脂 １５ プローブヘッド １５ａ，１５ｂ，１５ｃ 電極 ２１ 集積回路チップ ３１ 集積回路チップ ３５ 増幅器 ３６ ミキサ
Claims (1)
- 【請求項１】 半導体基板の表面にマイクロ波用の能
動素子及び受動回路を、また裏面に接地電極を夫々配設
してなるマイクロ波集積回路装置において、前記能動素
子に繋がる信号線路の端部をスルーホールを介して半導
体基板の裏面に位置させたことを特徴とするマイクロ波
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176111A JPH04371003A (ja) | 1991-06-19 | 1991-06-19 | マイクロ波集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176111A JPH04371003A (ja) | 1991-06-19 | 1991-06-19 | マイクロ波集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04371003A true JPH04371003A (ja) | 1992-12-24 |
Family
ID=16007882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3176111A Pending JPH04371003A (ja) | 1991-06-19 | 1991-06-19 | マイクロ波集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04371003A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114297978A (zh) * | 2021-12-17 | 2022-04-08 | 中国航天科工集团八五一一研究所 | 四通道前端自检集成电路设计方法 |
-
1991
- 1991-06-19 JP JP3176111A patent/JPH04371003A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114297978A (zh) * | 2021-12-17 | 2022-04-08 | 中国航天科工集团八五一一研究所 | 四通道前端自检集成电路设计方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5675184A (en) | Integrated circuit device | |
| US5869898A (en) | Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof | |
| CA1146674A (en) | Semiconductor high frequency amplifier device | |
| JPH08213474A (ja) | 集積回路及び製造方法 | |
| JPH05283487A (ja) | 高周波信号用配線及びそのボンディング装置 | |
| US4223337A (en) | Semiconductor integrated circuit with electrode pad suited for a characteristic testing | |
| JPH06295949A (ja) | 検査装置、検査方法及び半導体装置 | |
| US6046501A (en) | RF-driven semiconductor device | |
| JP3058898B2 (ja) | 半導体装置及びその評価方法 | |
| JPH04371003A (ja) | マイクロ波集積回路装置 | |
| US6094114A (en) | Slotline-to-slotline mounted flip chip | |
| JP3039463B2 (ja) | 半導体装置及びその製造方法 | |
| US5767569A (en) | Tab tape and semiconductor chip mounted on tab tape | |
| JP3128820B2 (ja) | 半導体装置の製造方法 | |
| JPS62115783A (ja) | 半導体装置 | |
| US7339269B2 (en) | High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof | |
| JP2565283B2 (ja) | モノリシックマイクロ波集積回路 | |
| JP2666156B2 (ja) | 高周波ｉｃ用フイルムキヤリア | |
| JP2773685B2 (ja) | 半導体装置 | |
| JP3852589B2 (ja) | マイクロ波集積回路、誘電体基板 | |
| JPH056927A (ja) | 半導体集積回路装置 | |
| JP2605582B2 (ja) | マイクロ波装置 | |
| JPH02168632A (ja) | 電界効果トランジスタ及び信号伝送線路 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPS60150639A (ja) | マイクロ波半導体増幅器 |