JPH0437143A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0437143A
JPH0437143A JP2145065A JP14506590A JPH0437143A JP H0437143 A JPH0437143 A JP H0437143A JP 2145065 A JP2145065 A JP 2145065A JP 14506590 A JP14506590 A JP 14506590A JP H0437143 A JPH0437143 A JP H0437143A
Authority
JP
Japan
Prior art keywords
base
impurity concentration
layer
silicon film
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2145065A
Other languages
Japanese (ja)
Inventor
Kunihiro Suzuki
邦広 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2145065A priority Critical patent/JPH0437143A/en
Publication of JPH0437143A publication Critical patent/JPH0437143A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To lower base resistance in a bipolar transistor and lessen base transit time to the utmost by distributing uniformly, in the direction of base width, impurity concentration in a base layer that is formed to a thickness which allows a tunnel current to flow at a face junctioned with an emitter layer if impurity concentration is distributed in the form of Gaussian distribution. CONSTITUTION:If impurity concentration is distributed in the form of Gaussian distribution, this device is equipped with a bipolar transistor where impurity concentration in a base layer that is formed to a thickness which allows a tunnel current to flow at a face junctioned with an emitter layer E is distributed uniformly in the direction of base width WB. For example, in a state that an opening 6 is formed at an Si02 film 4 on a collector layer 3, a silicon film 7 is deposited by MBE so that p-type impurity concentration distribution becomes uniform. Then the single crystal of the silicon film 7 in a base of the opening 6 is obtained selectively and crystallization in polycrystalline form is allowed to take place at the periphery of the film 7 as well. Then, out of the silicon film 7, a part of single crystal that is laminated on a collector layer 3 is used for a base layer B and further, the silicon film 7 around the base layer B and a polycrystal silicon film 5 below the film 7 are used for a base extraction electrode 8.

Description

【発明の詳細な説明】 〔概 要〕 バイポーラトランジスタを備えた半導体装置の製造方法
に関し、 バイポーラトランジスタのベース抵抗を低くするととも
に、ベース走行時間をより小さくすることを目的とし、 不純物濃度分布をガウス分布にすればエミッタ層との接
合面にトンネル電流が流れる厚さに形成されたベース層
の不純物濃度を、ベース幅の方向に均一に分布させたバ
イポーラトランジスタを含み構成する。
[Detailed Description of the Invention] [Summary] Regarding a method for manufacturing a semiconductor device equipped with a bipolar transistor, the impurity concentration distribution is Gaussian in order to lower the base resistance of the bipolar transistor and further shorten the base transit time. The structure includes a bipolar transistor in which the impurity concentration of the base layer, which is formed to a thickness such that a tunnel current flows at the junction surface with the emitter layer, is uniformly distributed in the width direction of the base.

〔産業上の利用分野〕[Industrial application field]

本発明は、半導体装置の製造方法に関し、より詳しくは
、バイポーラトランジスタを備えた半導体装1の製造方
法に関する。
The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device 1 including a bipolar transistor.

〔従来の技術〕[Conventional technology]

バイポーラトランジスタにおいては、第6図に示すよう
に、コレクタとなる半導体層62に不純物をイオン注入
してベース層61を形成することにより、ベース層61
の不純物濃度分布を第5図(a)に示すようなガウス分
布にし、ベース層61内で電位差を生しさせてドリフト
速度を増加させるとともに、そのベース幅W、を狭くし
てキ中リアの走行時間を短縮化することが行われ、これ
により、トランジスタの高速化を図るようにしている。
In the bipolar transistor, as shown in FIG. 6, the base layer 61 is formed by ion-implanting impurities into the semiconductor layer 62 which becomes the collector.
The impurity concentration distribution in the base layer 61 is made into a Gaussian distribution as shown in FIG. Efforts are being made to shorten the transit time, thereby increasing the speed of transistors.

ところで、ベース幅W、を狭くすると、ベース抵抗が増
加して高速化に支障をきたすので、これを解消するため
に、ベース層61の不純物濃度を高くして抵抗率を低減
することが行われている。
By the way, if the base width W is narrowed, the base resistance will increase and this will impede high speed. To solve this problem, the impurity concentration of the base layer 61 is increased to reduce the resistivity. ing.

なお、図中符号63は、ベース層61の上に形成された
エミッタ層、64はベース引出電極、65は層間絶縁膜
、66はエミッタ引出電極、67は埋込層、68は半導
体基板を示している。
In the figure, reference numeral 63 indicates an emitter layer formed on the base layer 61, 64 indicates a base extraction electrode, 65 indicates an interlayer insulating film, 66 indicates an emitter extraction electrode, 67 indicates a buried layer, and 68 indicates a semiconductor substrate. ing.

〔発明が解決しようとする81題) しかし、ベース層61の不純物濃度が所定の値よりも高
くなると、高不純物濃度のエミッタ層63との接合面に
トンネル効果による電流が流れるようになり、トランジ
スタが正常に動作しなくなる。
[81 Problems to be Solved by the Invention] However, when the impurity concentration of the base layer 61 becomes higher than a predetermined value, a current due to the tunnel effect flows through the junction with the emitter layer 63 having a high impurity concentration, and the transistor stops working properly.

例えば、ベース抵抗が5にΩ一定となるようにベース層
61の不純物濃度を調整しながらベース幅を変えてみる
と、第2図の一点鎖線で示すようにベース幅W、が45
nm前後になった場合に、エミッタ層63との接合面近
傍においてベース不純物濃度は10 ”/c−d程度と
なってトンネル電流が生じ易くなり、ベース抵抗を低く
保持したまでそれ以下のベース走行時間を得ることがで
きないといった問題がある。
For example, if we change the base width while adjusting the impurity concentration of the base layer 61 so that the base resistance is constant at 5Ω, the base width W becomes 45Ω, as shown by the dashed line in FIG.
When the impurity concentration becomes around 10 nm, the base impurity concentration near the junction with the emitter layer 63 becomes about 10''/cd, and tunnel current is likely to occur. There is a problem of not being able to find time.

本発明はこのような問題に鑑みてなされたものであって
、バイポーラトランジスタのベース抵抗を低くするとと
もに、ベース走行時間をより小さくできる半導体装置の
製造方法を提供することを目的とする。
The present invention has been made in view of such problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device that can lower the base resistance of a bipolar transistor and further shorten the base transit time.

[課題を解決するための手段] 上記した課題は、不純物濃度分布をガウス分布にすれば
エミッタ層との接合面にトンネル電流が流れる厚さに形
成されたベース層の不純物濃度を、ベース幅の方向に均
一に分布したバイポーラトランジスタを有することを特
徴とする半導体装置、又は、ベース幅が30nm以下と
なるベース層の不純物濃度を、ベース幅の方向に均一に
分布したバイポーラトランジスタを有することを特徴と
する半導体装置によって達成する。
[Means for solving the problem] The problem described above is that if the impurity concentration distribution is made into a Gaussian distribution, the impurity concentration of the base layer, which is formed to a thickness that allows a tunnel current to flow at the junction surface with the emitter layer, can be adjusted to the base width. A semiconductor device characterized by having a bipolar transistor uniformly distributed in the direction of the base width, or a bipolar transistor characterized by having the impurity concentration of the base layer uniformly distributed in the direction of the base width such that the base width is 30 nm or less This is achieved by a semiconductor device that

〔作 用〕[For production]

本発明によれば、バイポーラトランジスタのベース層に
おける不純物濃度分布をガウス分布にするればエミッタ
層との接合面にトンネル電流が生じるという場合に、そ
の分布をBOX分布にして、エミッタ層との接合面近傍
の不純物濃度を低くするようにしている。
According to the present invention, if the impurity concentration distribution in the base layer of a bipolar transistor is made into a Gaussian distribution, a tunnel current will be generated at the junction with the emitter layer. The impurity concentration near the surface is kept low.

ところで、不純物濃度をガウス分布にすれば、第5図(
a)に示すように、コレクタ層に近づくにつれ、その濃
度が小さくなって抵抗成分が増加するが、BOX分布に
よれば第1.2図に示すようにエミッタ層との接合面か
らコレクタ層との接合面まで不純物濃度が一定であり、
その抵抗成分は均一となる。このため、不純物濃度の高
いエミッタ層との接合面近傍においてベース層の不純物
濃度が同じであっても、BOX分布分布法るベース層の
ほうが全体の濃度が高くなってベース抵抗は低くなる。
By the way, if we make the impurity concentration a Gaussian distribution, we get the result shown in Figure 5 (
As shown in a), the concentration decreases and the resistance component increases as it approaches the collector layer, but according to the BOX distribution, as shown in Figure 1.2, the concentration increases from the junction surface with the emitter layer to the collector layer. The impurity concentration is constant up to the junction surface of
The resistance component becomes uniform. Therefore, even if the impurity concentration of the base layer is the same in the vicinity of the junction surface with the emitter layer having a high impurity concentration, the base layer subjected to the BOX distribution method has a higher overall concentration and a lower base resistance.

したがって、BOX分布となるベース層と、ガウス分布
となるベース層の各々のヘース抵抗を同一にしてトンフ
ル効果が生しない限界の膜厚を不めると、BOX分布に
よる方が清くなってトンネル電流が流れないベース幅を
小さくできる。
Therefore, if the Heas resistance of the base layer with a BOX distribution and the base layer with a Gaussian distribution are made the same and the film thickness is lowered to the limit where the tunnel effect does not occur, the BOX distribution becomes clearer and the tunnel current The base width can be made smaller so that water does not flow.

他方、BOX分布によれば、ベース層内では深さ方向の
不純物濃度に相違がなく電位差が生しないため、電界に
よるキャリア走行時間の短縮化が図れない。
On the other hand, according to the BOX distribution, since there is no difference in impurity concentration in the depth direction within the base layer and no potential difference occurs, it is not possible to shorten the carrier transit time due to the electric field.

しかし、ベース走行時間τは、τ−WRz/ηDとしで
表されるためにベース幅W、の二乗に比例することにな
り(η;分布定数、D;拡散係数)、ベース層B内で電
界を生しさせるよりもベース幅を清くする方がベース走
行時間τの短縮化に寄与することζこなる。
However, since the base transit time τ is expressed as τ-WRz/ηD, it is proportional to the square of the base width W (η: distribution constant, D: diffusion coefficient), and the electric field within the base layer B This means that making the base width narrower contributes to shortening the base travel time τ more than making the base width more narrow.

この結果、ベース幅W、を小さ(してその不純物濃度分
布をBOXにすれば、ベース走行時間τを小さくできる
ことになり、その−例を示すと、第3.4図の実線に示
すようになる。
As a result, if the base width W is made small (and its impurity concentration distribution is BOX), the base transit time τ can be made small.An example of this is as shown by the solid line in Figure 3.4. Become.

また、ベース幅を30n*以下にする場合に、その不純
物濃度分布をBOXにすれば、トンネル電流の発生を阻
止して、ベース走行時間を小さくすることが可能になる
Further, when the base width is set to 30n* or less, if the impurity concentration distribution is BOX, it is possible to prevent the generation of tunnel current and shorten the base transit time.

〔実施例〕〔Example〕

そこで、以下に本発明の詳細を図面に基づいて説明する
Therefore, the details of the present invention will be explained below based on the drawings.

第1図は、本発明の一実施例装置の形成工程を示す断面
図であって、図中符号1は、n型半導体基板2の上に形
成された高濃度のn゛型の埋込層で、この上には、n型
不純物濃度が5X10”/dとなるコレクタ層3がエピ
タキシャル成長法により形成されている。
FIG. 1 is a cross-sectional view showing the formation process of a device according to an embodiment of the present invention, in which reference numeral 1 indicates a highly doped n-type buried layer formed on an n-type semiconductor substrate 2. A collector layer 3 having an n-type impurity concentration of 5×10''/d is formed thereon by epitaxial growth.

また、コレクタ層3の上には、シリコン酸化(SiO□
)膜4及びn型の多結晶シリコン膜5が形成され、これ
らの膜4.5のうちベース形成領域にはフォトリソグラ
フィー法によって開口部6が形成されている。
Further, on the collector layer 3, silicon oxide (SiO□
) film 4 and an n-type polycrystalline silicon film 5 are formed, and an opening 6 is formed in the base formation region of these films 4.5 by photolithography.

このような状態で、MBE法によって硼素等のn型不純
物濃度分布が均一になるようにシリコン膜7を堆積する
。これによって、開ロ部6底面のシリコン膜7を選択的
に単結晶とするとともに、その周辺部分を多結晶とする
(第1図(b))。
In this state, a silicon film 7 is deposited by the MBE method so that the concentration distribution of n-type impurities such as boron is uniform. As a result, the silicon film 7 on the bottom surface of the opening 6 is selectively made into a single crystal, and the surrounding portion is made into a polycrystal (FIG. 1(b)).

そして、この後にシリコン膜7及び多結晶シリコン膜5
をフォトリソグラフィー法によってパターニングし、開
口部6及びその周辺だけにそれらの膜5.7を残存させ
、シリコン膜7のうちコレクタ層3に積層された単結晶
の部分をベース層Bとして使用し、また、ベース層Bの
周辺のシリコン膜7とその下の多結晶シリコン膜5をベ
ース引出電極8として用いる(第1図(c))。
After this, a silicon film 7 and a polycrystalline silicon film 5 are formed.
is patterned by a photolithography method, the films 5 and 7 are left only in the opening 6 and its surroundings, and the single crystal part of the silicon film 7 stacked on the collector layer 3 is used as the base layer B, Further, the silicon film 7 around the base layer B and the polycrystalline silicon film 5 thereunder are used as the base lead electrode 8 (FIG. 1(c)).

次に、全体にSiO□膜9を積層した後、ベース層Bの
中央に窓10を設け、10”/ciiの不純物濃度を有
するn型のシリコン膜11をMBE法によって形成する
と、そのシリコン膜11は、ベース層B上では単結晶と
なり、その他の領域では多結晶となる(第1図(d))
Next, after laminating the SiO□ film 9 over the entire base layer B, a window 10 is provided in the center of the base layer B, and an n-type silicon film 11 having an impurity concentration of 10"/cii is formed by the MBE method. 11 becomes a single crystal on the base layer B and becomes a polycrystal in other regions (Fig. 1(d))
.

そして、シリコン膜11をパターニングすることにより
窓10の内部とその周辺以外の部分を除去し、そのうち
ベース層B上の膜をエミッタ層已にするとともに、その
他の部分をエミッタ引出電極12として用いる(第1図
(e))。
Then, by patterning the silicon film 11, parts other than the inside of the window 10 and its surroundings are removed, and the film on the base layer B is used as the emitter layer, and the other part is used as the emitter extraction electrode 12 ( Figure 1(e)).

この後に、全体に眉間絶縁膜13を形成し、これにコン
タクトホール14=16を設け、また、エミッタ引出電
極12、ベース引出電極8及びコレクタ引出層17にそ
れぞれ繋がるアルミニウム電極18〜20をコンタクト
ホール14〜16を通して形成する。
After this, a glabellar insulating film 13 is formed on the whole, contact holes 14 = 16 are provided in this, and aluminum electrodes 18 to 20 connected to the emitter extraction electrode 12, the base extraction electrode 8, and the collector extraction layer 17 are connected to the contact holes. Formed through 14-16.

ところで、上記したベース層Bとなるシリコン膜7は、
MBE法により不純物濃度が深さ方向に均一に分布する
ように形成され、その関係を示すと第2図に示すような
矩形状になるので、この分布は一般にBOX分布といわ
れている。
By the way, the silicon film 7 that becomes the base layer B mentioned above is
The impurity concentration is formed so as to be uniformly distributed in the depth direction by the MBE method, and the relationship between them is rectangular as shown in FIG. 2, so this distribution is generally referred to as a BOX distribution.

このような不純物分布のベース層Bにおいて、ベース抵
抗を一定の値に保持しつつベース層Bの膜厚とその不純
物濃度を変えてみると、ベース層Bの膜厚、即ちベース
幅W、とキャリアのベース走行時間τとの関係は第3.
4図に例示するようになる。
In the base layer B with such an impurity distribution, if the film thickness of the base layer B and its impurity concentration are changed while keeping the base resistance at a constant value, the film thickness of the base layer B, that is, the base width W, and The relationship with the base transit time τ of the carrier is the third one.
An example is shown in Figure 4.

例えば、ベース抵抗が5にΩ/口となるように不純物濃
度とベース幅WIを調整すると、第3図の実線に示すよ
うに、ベース幅W、が2On−の場合にベース走行時間
がo、spsとなり、ベース幅をそれ以下にするとトン
ネル電流が流れる。
For example, if the impurity concentration and base width WI are adjusted so that the base resistance is 5Ω/gate, as shown by the solid line in FIG. 3, when the base width W is 2On-, the base transit time is o, sps, and if the base width is made smaller than that, a tunnel current will flow.

これに対して、ベース層の不純物濃度を第5図(a)に
示すようなガウス分布にすれば、第3図の一点鎖線で示
すように、ベース抵抗5にΩ/口、ベース幅Ws45n
mの場合に、ベース走行時間は1.5psとなり、それ
以下のベース幅W、にすればベース層Bの上部において
不純物濃度が高くなり過ぎてトンネル電流が流れてしま
い、ガウス分布ではこれ以上の高速化が図れなくなる。
On the other hand, if the impurity concentration of the base layer is made to have a Gaussian distribution as shown in FIG.
m, the base transit time is 1.5 ps, and if the base width W is less than that, the impurity concentration will become too high in the upper part of the base layer B and a tunnel current will flow. It becomes impossible to increase the speed.

したがって、ベース抵抗を5にΩ/口にして、1.5p
s以下のベース走行時間を得ようとする場合には、ベー
ス幅W、を3Onm以下にして不純物濃度分布をBOX
分布にすればよいことがわかる。
Therefore, we set the base resistance to 5 Ω/mouth and 1.5p
When trying to obtain a base transit time of s or less, the base width W is set to 3 Onm or less and the impurity concentration distribution is
It turns out that it is best to use a distribution.

これは、次のような理由によると考えられる。This is considered to be due to the following reasons.

即ち、ベース抵抗を一定にするためには、ベース幅W、
を狭くするほど不純物濃度を高くする必要があり、この
場合、エミッタ層Eとの接合面では10”/dが限界と
なり、それ以上の濃度とすれば、エミッタ層Eとの接合
面にトンネル電流が発生することになる。
That is, in order to keep the base resistance constant, the base width W,
The narrower the impurity concentration, the higher the impurity concentration needs to be.In this case, the limit at the junction with the emitter layer E is 10"/d, and if the concentration is higher than that, a tunnel current will be generated at the junction with the emitter layer E. will occur.

ところで、不純物濃度をガウス分布にすれば、第5図(
a)に示すように、コレクタ層3に近づくにつれ、その
濃度が小さくなって抵抗成分が増加するが、BOX分布
によれば第2図に示すようにエミッタ層Eとの接合面か
らコレクタ層3との接合面まで不純物濃度が一定であり
、その抵抗成分は均一となる。このため、不純物濃度の
高いエミッタ層Eとの接合面近傍においてベース層Bの
不純物濃度が同じであっても、BOX分布によるベース
層Bのぼうが全体の濃度が高くなってベース抵抗は低く
なる。
By the way, if we make the impurity concentration a Gaussian distribution, we get the result shown in Figure 5 (
As shown in a), as it approaches the collector layer 3, its concentration decreases and the resistance component increases, but according to the BOX distribution, as shown in FIG. The impurity concentration is constant up to the junction surface with the material, and the resistance component thereof is uniform. Therefore, even if the impurity concentration of the base layer B is the same near the junction surface with the emitter layer E, which has a high impurity concentration, the overall concentration of the base layer B due to the BOX distribution becomes high, and the base resistance becomes low. .

したがって、BOX分布となるベース層Bと、ガウス分
布となるベース層Bの各々のベース抵抗を同一にしてト
ンネル効果が生じない限界の膜厚を調べると、BOX分
布による方が薄くなってトンネル電流が流れないベース
幅W1を小さくできる。
Therefore, if we examine the limit film thickness at which no tunneling effect occurs by setting the base resistances of the base layer B with the BOX distribution and the base layer B with the Gaussian distribution the same, we find that the film thickness with the BOX distribution is thinner and the tunnel current The base width W1 at which no flow occurs can be made smaller.

他方、BOX分布によれば、ベース層B内では深さ方向
の不純物濃度に相違がなく電位差が生じないため、電界
によるキャリア走行時間の短縮化が図れない。
On the other hand, according to the BOX distribution, since there is no difference in impurity concentration in the depth direction within the base layer B and no potential difference occurs, it is not possible to shorten the carrier transit time due to the electric field.

しかし、ベース走行時間τは、τ==W、!/ηDの式
で表されるためにベース幅W、の二乗に比例することに
なり(η;分布定数、D;拡散係数)、ベース層B内で
電界を生じさせるよりもベース幅を薄くする方がベース
走行時間τの短縮化に寄与することになる。
However, the base running time τ is τ==W,! Since it is expressed by the formula /ηD, it is proportional to the square of the base width W (η: distribution constant, D: diffusion coefficient), and the base width is made thinner than creating an electric field in the base layer B. This will contribute to shortening the base travel time τ.

そして、第3図から明らかなように、ベース走行時間τ
を1.5ps以下にする場合には、ベース幅W、を3O
n−以下にしてその不純物濃度分布をBOX分布とすれ
ばよい。
As is clear from Fig. 3, the base running time τ
If you want to make it 1.5ps or less, set the base width W to 3O
It is sufficient if the impurity concentration distribution is set to be n- or less and the impurity concentration distribution is defined as a BOX distribution.

また、第4図に示すように、ベース抵抗を10にΩ/口
にする場合に、ガウス分布によれば走行時間0.5ps
が限界となり、それ以下ではトンネル効果流が生してし
まう、これに対して、BOX分布によれば、ベース幅W
lをIon−程度まで小さくでき、そのベース走行時間
τを0.2psまで小さくすることが可能になる。
Furthermore, as shown in Figure 4, when the base resistance is set to 10 Ω/mouth, the running time is 0.5 ps according to the Gaussian distribution.
is the limit, below which tunnel effect flow will occur.On the other hand, according to the BOX distribution, the base width W
It is possible to reduce l to approximately Ion-, and its base travel time τ to 0.2 ps.

なお、不純物濃度分布を第5図(b)に示すような指数
分布にすると、コレクタ層に近づくにつれて濃度が急激
に低減するため、第3.4図の二点[1sで示すような
特性が得られ、ベース抵抗を5にΩ/口とする場合には
、ベース幅W* 75 n−、ベース走行時間2.0p
s以下になるとトンネル電流が発生し、才た、ベース抵
抗をIOkΩ/口にする場合には、ベース幅Wm35r
v、ベース走行時間0.5ps以下になるとトンネル電
流が流れるために、ベース幅の縮小化には有効ではない
Note that when the impurity concentration distribution is made into an exponential distribution as shown in Figure 5(b), the concentration decreases rapidly as it approaches the collector layer, so the characteristics shown at the two points [1s in Figure 3.4] When the base resistance is 5Ω/mouth, the base width W* 75 n-, the base running time 2.0p
s or less, a tunnel current will occur, and if the base resistance is set to IOkΩ/mouth, the base width Wm35r
v, when the base travel time is less than 0.5 ps, a tunnel current flows, so it is not effective in reducing the base width.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば、バイポーラトランジ
スタのベース層における不純物濃度分布をガウス分布に
するればエミッタ層との接合面にトンネル電流が生じる
という場合に、その分布をBOX分布にして接合面近傍
の不純物濃度を低くするようにしたので、エミッタ層と
の接合面からコレクタ層との接合面にかけて不純物濃度
が一定となり、ガウス分布の場合に比べてベース抵抗が
低くなるために、エミッタ層との接合面の不純物濃度を
下げることが可能になり、その分だけベース幅を小さく
してキャリアのベース走行時間を短縮化することができ
る。
As described above, according to the present invention, if the impurity concentration distribution in the base layer of a bipolar transistor is made into a Gaussian distribution, a tunnel current will be generated at the junction with the emitter layer. Since the impurity concentration near the surface is lowered, the impurity concentration is constant from the junction surface with the emitter layer to the junction surface with the collector layer, and the base resistance is lower than in the case of Gaussian distribution. It becomes possible to lower the impurity concentration at the junction surface with the base, and the base width can be reduced by that amount, thereby shortening the base travel time of carriers.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例装置の形成工程例を示す断
面図、 第2図は本発明の一実施例装置におけるベース層の不純
物濃度分布図、 第3図は、本発明の一実施例装置におけるベース幅とベ
ース走行時間との関係の第1の例を、従来との比較にお
いて示す特性図、 第4図は、本発明の一実施例装置におけるベース幅とベ
ース走行時間との関係の第2の例を、従来との比較にお
いて示す特性図、 第5図は、従来装置のベース層の不純物濃度分右図、 第6図は、従来装置の一例を示す断面図である。 (符号の説明) l・・・埋込層、 3・・・コレクタ層、 7・・・シリコン膜、 B・・・ベース層、 E・・・エミッタ層。 富士通株式会社
FIG. 1 is a sectional view showing an example of the formation process of a device according to an embodiment of the present invention, FIG. 2 is an impurity concentration distribution diagram of a base layer in a device according to an embodiment of the present invention, and FIG. FIG. 4 is a characteristic diagram showing a first example of the relationship between the base width and the base running time in the embodiment device in comparison with a conventional one. FIG. A characteristic diagram showing a second example of the relationship in comparison with the conventional device; FIG. 5 is a right diagram showing the impurity concentration of the base layer of the conventional device; FIG. 6 is a cross-sectional view showing an example of the conventional device. (Explanation of symbols) 1...Buried layer, 3...Collector layer, 7...Silicon film, B...Base layer, E...Emitter layer. Fujitsu Limited

Claims (2)

【特許請求の範囲】[Claims] (1)不純物濃度分布をガウス分布にすればエミッタ層
との接合面にトンネル電流が流れる厚さに形成されたベ
ース層の不純物濃度を、ベース幅の方向に均一に分布し
たバイポーラトランジスタを有することを特徴とする半
導体装置。
(1) Having a bipolar transistor in which the impurity concentration of the base layer, which is formed to such a thickness that a tunnel current flows at the junction surface with the emitter layer, is uniformly distributed in the direction of the base width if the impurity concentration distribution is Gaussian. A semiconductor device characterized by:
(2)ベース幅が30nm以下となるベース層の不純物
濃度を、ベース幅の方向に均一に分布したバイポーラト
ランジスタを有することを特徴とする半導体装置。
(2) A semiconductor device comprising a bipolar transistor in which the impurity concentration of the base layer is uniformly distributed in the direction of the base width so that the base width is 30 nm or less.
JP2145065A 1990-06-01 1990-06-01 Semiconductor device Pending JPH0437143A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2145065A JPH0437143A (en) 1990-06-01 1990-06-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2145065A JPH0437143A (en) 1990-06-01 1990-06-01 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0437143A true JPH0437143A (en) 1992-02-07

Family

ID=15376569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2145065A Pending JPH0437143A (en) 1990-06-01 1990-06-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0437143A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680522B1 (en) 1999-01-11 2004-01-20 Nec Electronics Corporation Semiconductor device with reduced electrical variation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680522B1 (en) 1999-01-11 2004-01-20 Nec Electronics Corporation Semiconductor device with reduced electrical variation

Similar Documents

Publication Publication Date Title
JPH0456325A (en) Manufacture of semiconductor device
US4190949A (en) Method for manufacturing a semiconductor device
JP2752424B2 (en) Semiconductor device
JP2543416B2 (en) Semiconductor device
JPH06196703A (en) Thin film transistor and manufacturing method thereof
JPH0437143A (en) Semiconductor device
JPS6095969A (en) Manufacturing method of semiconductor integrated circuit
JPH0462847A (en) Semiconductor device and manufacture thereof
JPS5940571A (en) Semiconductor device
JPH0785480B2 (en) Thin film transistor and manufacturing method thereof
JPS6321341B2 (en)
JPH0395937A (en) Soi type semiconductor device and manufacture thereof
JPS6262468B2 (en)
JP2941984B2 (en) Semiconductor device
JPH03228335A (en) Semiconductor device and its manufacture
JPH03222364A (en) Electrostatic induction semiconductor device
JPH0432264A (en) Semiconductor device and manufacture thereof
JPS58202552A (en) Semiconductor device having single crystal si-al wiring structure and manufacture thereof
JP2816107B2 (en) Manufacturing method of bipolar transistor
JPS6229910B2 (en)
JPS5938730B2 (en) Manufacturing method of semiconductor device
JPS58161373A (en) Manufacturing method of semiconductor integrated circuit
JPS6018931A (en) Semiconductor device and usage thereof
JPS6095939A (en) Manufacture of semiconductor integrated circuit
JPH0488637A (en) Semiconductor integrated circuit device with vertical bipolar transistor