JPH0437143A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0437143A
JPH0437143A JP2145065A JP14506590A JPH0437143A JP H0437143 A JPH0437143 A JP H0437143A JP 2145065 A JP2145065 A JP 2145065A JP 14506590 A JP14506590 A JP 14506590A JP H0437143 A JPH0437143 A JP H0437143A
Authority
JP
Japan
Prior art keywords
base
impurity concentration
layer
silicon film
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2145065A
Other languages
English (en)
Inventor
Kunihiro Suzuki
邦広 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2145065A priority Critical patent/JPH0437143A/ja
Publication of JPH0437143A publication Critical patent/JPH0437143A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 バイポーラトランジスタを備えた半導体装置の製造方法
に関し、 バイポーラトランジスタのベース抵抗を低くするととも
に、ベース走行時間をより小さくすることを目的とし、 不純物濃度分布をガウス分布にすればエミッタ層との接
合面にトンネル電流が流れる厚さに形成されたベース層
の不純物濃度を、ベース幅の方向に均一に分布させたバ
イポーラトランジスタを含み構成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、より詳しくは
、バイポーラトランジスタを備えた半導体装1の製造方
法に関する。
〔従来の技術〕
バイポーラトランジスタにおいては、第6図に示すよう
に、コレクタとなる半導体層62に不純物をイオン注入
してベース層61を形成することにより、ベース層61
の不純物濃度分布を第5図(a)に示すようなガウス分
布にし、ベース層61内で電位差を生しさせてドリフト
速度を増加させるとともに、そのベース幅W、を狭くし
てキ中リアの走行時間を短縮化することが行われ、これ
により、トランジスタの高速化を図るようにしている。
ところで、ベース幅W、を狭くすると、ベース抵抗が増
加して高速化に支障をきたすので、これを解消するため
に、ベース層61の不純物濃度を高くして抵抗率を低減
することが行われている。
なお、図中符号63は、ベース層61の上に形成された
エミッタ層、64はベース引出電極、65は層間絶縁膜
、66はエミッタ引出電極、67は埋込層、68は半導
体基板を示している。
〔発明が解決しようとする81題) しかし、ベース層61の不純物濃度が所定の値よりも高
くなると、高不純物濃度のエミッタ層63との接合面に
トンネル効果による電流が流れるようになり、トランジ
スタが正常に動作しなくなる。
例えば、ベース抵抗が5にΩ一定となるようにベース層
61の不純物濃度を調整しながらベース幅を変えてみる
と、第2図の一点鎖線で示すようにベース幅W、が45
nm前後になった場合に、エミッタ層63との接合面近
傍においてベース不純物濃度は10 ”/c−d程度と
なってトンネル電流が生じ易くなり、ベース抵抗を低く
保持したまでそれ以下のベース走行時間を得ることがで
きないといった問題がある。
本発明はこのような問題に鑑みてなされたものであって
、バイポーラトランジスタのベース抵抗を低くするとと
もに、ベース走行時間をより小さくできる半導体装置の
製造方法を提供することを目的とする。
[課題を解決するための手段] 上記した課題は、不純物濃度分布をガウス分布にすれば
エミッタ層との接合面にトンネル電流が流れる厚さに形
成されたベース層の不純物濃度を、ベース幅の方向に均
一に分布したバイポーラトランジスタを有することを特
徴とする半導体装置、又は、ベース幅が30nm以下と
なるベース層の不純物濃度を、ベース幅の方向に均一に
分布したバイポーラトランジスタを有することを特徴と
する半導体装置によって達成する。
〔作 用〕
本発明によれば、バイポーラトランジスタのベース層に
おける不純物濃度分布をガウス分布にするればエミッタ
層との接合面にトンネル電流が生じるという場合に、そ
の分布をBOX分布にして、エミッタ層との接合面近傍
の不純物濃度を低くするようにしている。
ところで、不純物濃度をガウス分布にすれば、第5図(
a)に示すように、コレクタ層に近づくにつれ、その濃
度が小さくなって抵抗成分が増加するが、BOX分布に
よれば第1.2図に示すようにエミッタ層との接合面か
らコレクタ層との接合面まで不純物濃度が一定であり、
その抵抗成分は均一となる。このため、不純物濃度の高
いエミッタ層との接合面近傍においてベース層の不純物
濃度が同じであっても、BOX分布分布法るベース層の
ほうが全体の濃度が高くなってベース抵抗は低くなる。
したがって、BOX分布となるベース層と、ガウス分布
となるベース層の各々のヘース抵抗を同一にしてトンフ
ル効果が生しない限界の膜厚を不めると、BOX分布に
よる方が清くなってトンネル電流が流れないベース幅を
小さくできる。
他方、BOX分布によれば、ベース層内では深さ方向の
不純物濃度に相違がなく電位差が生しないため、電界に
よるキャリア走行時間の短縮化が図れない。
しかし、ベース走行時間τは、τ−WRz/ηDとしで
表されるためにベース幅W、の二乗に比例することにな
り(η;分布定数、D;拡散係数)、ベース層B内で電
界を生しさせるよりもベース幅を清くする方がベース走
行時間τの短縮化に寄与することζこなる。
この結果、ベース幅W、を小さ(してその不純物濃度分
布をBOXにすれば、ベース走行時間τを小さくできる
ことになり、その−例を示すと、第3.4図の実線に示
すようになる。
また、ベース幅を30n*以下にする場合に、その不純
物濃度分布をBOXにすれば、トンネル電流の発生を阻
止して、ベース走行時間を小さくすることが可能になる
〔実施例〕
そこで、以下に本発明の詳細を図面に基づいて説明する
第1図は、本発明の一実施例装置の形成工程を示す断面
図であって、図中符号1は、n型半導体基板2の上に形
成された高濃度のn゛型の埋込層で、この上には、n型
不純物濃度が5X10”/dとなるコレクタ層3がエピ
タキシャル成長法により形成されている。
また、コレクタ層3の上には、シリコン酸化(SiO□
)膜4及びn型の多結晶シリコン膜5が形成され、これ
らの膜4.5のうちベース形成領域にはフォトリソグラ
フィー法によって開口部6が形成されている。
このような状態で、MBE法によって硼素等のn型不純
物濃度分布が均一になるようにシリコン膜7を堆積する
。これによって、開ロ部6底面のシリコン膜7を選択的
に単結晶とするとともに、その周辺部分を多結晶とする
(第1図(b))。
そして、この後にシリコン膜7及び多結晶シリコン膜5
をフォトリソグラフィー法によってパターニングし、開
口部6及びその周辺だけにそれらの膜5.7を残存させ
、シリコン膜7のうちコレクタ層3に積層された単結晶
の部分をベース層Bとして使用し、また、ベース層Bの
周辺のシリコン膜7とその下の多結晶シリコン膜5をベ
ース引出電極8として用いる(第1図(c))。
次に、全体にSiO□膜9を積層した後、ベース層Bの
中央に窓10を設け、10”/ciiの不純物濃度を有
するn型のシリコン膜11をMBE法によって形成する
と、そのシリコン膜11は、ベース層B上では単結晶と
なり、その他の領域では多結晶となる(第1図(d))
そして、シリコン膜11をパターニングすることにより
窓10の内部とその周辺以外の部分を除去し、そのうち
ベース層B上の膜をエミッタ層已にするとともに、その
他の部分をエミッタ引出電極12として用いる(第1図
(e))。
この後に、全体に眉間絶縁膜13を形成し、これにコン
タクトホール14=16を設け、また、エミッタ引出電
極12、ベース引出電極8及びコレクタ引出層17にそ
れぞれ繋がるアルミニウム電極18〜20をコンタクト
ホール14〜16を通して形成する。
ところで、上記したベース層Bとなるシリコン膜7は、
MBE法により不純物濃度が深さ方向に均一に分布する
ように形成され、その関係を示すと第2図に示すような
矩形状になるので、この分布は一般にBOX分布といわ
れている。
このような不純物分布のベース層Bにおいて、ベース抵
抗を一定の値に保持しつつベース層Bの膜厚とその不純
物濃度を変えてみると、ベース層Bの膜厚、即ちベース
幅W、とキャリアのベース走行時間τとの関係は第3.
4図に例示するようになる。
例えば、ベース抵抗が5にΩ/口となるように不純物濃
度とベース幅WIを調整すると、第3図の実線に示すよ
うに、ベース幅W、が2On−の場合にベース走行時間
がo、spsとなり、ベース幅をそれ以下にするとトン
ネル電流が流れる。
これに対して、ベース層の不純物濃度を第5図(a)に
示すようなガウス分布にすれば、第3図の一点鎖線で示
すように、ベース抵抗5にΩ/口、ベース幅Ws45n
mの場合に、ベース走行時間は1.5psとなり、それ
以下のベース幅W、にすればベース層Bの上部において
不純物濃度が高くなり過ぎてトンネル電流が流れてしま
い、ガウス分布ではこれ以上の高速化が図れなくなる。
したがって、ベース抵抗を5にΩ/口にして、1.5p
s以下のベース走行時間を得ようとする場合には、ベー
ス幅W、を3Onm以下にして不純物濃度分布をBOX
分布にすればよいことがわかる。
これは、次のような理由によると考えられる。
即ち、ベース抵抗を一定にするためには、ベース幅W、
を狭くするほど不純物濃度を高くする必要があり、この
場合、エミッタ層Eとの接合面では10”/dが限界と
なり、それ以上の濃度とすれば、エミッタ層Eとの接合
面にトンネル電流が発生することになる。
ところで、不純物濃度をガウス分布にすれば、第5図(
a)に示すように、コレクタ層3に近づくにつれ、その
濃度が小さくなって抵抗成分が増加するが、BOX分布
によれば第2図に示すようにエミッタ層Eとの接合面か
らコレクタ層3との接合面まで不純物濃度が一定であり
、その抵抗成分は均一となる。このため、不純物濃度の
高いエミッタ層Eとの接合面近傍においてベース層Bの
不純物濃度が同じであっても、BOX分布によるベース
層Bのぼうが全体の濃度が高くなってベース抵抗は低く
なる。
したがって、BOX分布となるベース層Bと、ガウス分
布となるベース層Bの各々のベース抵抗を同一にしてト
ンネル効果が生じない限界の膜厚を調べると、BOX分
布による方が薄くなってトンネル電流が流れないベース
幅W1を小さくできる。
他方、BOX分布によれば、ベース層B内では深さ方向
の不純物濃度に相違がなく電位差が生じないため、電界
によるキャリア走行時間の短縮化が図れない。
しかし、ベース走行時間τは、τ==W、!/ηDの式
で表されるためにベース幅W、の二乗に比例することに
なり(η;分布定数、D;拡散係数)、ベース層B内で
電界を生じさせるよりもベース幅を薄くする方がベース
走行時間τの短縮化に寄与することになる。
そして、第3図から明らかなように、ベース走行時間τ
を1.5ps以下にする場合には、ベース幅W、を3O
n−以下にしてその不純物濃度分布をBOX分布とすれ
ばよい。
また、第4図に示すように、ベース抵抗を10にΩ/口
にする場合に、ガウス分布によれば走行時間0.5ps
が限界となり、それ以下ではトンネル効果流が生してし
まう、これに対して、BOX分布によれば、ベース幅W
lをIon−程度まで小さくでき、そのベース走行時間
τを0.2psまで小さくすることが可能になる。
なお、不純物濃度分布を第5図(b)に示すような指数
分布にすると、コレクタ層に近づくにつれて濃度が急激
に低減するため、第3.4図の二点[1sで示すような
特性が得られ、ベース抵抗を5にΩ/口とする場合には
、ベース幅W* 75 n−、ベース走行時間2.0p
s以下になるとトンネル電流が発生し、才た、ベース抵
抗をIOkΩ/口にする場合には、ベース幅Wm35r
v、ベース走行時間0.5ps以下になるとトンネル電
流が流れるために、ベース幅の縮小化には有効ではない
〔発明の効果〕
以上述べたように本発明によれば、バイポーラトランジ
スタのベース層における不純物濃度分布をガウス分布に
するればエミッタ層との接合面にトンネル電流が生じる
という場合に、その分布をBOX分布にして接合面近傍
の不純物濃度を低くするようにしたので、エミッタ層と
の接合面からコレクタ層との接合面にかけて不純物濃度
が一定となり、ガウス分布の場合に比べてベース抵抗が
低くなるために、エミッタ層との接合面の不純物濃度を
下げることが可能になり、その分だけベース幅を小さく
してキャリアのベース走行時間を短縮化することができ
る。
【図面の簡単な説明】
第1図は、本発明の一実施例装置の形成工程例を示す断
面図、 第2図は本発明の一実施例装置におけるベース層の不純
物濃度分布図、 第3図は、本発明の一実施例装置におけるベース幅とベ
ース走行時間との関係の第1の例を、従来との比較にお
いて示す特性図、 第4図は、本発明の一実施例装置におけるベース幅とベ
ース走行時間との関係の第2の例を、従来との比較にお
いて示す特性図、 第5図は、従来装置のベース層の不純物濃度分右図、 第6図は、従来装置の一例を示す断面図である。 (符号の説明) l・・・埋込層、 3・・・コレクタ層、 7・・・シリコン膜、 B・・・ベース層、 E・・・エミッタ層。 富士通株式会社

Claims (2)

    【特許請求の範囲】
  1. (1)不純物濃度分布をガウス分布にすればエミッタ層
    との接合面にトンネル電流が流れる厚さに形成されたベ
    ース層の不純物濃度を、ベース幅の方向に均一に分布し
    たバイポーラトランジスタを有することを特徴とする半
    導体装置。
  2. (2)ベース幅が30nm以下となるベース層の不純物
    濃度を、ベース幅の方向に均一に分布したバイポーラト
    ランジスタを有することを特徴とする半導体装置。
JP2145065A 1990-06-01 1990-06-01 半導体装置 Pending JPH0437143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2145065A JPH0437143A (ja) 1990-06-01 1990-06-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2145065A JPH0437143A (ja) 1990-06-01 1990-06-01 半導体装置

Publications (1)

Publication Number Publication Date
JPH0437143A true JPH0437143A (ja) 1992-02-07

Family

ID=15376569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2145065A Pending JPH0437143A (ja) 1990-06-01 1990-06-01 半導体装置

Country Status (1)

Country Link
JP (1) JPH0437143A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680522B1 (en) 1999-01-11 2004-01-20 Nec Electronics Corporation Semiconductor device with reduced electrical variation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680522B1 (en) 1999-01-11 2004-01-20 Nec Electronics Corporation Semiconductor device with reduced electrical variation

Similar Documents

Publication Publication Date Title
JPH0456325A (ja) 半導体装置およびその製造方法
US4190949A (en) Method for manufacturing a semiconductor device
JP2752424B2 (ja) 半導体装置
JP2543416B2 (ja) 半導体装置
JPH06196703A (ja) 薄膜トランジスタ及びその製造方法
JPH0437143A (ja) 半導体装置
JPS6095969A (ja) 半導体集積回路の製造方法
JPH0462847A (ja) 半導体装置及びその製造方法
JPS5940571A (ja) 半導体装置
JPH0785480B2 (ja) 薄膜トランジスタとその製造方法
JPS6321341B2 (ja)
JPH0395937A (ja) Soi型半導体装置及びその製造方法
JPS6262468B2 (ja)
JP2941984B2 (ja) 半導体装置
JPH03228335A (ja) 半導体装置および製造方法
JPH03222364A (ja) 静電誘導半導体装置
JPH0432264A (ja) 半導体装置及びその製造方法
JPS58202552A (ja) 単結晶Si−Al配線構造を有する半導体装置及びその製造法
JP2816107B2 (ja) バイポーラトランジスターの製造方法
JPS6229910B2 (ja)
JPS5938730B2 (ja) 半導体装置の製造方法
JPS58161373A (ja) 半導体集積回路の製造方法
JPS6018931A (ja) 半導体装置とその使用方法
JPS6095939A (ja) 半導体集積回路の製造方法
JPH0488637A (ja) 縦型バイポーラトランジスタを有する半導体集積回路装置