JPH04372127A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04372127A JPH04372127A JP15027591A JP15027591A JPH04372127A JP H04372127 A JPH04372127 A JP H04372127A JP 15027591 A JP15027591 A JP 15027591A JP 15027591 A JP15027591 A JP 15027591A JP H04372127 A JPH04372127 A JP H04372127A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- etching
- polymer
- contact hole
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】 本発明は、半導体装置の製造
方法に関し、さらに詳しくは、半導体基板上に形成した
酸化膜にコンタクトホールを形成する方法に関する。
方法に関し、さらに詳しくは、半導体基板上に形成した
酸化膜にコンタクトホールを形成する方法に関する。
【０００２】
【従来の技術】 半導体基板上の絶縁膜にコンタクト
ホールを形成する方法としては、コンタクトホール形成
部に相応する部分以外の絶縁膜の表面上を、レジスト膜
により被覆し、この状態で、レジスト膜をマスクとして
絶縁膜のエッチングを行う方法が一般的である。また、
絶縁膜がＳｉＯ２ 等の酸化膜である場合には、エッチ
ング時にＳｉ−Ｏ結合を電子衝撃等により切断する必要
があって、そのエッチングには、通常、ＲＩＥ（リアク
ティブイオンエッチング）が採用されている。
ホールを形成する方法としては、コンタクトホール形成
部に相応する部分以外の絶縁膜の表面上を、レジスト膜
により被覆し、この状態で、レジスト膜をマスクとして
絶縁膜のエッチングを行う方法が一般的である。また、
絶縁膜がＳｉＯ２ 等の酸化膜である場合には、エッチ
ング時にＳｉ−Ｏ結合を電子衝撃等により切断する必要
があって、そのエッチングには、通常、ＲＩＥ（リアク
ティブイオンエッチング）が採用されている。
【０００３】ところが、ＲＩＥによってコンタクトホー
ルを開口する場合、そのエッチングの末期において、図
３（ａ） に示すように、基板３１の表面層がイオン衝
撃を受けてその表面層に結晶欠陥が発生する。このため
、従来では、ＲＩＥを完了した後に、同図（ｂ） に示
すような基板エッチングを行って、イオン衝撃による結
晶欠陥層Ｄ２ を除去している。なお、３２および３３
は、それぞれ酸化膜およびレジストによるマスクである
。また、３４はコンタクトホール３５の側壁を保護する
ために堆積させたポリマである。
ルを開口する場合、そのエッチングの末期において、図
３（ａ） に示すように、基板３１の表面層がイオン衝
撃を受けてその表面層に結晶欠陥が発生する。このため
、従来では、ＲＩＥを完了した後に、同図（ｂ） に示
すような基板エッチングを行って、イオン衝撃による結
晶欠陥層Ｄ２ を除去している。なお、３２および３３
は、それぞれ酸化膜およびレジストによるマスクである
。また、３４はコンタクトホール３５の側壁を保護する
ために堆積させたポリマである。
【０００４】
【発明が解決しようとする課題】 ところで、基板エ
ッチングによって結晶欠陥層を除去する方法によると、
サブミクロン以前のデバイスでは、ジャンクション深さ
が比較的深い（例えば １．２μｍデバイスでのジャン
クション深さは一般に１５００Å）ため、結晶欠陥層を
容易に除去できるが、サブミクロン以後のデバイスでは
、スケーリング則によりジャンクション深さが浅くなる
（例えば ０．５μｍデバイスでのジャンクション深さ
は１０００Å程度）ため、結晶欠陥層の除去は非常に困
難となり、しかも、結晶欠陥がジャンクション深さを突
き抜けた場合には対処不可能となる。
ッチングによって結晶欠陥層を除去する方法によると、
サブミクロン以前のデバイスでは、ジャンクション深さ
が比較的深い（例えば １．２μｍデバイスでのジャン
クション深さは一般に１５００Å）ため、結晶欠陥層を
容易に除去できるが、サブミクロン以後のデバイスでは
、スケーリング則によりジャンクション深さが浅くなる
（例えば ０．５μｍデバイスでのジャンクション深さ
は１０００Å程度）ため、結晶欠陥層の除去は非常に困
難となり、しかも、結晶欠陥がジャンクション深さを突
き抜けた場合には対処不可能となる。
【０００５】本発明は、上記の従来の問題点に鑑みてな
されたもので、その目的とすることろは、コンタクトホ
ールをＲＩＥによって開口する際に、基板表面層へのイ
オン衝撃によって生じる結晶欠陥を低減し、もって後工
程の基板エッチングの容易化することが可能な方法を提
供することにある。
されたもので、その目的とすることろは、コンタクトホ
ールをＲＩＥによって開口する際に、基板表面層へのイ
オン衝撃によって生じる結晶欠陥を低減し、もって後工
程の基板エッチングの容易化することが可能な方法を提
供することにある。
【０００６】
【課題を解決するための手段】 上記の目的を達成す
るために、本発明方法では、実施例に対応する図１（ｂ
） に示すように、エッチングの末期に露呈する基板（
Ｓｉ基板）１の表面に、エッチングによって発生する反
応生成物（ポリマ）４を堆積させている。
るために、本発明方法では、実施例に対応する図１（ｂ
） に示すように、エッチングの末期に露呈する基板（
Ｓｉ基板）１の表面に、エッチングによって発生する反
応生成物（ポリマ）４を堆積させている。
【０００７】
【作用】 酸化膜エッチングでは、一般に、例えばフ
ロロカーボン系ガスをを反応ガスとして使用した場合に
は、エッチング反応によって −（ＣＦ）ｎ − 型の
ポリマが生成される。このポリマは、従来、酸化膜とＳ
ｉ基板とのエッチング選択比を向上させるために利用さ
れている。 すなわち図３（ａ） に示すように、エッチングによる
開口部の側壁にポリマ３４を堆積することにより、その
側壁を保護することによって選択比を高くしているわけ
であるが、本発明方法においては、そのポリマの生成量
をさらに多くすることで、開口部の底面つまり基板１の
表面にもポリマを積極的に堆積し、このポリマ層４をＳ
ｉ基板へのイオン衝撃の緩衝材とすることで、Ｓｉ基板
の表面層の結晶欠陥を軽減する。
ロロカーボン系ガスをを反応ガスとして使用した場合に
は、エッチング反応によって −（ＣＦ）ｎ − 型の
ポリマが生成される。このポリマは、従来、酸化膜とＳ
ｉ基板とのエッチング選択比を向上させるために利用さ
れている。 すなわち図３（ａ） に示すように、エッチングによる
開口部の側壁にポリマ３４を堆積することにより、その
側壁を保護することによって選択比を高くしているわけ
であるが、本発明方法においては、そのポリマの生成量
をさらに多くすることで、開口部の底面つまり基板１の
表面にもポリマを積極的に堆積し、このポリマ層４をＳ
ｉ基板へのイオン衝撃の緩衝材とすることで、Ｓｉ基板
の表面層の結晶欠陥を軽減する。
【０００８】
【実施例】 本発明方法の実施例を、以下、図面に基
づいて説明する。図１は本発明方法の実施例を説明する
図である。まず、（ａ） に示すように、Ｓｉ基板１の
表面上に形成した酸化膜２上に、フォトレジストを一様
に積層し、次いで、そのフォトレジスト膜を露光・現像
して、所定パターンのマスク３を得る。
づいて説明する。図１は本発明方法の実施例を説明する
図である。まず、（ａ） に示すように、Ｓｉ基板１の
表面上に形成した酸化膜２上に、フォトレジストを一様
に積層し、次いで、そのフォトレジスト膜を露光・現像
して、所定パターンのマスク３を得る。
【０００９】次に、ＲＩＥにより酸化膜２のエッチング
を行うことによってコンタクトホールを開口するわけで
あるが、本発明方法においては、そのエッチング条件を
、 （１） 反応ガスとしてＣｘ（Ｈｙ）Ｆｚ 系ガスにお
いて、ｘ／ｚ比が例えば１／２程度（通常は１／３程度
）と大きいガスを使用する。 （２） Ｓｉ基板１（ウェハ）を０℃以下の低温に保持
して、 −（ＣＦ）ｎ − 型のポリマが生成され易い
温度条件とする。に設定する。このような条件によって
ＲＩＥを行うと、ポリマが多量に生成され（ｂ） に示
すように、エッチング末期においては、そのポリマはコ
ンタクトホール５の側壁のみならず、Ｓｉ基板１の露呈
面上にも堆積される。従って、Ｓｉ基板１の表面層は、
堆積したポリマ４に保護され、そのポリマ４がエッチン
グによる基板１表面層へのイオン衝撃の緩衝材となって
、Ｓｉ基板１の表面層の結晶欠陥は低減する。
を行うことによってコンタクトホールを開口するわけで
あるが、本発明方法においては、そのエッチング条件を
、 （１） 反応ガスとしてＣｘ（Ｈｙ）Ｆｚ 系ガスにお
いて、ｘ／ｚ比が例えば１／２程度（通常は１／３程度
）と大きいガスを使用する。 （２） Ｓｉ基板１（ウェハ）を０℃以下の低温に保持
して、 −（ＣＦ）ｎ − 型のポリマが生成され易い
温度条件とする。に設定する。このような条件によって
ＲＩＥを行うと、ポリマが多量に生成され（ｂ） に示
すように、エッチング末期においては、そのポリマはコ
ンタクトホール５の側壁のみならず、Ｓｉ基板１の露呈
面上にも堆積される。従って、Ｓｉ基板１の表面層は、
堆積したポリマ４に保護され、そのポリマ４がエッチン
グによる基板１表面層へのイオン衝撃の緩衝材となって
、Ｓｉ基板１の表面層の結晶欠陥は低減する。
【００１０】なお、上記の温度設定条件は、基板温度が
高温（常温：２０℃程度）であると、−（ＣＦ）ｎ −
型ポリマよりもＳｉＦ系の生成物が生成され易く、こ
の点を考慮したものである。また、低温であっても、Ｓ
ｉＦ系生成物は生成されるが、その量は少なく、しかも
ＳｉＦは蒸気圧が高いことから、形成されるコンタクト
ホールから容易に排出される。
高温（常温：２０℃程度）であると、−（ＣＦ）ｎ −
型ポリマよりもＳｉＦ系の生成物が生成され易く、こ
の点を考慮したものである。また、低温であっても、Ｓ
ｉＦ系生成物は生成されるが、その量は少なく、しかも
ＳｉＦは蒸気圧が高いことから、形成されるコンタクト
ホールから容易に排出される。
【００１１】ここで、本発明方法の実施例によってＳｉ
基板１の表面にポリマを堆積した場合と、ポリマを堆積
させずにコンタクトホールを開口した場合の、それぞれ
の結晶欠陥層の深さを測定したところ、図２に示すよう
に、ポリマを堆積した場合には（ａ） 、その欠陥層の
深さｄは３００Åであったのに対し、ポリマの堆積のな
い場合には（ｂ） 、欠陥層の深さＤは５００Åと深く
、ポリマの堆積により結晶欠陥が減少することが判明し
た。また、ポリマを堆積することで、ＲＩＥによるＳｉ
基板１の損傷も少ないことも確認できた。
基板１の表面にポリマを堆積した場合と、ポリマを堆積
させずにコンタクトホールを開口した場合の、それぞれ
の結晶欠陥層の深さを測定したところ、図２に示すよう
に、ポリマを堆積した場合には（ａ） 、その欠陥層の
深さｄは３００Åであったのに対し、ポリマの堆積のな
い場合には（ｂ） 、欠陥層の深さＤは５００Åと深く
、ポリマの堆積により結晶欠陥が減少することが判明し
た。また、ポリマを堆積することで、ＲＩＥによるＳｉ
基板１の損傷も少ないことも確認できた。
【００１２】なお、本発明方法に用いる反応ガスとして
は、Ｃｘ（Ｈｙ）Ｆｚ 系ガスに限られることなく、エ
ッチングにポリマを多量に生成するガスであれば、他の
ガスを用いてもよい。
は、Ｃｘ（Ｈｙ）Ｆｚ 系ガスに限られることなく、エ
ッチングにポリマを多量に生成するガスであれば、他の
ガスを用いてもよい。
【００１３】
【発明の効果】 以上説明したように、本発明によれ
ば、コンタクトホールを開口する際のエッチングの末期
に、エッチングによって発生するポリマ等の反応生成物
を半導体基板の表面に堆積させるので、その堆積した反
応生成物が基板へのイオン衝撃に対する緩衝材となって
基板表面層の結晶欠陥が低減する。これによって、コン
タクトホールを開口すべきデバイスが、サブミクロン以
後で、ジャンクション深さが浅いデバイスであっても、
後工程である基板エッチングつまり結晶欠陥層の除去を
容易に行うことが可能となる。
ば、コンタクトホールを開口する際のエッチングの末期
に、エッチングによって発生するポリマ等の反応生成物
を半導体基板の表面に堆積させるので、その堆積した反
応生成物が基板へのイオン衝撃に対する緩衝材となって
基板表面層の結晶欠陥が低減する。これによって、コン
タクトホールを開口すべきデバイスが、サブミクロン以
後で、ジャンクション深さが浅いデバイスであっても、
後工程である基板エッチングつまり結晶欠陥層の除去を
容易に行うことが可能となる。
【図１】 本発明方法の実施例を説明するための図
【
図２】 本発明方法の作用説明図
図２】 本発明方法の作用説明図
【図３】 従来の一般的なＲＩＥによってコンタクト
ホールを開口した場合と、その後に基板エッチングを行
った場合の、それぞれのコンタクトホール部の断面形状
を模式的に示す図
ホールを開口した場合と、その後に基板エッチングを行
った場合の、それぞれのコンタクトホール部の断面形状
を模式的に示す図
１・・・・Ｓｉ基板
２・・・・酸化膜
３・・・・マスク
４・・・・ポリマ（反応生成物）
５・・・・コンタクトホール
ｄ・・・・結晶欠陥層
Claims (1)
- 【請求項１】 半導体装置の製造プロセスで、基板上
の酸化膜を、所定パターンのマスクを用いてエッチング
することによりコンタクトホールを開口する方法におい
て、上記エッチングの末期に露呈する上記基板の表面に
、当該エッチングによって発生する反応生成物を堆積さ
せることを特徴とする、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15027591A JPH04372127A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15027591A JPH04372127A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04372127A true JPH04372127A (ja) | 1992-12-25 |
Family
ID=15493403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15027591A Pending JPH04372127A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04372127A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170531A (ja) * | 1988-12-23 | 1990-07-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04350933A (ja) * | 1991-05-28 | 1992-12-04 | Sony Corp | ドライエッチング方法 |
-
1991
- 1991-06-21 JP JP15027591A patent/JPH04372127A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170531A (ja) * | 1988-12-23 | 1990-07-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04350933A (ja) * | 1991-05-28 | 1992-12-04 | Sony Corp | ドライエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5698072A (en) | Dry etching method | |
| JPH06177090A (ja) | 集積回路の製造方法およびこの方法により製造された集積回路 | |
| JPH0945633A (ja) | 半導体集積回路装置の微細ホールの形成方法 | |
| US6500727B1 (en) | Silicon shallow trench etching with round top corner by photoresist-free process | |
| JPH07235590A (ja) | 半導体装置の製造方法 | |
| JP3353532B2 (ja) | トレンチエッチング方法 | |
| JP2906997B2 (ja) | 半導体装置の製造方法 | |
| US4311546A (en) | Method of manufacturing semiconductor device | |
| JPH04372127A (ja) | 半導体装置の製造方法 | |
| US6579777B1 (en) | Method of forming local oxidation with sloped silicon recess | |
| KR100515034B1 (ko) | 트렌치 격리 제조 방법 | |
| TWI914252B (zh) | 複合罩幕層與其製造方法以及圖案化製程 | |
| US5990018A (en) | Oxide etching process using nitrogen plasma | |
| US7005385B2 (en) | Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring | |
| JP2005129946A (ja) | ハードマスクのポストプラズマ洗浄プロセス | |
| EP1348233A1 (en) | Method of dry etching an antireflection coating in semiconductor devices | |
| KR100301250B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JP2654143B2 (ja) | 選択気相成長方法 | |
| JPH0817170B2 (ja) | 半導体装置のエッチング方法 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| KR100201448B1 (ko) | 드라이에칭방법 | |
| KR100526470B1 (ko) | 플래쉬 메모리의 게이트 형성방법 | |
| KR100190058B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| KR100481557B1 (ko) | 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법 |