JPH02170531A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02170531A
JPH02170531A JP32670188A JP32670188A JPH02170531A JP H02170531 A JPH02170531 A JP H02170531A JP 32670188 A JP32670188 A JP 32670188A JP 32670188 A JP32670188 A JP 32670188A JP H02170531 A JPH02170531 A JP H02170531A
Authority
JP
Japan
Prior art keywords
etching
etched
present
base material
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32670188A
Other languages
English (en)
Inventor
Atsushi Wada
淳 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32670188A priority Critical patent/JPH02170531A/ja
Publication of JPH02170531A publication Critical patent/JPH02170531A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に係り、詳しくは、ド
ライエツチングを行う際にエツチング下地物質がプラズ
マに曝された場合に生じる表面残留物の発生を防止する
半導体装置の製造方法に関する。
半導体装置の高速化、高集積化にともない、半導体結晶
表面に微細な金属電極を形成する技術、絶縁膜の微細加
工技術が重要となっている。微細加工技術としてエツチ
ング時の側壁保護物質を利用したRrE(反応性イオン
エツチング)プラズマ技術が用いられているが、基板表
面への高エネルギー粒子の入射、不純物による汚染等に
よりプラズマ損傷を生じる。また、積極的に側壁保護物
質を用いる場合にはエツチング下地物質上にポリマーを
形成する場合もある。このため、低損傷、低汚染のプラ
ズマプロセス技術の開発が必要となる。
〔従来の技jネテ〕
半導体結晶表面での金属、絶縁物の微細加工技術として
、従来の側壁保護物質を利用したRfE技術では、CH
F 3  ・Cl!、F、などCH,CFを含むいわゆ
るデポ性のエツチングガスを用いたものがあり、これは
具体的には第7図のように示される。同図(a)(b)
において、■はエツチング下地物質(例えば、GaAs
、Siなど)、2は被エッチング物質(例えば、5i0
2)、3はマスク(例えば、レジスト膜)、4は側壁保
護物質で、エンチングによって生じるものである。
いま、第7図(a)に示すように、被エッチング物質2
の上をマスク3で覆いCH,CFを含むデポ性のガスを
用いてRIEを施すと、同図(b)に示すように、エツ
チング中に被エッチング物質2の側壁に側壁保護物質4
が生じる。
〔発明が解決しようとする課題〕
しかしながら、このような従来の半導体装置の製造方法
にあっては、特定のエツチング条件下ではエツチングよ
りもデポジョンが優位となり、エツチングが阻害される
ことがある。例えば、プラズマ損傷を抑えるためにエン
チングエネルギを低くすると、デポジョンが優位となっ
たりあるいはエツチング速度が低下したりする。通常は
サイドエツチングを押さえつつエツチング進行の終了時
に引き続きオーバエツチングを行う。そのような場合、
被エッチング物質のエツチング終了後、オーバエツチン
グ工程で第8図に示すようにエツチング下地物質1の上
に油膜状のポリマー5が堆積し、この残留物は除去が困
難であることから、後工程での障害発生の原因となり、
結果としてエツチング処理の品質が低下するという問題
点があった。
そこで本発明は、側壁保護物質を利用したRIE技術に
おいて、オーバエ・ノチング工程でのエツチング残留物
の発生を防止し、プロセスの信頼性を向上することがで
きる半導体装置の製造方法を提供することを目的として
いる。
〔課題を解決するための手段〕
本発明による半導体装置の製造方法は上記目的達成のた
め、エツチング下地物質上に形成した被エツチング物質
の所定領域をエツチングマスクで覆い、一方から側壁保
護物質を用いる異方性ドライエツチングを行って被エッ
チング物質を加工するとともに、該被エッチング物質の
エツチング終了後、オーバエツチングを行う半導体装置
の製造方法において、前記被エッチング物質のエツチン
グ終了付近の所定時期から、エツチング下地物質を加熱
してオーバエツチングを行うようにしている。
〔作用〕
本発明では、被エッチング物質のエツチング終了付近の
所定時期からエツチング下地物質の加熱が開始され、加
熱しつつオーバエツチングが行われる。そのため、エン
チング下地物質の加熱により表面吸着物質が減少し、オ
ーバエ・7チングのためのイオン入射がある場合でも重
合反応が行われない。
したがって、エツチング下地物質上にポリマーが形成さ
れず、プロセス信頼性が向上する。
〔実施例〕
以下、本発明を図面に基づいて説明する。
工皿疎所 最初に、第1.2図を参照にして本発明の詳細な説明す
る。第1図(a)〜(+3)は従来との対比で本発明の
エツチングプロセスを示す図であり、また、第2図は本
発明のエツチングプロセスを示す図である。
第1図(a)〜(e)において、10は基板としてのエ
ツチング下地物質、11は被エツチフグ物質、12は入
射イオン種、13は表面吸着物質、14はポリマーであ
る。被エツチフグ物質11の異方性エツチング(以下、
適宜エツチングという)が行われる前の状態は第1図(
a)のように示され、図中では略されているが、マスク
を用いてエツチングを行い、その終了後のオーバエツチ
ング工程に至る状態として従来例では同図(b)(c)
のように進行し、本発明では同図(d)(e)のように
進行する。
すなわち、従来例では被エツチフグ物質11のエツチン
グが終了した時点でエツチング下地物質10上の表面吸
着物113に入射する入射イオン種12により重合反応
が進行し、結局、第1図(c)に示すようにエツチング
下地物質10上にポリマー14が形成され始める。
これに対して本発明では、第2図にプロセスのタイムチ
ャートを示すようにエツチングの終了より少し前の時点
でエツチング下地物質(基板に相当) 10の加熱を開
始することにより、エツチング下地物[10に付着しよ
うとする表面吸着物質13が熱エネルギのためにエツチ
ング下地物質10から遊離して減少し、入射イオン種1
2がある場合でも重合反応が起こらない。その結果、エ
ツチング形状に影響を与えずにポリマー14の発生を防
止することができ、プロセスの信頼性が向上する。
なお、本発明はGaAsを用いたデバイス、例えばHE
MTSFETの製造装置に通用され、特に、金属電橋を
形成するプロセス、絶縁膜を加工するプロセスなどが代
表的なものである。
筆上皇旅■ 次に、第3.4図は上記原理に基づく本発明の第1実施
例を示す図である。第3図はエツチングを行う製造装置
の構成を示す図であり、この図において、20は反応室
本体、21は試料ホルダでRF電極を兼ねたもの、22
は基板加熱用ランプ、23はRF電極である。また、2
4はエツチング下地物質で、例えばA It G a 
A s 、25は被エツチング物質で、例えばGaAs
であり、これらのエツチング下地物質24および被エツ
チフグ物質25はウェハ26となる。
以上の構成において、被エツチフグ物質25の上をマス
ク(図示路)で覆い、下記の条件でエツチングを行った
圧力= 〜10−”T o r r CClz Fz  : He=2 : 5パワ一密度−
0,7W / ct ウェハ温度=10℃(残留物有り) ウェハ温度=60℃(残留物無し) ここで、ウェハ温度が10℃というのは従来例と同様に
基板温度を制御しない場合のことであり、わかりやすく
するために残留物有りとして比較のために挿入している
一方、本実施例ではエツチング終了付近から基板温度を
制御して60℃とすることで残留物無しとなる例である
。このような比較は後の第2実施例についても同様であ
る。
なお、エツチングの過程において、通常通り試料ホルダ
21に冷却水を流すことによってウェハ26の温度が調
節されており、冷却しない場合はウェハ温度が120〜
130℃になる。
プロセスの状況を従来との対比で示すと第4図のように
なり、同図(a)(b)は従来例、同図(c)(d)は
本実施例のプロセスである。なお、同図(a)(c)は
ウェハ26の断面図、同図(b)(d)は平面図である
。オーバエツチングの過程で基板温度を制御せずに被エ
ツチフグ物質25をエツチングする従来例の場合は、被
エツチング物質25の材料であるGaAsに対して選択
比が大きくエツチング下地物t24の材料である。6/
!GaAsの面が露出するように開口部27が形成され
た時点より、第4図(a)  (b)に示すようにオー
バエツチング工程で油膜状の表面残留物28が発生する
これに対して、本実施例では第2図に示したエツチング
プロセスと同様に、エツチング終了付近で基板加熱用ラ
ンプ22の照射を行うことで基板温度が10℃から60
℃に上昇する。そのため、第4図(c)(d)に示すよ
うに前述した本発明の原理により表面残留物28が全く
生ぜず、プロセスの信軌性を向上させることができる。
11実旌■ 第5図は本発明の第2実施例を示す図である。
同図において、31はエツチング下地物質で、例えばG
 a A s + 32は被エッチング物質で、例えば
SiO□、33はエツチングマスク(レジスト)、34
は側壁保護物質である。この場合のエツチング条件は下
記の通りである。
圧力= 〜10−”T o r r CF4 :  CHF3  =l  :  1パワ一密
度=1.2W/cIa ウェハ温度=40℃(残留物有り) ウェハ温度=120℃(残留物無し) プロセスの状況を従来との対比で示したのが第5図であ
り、従来のように基板温度を制御せずに被エツチング物
質32をエツチングする場合、同図(b)に示すように
エツチング下地物質31の表面にもデポ物質(すなわち
、側壁保護物質34)が付着する。
これに対して、本実施例ではエツチング終了付近のみで
基板温度上昇制御を行う。その結果、同図(C,)に示
すようにエツチング後にエツチング下地物質31に表面
残留物がないプロセスが可能となって、第1実施例と同
様の効果が得られる他、さらにサイドエツチングもない
という効果がある。
星主実脂貫 第6図は本発明の第3実施例を示す図であり、本実施例
は基板加熱の方法としてランプ加熱でなく、試料ホルダ
冷却水の経路を切り換えるものである。すなわち、第6
図において、41は反応室、42はウェハ、43は試料
ホルダ、44は切換手段で、例えば切換バルブ、45は
高温循環水、46は低温循環水であり、図中矢印は冷却
水の経路方向を示している。
そして、エツチング工程では切換手段44を低温循環水
46の通過を許容する側に切り換え、エツチング工程の
終了付近から切換手段44を切り換えて高温循環水45
を試料ホルダ43に流すことにより、基板加熱制御が行
われる。したがって、第1実施例と同様の効果を得るこ
とができる他、特別なランプ設備を必要とせず、既存の
冷却設備の改良ですむという利点がある。
〔発明の効果〕
本発明によれば、オーバエツチング工程でのエツチング
残留物の発生を防止することができ、プロセスの信鯨性
を向上させることができる。
【図面の簡単な説明】
第1図は従来との対比で本発明の詳細な説明する図、 第2図は本発明のプロセスを示すタイムチャート、 第3.4図は本発明の第1実施例を示す図であり、 第3図はその構成図、 第4図は従来との対比でその効果を説明する図、第5図
は本発明の第2実施例を示すそのプロセスを従来との対
比で説明する図、 第6図は本発明の第3実施例を示す構成図、第7図は従
来のプロセスを説明する図、第8図は従来の問題点を説
明する図である。 10.24.31・・・・・・エツチング下地物質、1
1.25.32・・・・・・被エッチング物質、12・
・・・・・入射イオン種、 13・・・・・・表面吸着物質、 14・・・・・・ポリマ− 20・・・・・・反応室本体、 21・・・・・・試料ホルダ、 22・・・・・・基板加熱用ランプ、 23・・・・・・RF電極、 26・・・・・・ウェハ、 27・・・・・・開口部、 28・・・・・・表面残留物、 33・・・・・・エツチングマスク、 34・・・・・・側壁保護物質。 本発明のプロセスを示すタイムチャート第2図 従来との対比で本発明の詳細な説明する図第1図 第1実施例の構成図 第3図 従来との対比で第2実施例の プロセスを説明する図 第 図 第3実施例の構成図 第 図

Claims (1)

  1. 【特許請求の範囲】 エッチング下地物質上に形成した被エッチッグ物質の所
    定領域をエッチングマスクで覆い、一方から側壁保護物
    質を用いる異方性ドライエッチングを行って被エッチン
    グ物質を加工するとともに、 該被エッチング物質のエッチング終了後、オーバエッチ
    ングを行う半導体装置の製造方法において、 前記被エッチッグ物質のエッチング終了付近の所定時期
    から、エッチング下地物質を加熱してオーバエッチング
    を行うようにしたことを特徴する半導体装置の製造方法
JP32670188A 1988-12-23 1988-12-23 半導体装置の製造方法 Pending JPH02170531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32670188A JPH02170531A (ja) 1988-12-23 1988-12-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32670188A JPH02170531A (ja) 1988-12-23 1988-12-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02170531A true JPH02170531A (ja) 1990-07-02

Family

ID=18190703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32670188A Pending JPH02170531A (ja) 1988-12-23 1988-12-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02170531A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372127A (ja) * 1991-06-21 1992-12-25 Sharp Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372127A (ja) * 1991-06-21 1992-12-25 Sharp Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5232871A (en) Method for forming a titanium nitride barrier layer
EP0122776B1 (en) Dry etching aluminum or aluminum alloy layer
US5175126A (en) Process of making titanium nitride barrier layer
JPS6352118B2 (ja)
JP2913936B2 (ja) 半導体装置の製造方法
JP3253215B2 (ja) エッチング方法及びエッチング装置
KR100193874B1 (ko) 드라이 에칭 방법
US7244313B1 (en) Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps
JPH0722393A (ja) ドライエッチング装置及びドライエッチング方法
US5968278A (en) High aspect ratio contact
JPS63141316A (ja) 表面処理方法
JPH10189537A (ja) ドライエッチング方法
JPH02170531A (ja) 半導体装置の製造方法
JPH04237125A (ja) ドライエッチング方法
JP3351003B2 (ja) 半導体装置の製造方法
WO1999062111A1 (en) Etching method
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
JP3239460B2 (ja) 接続孔の形成方法
JP3124599B2 (ja) エッチング方法
US20200006081A1 (en) Method of Isotropic Etching of Silicon Oxide Utilizing Fluorocarbon Chemistry
JPS63124419A (ja) ドライエツチング方法
US7387743B2 (en) Etching method and apparatus, computer program and computer readable storage medium
US5693183A (en) Method for treating the surface of silicon substrate post dry etching process
JP3079656B2 (ja) ドライエッチング方法
JP3164789B2 (ja) 高融点金属膜のドライエッチング方法