JPH04372791A - リフレッシュ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、リフレッシュを必要と
するダイナミックメモリの停電時におけるリフレッシュ
制御方式に関し、特に停電時または停電からの復旧時に
正常なリフレッシュ動作を保証するリフレッシュ制御方
式に関する。

【０００２】

【従来の技術】リフレッシュを必要とするダイナミック
メモリの停電保護方式に関する従来技術としては、例え
ば、特開昭５６−１０１６９１号公報に記載された技術
が知られている。すなわち、斯る技術では、記憶装置内
のリフレッシュで使用されるＲＡＭアドレス制御部が通
常時および停電時において共用され、リフレッシュ制御
が、通常電源が供給された制御部からバッテリ給電され
た制御部に移行する時、またはバッテリ給電された制御
部から通常電源が供給された制御部に移行する時、ＲＡ
Ｍアドレス制御部はリフレッシュアドレスの引継ぎを行
うことによって、メモリ領域の全エリアを継続してリフ
レッシュすることができる。これによって、記憶内容が
確実に保持される。

【０００３】

【発明が解決しようとする課題】前記した従来技術では
、リフレッシュで使用されるＲＡＭアドレス制御部が、
ダイナミックメモリ領域の全エリアを管理し、さらにリ
フレッシュ制御部が共通であるので、複数のメモリエリ
アを有する如き記憶装置においても、全メモリエリアの
リフレッシュ動作を共通に管理しなければならない。

【０００４】従って、各メモリエリアに使用されるダイ
ナミックメモリが異なる場合、リフレッシュ実行間隔は
、各メモリエリアの中で最も間隔の小さいものに合わせ
なければならず、またリフレッシュ実行時間は、最も長
いものに合わせなければならない。このため、各メモリ
エリア毎にリフレッシュ実行間隔とリフレッシュ実行時
間を最適化できないという問題がある。更に、消費電力
の低減を目的としてリフレッシュ実行間隔を延ばす場合
、リフレッシュ実行間隔を、メモリエリア内の最もその
値の低いダイナミックメモリに合わせなければならず、
消費電力の低減効果が顕著に現われないという問題があ
る。

【０００５】本発明の目的は、バッテリバックアップ時
におけるリフレッシュ実行間隔を各メモリエリア毎に最
適化することにより、消費電力を低減したリフレッシュ
制御方式を提供することにある。本発明の他の目的は、
停電時または停電からの復旧時において各メモリエリア
毎に正常なリフレッシュ動作を保証するリフレッシュ制
御方式を提供することにある。

【０００６】

【課題を解決するための手段】前記目的を達成するため
に、請求項１記載の発明では、ダイナミックメモリを用
いて構成された複数のメモリエリアを有する記憶装置に
おけるリフレッシュ制御方式において、前記複数のメモ
リエリアに対してリフレッシュ制御を行う第１の手段と
、前記各メモリエリア毎に独立してリフレッシュ制御を
行う第２の手段と、主電源の異常を検出する手段と、該
検出手段の出力に応じて、リフレッシュ制御を前記第１
の手段から、副電源でバックアップされる第２の手段に
切り換える手段とを備えていることを特徴としている。

【０００７】請求項２記載の発明では、前記第２の手段
は、前記各メモリエリアに適合したリフレッシュ実行間
隔およびリフレッシュ実行時間を設定する手段を備えて
いることを特徴としている。

【０００８】請求項３記載の発明では、前記電源異常時
に、前記切り換え手段は、前記第１の手段の動作終了を
検出した後、リフレッシュ制御を前記第１の手段から第
２の手段に切り換えることを特徴としている。

【０００９】請求項４記載の発明では、前記切り換え手
段は、主電源の復旧時に前記第２の手段の動作終了を検
出した後、リフレッシュ制御を前記第２の手段から第１
の手段に切り換えることを特徴としている。

【００１０】請求項５記載の発明では、リフレッシュ・
アドレス・カウンタを内蔵したメモリ素子で構成された
複数のメモリエリアと、前記複数のメモリエリアに対し
てリフレッシュ制御を行う第１の手段と、前記各メモリ
エリア毎に独立してリフレッシュ制御を行う第２の手段
と、リフレッシュ制御を前記第１の手段から第２の手段
に、あるいは前記第２の手段から第１の手段に切り換え
る手段とを備え、前記切り換え手段による切り換え時に
、前記各メモリエリア毎にリフレッシュ・アドレス・カ
ウンタを介してリフレッシュアドレスの受け渡しを行う
ことを特徴としている。

【００１１】

【作用】ダイナミックメモリ素子は、その種類によって
必要なリフレッシュ実行間隔およびリフレッシュ実行時
間が異なるものがある。従って、各メモリエリア毎に使
用するダイナミックメモリ素子が異なる場合、各メモリ
エリアに適したリフレッシュ実行間隔およびリフレッシ
ュ実行時間でリフレッシュを実行することが望ましい。 また、ダイナミックメモリ素子は、製造工程のバラツキ
によってメモリ素子の個々のリフレッシュ実行間隔の値
に差が生じる。このため、リフレッシュ実行間隔の値が
大きいメモリ素子のみで構成されたメモリエリアにおい
ては、リフレッシュ実行間隔を延ばすことが可能となり
、従って、消費電力を低減することができる。他方、リ
フレッシュ実行間隔の値が小さいメモリ素子のみで構成
されたメモリエリアにおいては、リフレッシュ実行間隔
を狭める必要があり、消費電力が大きくなる。

【００１２】請求項１に記載の発明によれば、メモリ素
子内でリフレッシュアドレスを生成するタイプのダイナ
ミックメモリを使用した場合、ＣＡＳビフォアＲＡＳリ
フレッシュ制御信号を与えることによって、メモリ素子
内部のＲＡＳアドレスカウンタをカウントアップ後、そ
のＲＡＳアドレス線１本に対してリフレッシュを行うた
め、リフレッシュ制御信号の生成個所を通常電源による
制御部からバッテリ給電による制御部に切り換えるだけ
でメモリ領域の全エリアを継続してリフレッシュするこ
とができる。

【００１３】また、請求項２に記載の発明によれば、メ
モリエリア毎にＲＯＭ等の設定手段によりリフレッシュ
実行間隔を決定するカウンタのデコード値を可変にする
ことができ、これによりリフレッシュ実行間隔の調整を
行い、さらに、前記設定手段によって、リフレッシュ制
御部におけるリフレッシュ実行時間を調整しているので
、各メモリエリア内のダイナミックメモリに適したリフ
レッシュ実行間隔およびリフレッシュ実行時間にするこ
とができ、バッテリバックアップ時における消費電力を
低減することができる。

【００１４】また、請求項３、４に記載の発明によれば
、一方のリフレッシュ制御部のリフレッシュ動作が完了
した後、他方のリフレッシュ制御部のリフレッシュ動作
に切り換えているので、リフレッシュ動作中に中断され
ることなく正常なリフレッシュ動作を保証することがで
きる。

【００１５】また、請求項５に記載の発明によれば、制
御部から停電時リフレッシュ制御部への切り換え時、あ
るいは停電時リフレッシュ制御部から制御部への切り換
え時に、各メモリエリア毎にメモリ素子内のリフレッシ
ュアドレスカウンタを介してリフレッシュアドレスの受
け渡しを行うことにより、メモリエリアのリフレッシュ
アドレスを継続してリフレッシュすることができる。

【００１６】

【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。図１は、本発明の実施例のブロック構成
図である。図１において、１はメモリエリアであり、複
数のメモリエリアによって記憶装置が構成されている。 全てのメモリエリア１は、制御部５によって、データの
書き込み、読み出し、リフレッシュ動作が行なわれる。

【００１７】このメモリエリア１は、記憶素子であるダ
イナミックＲＡＭ７と、停電時にリフレッシュ制御を行
う停電時リフレッシュ制御部６と、制御部５によるダイ
ナミックＲＡＭ７の制御と停電時リフレッシュ制御部６
によるダイナミックＲＡＭ７の制御との切り換えを行う
切り換え制御部８と、停電時リフレッシュ制御部６のリ
フレッシュ実行間隔およびリフレッシュ実行時間の設定
値を記憶したＲＯＭ９から構成されている。本実施例で
は、制御を簡単にするために、ＣＡＳビフォアＲＡＳリ
フレッシュモードによって、メモリ素子内部でリフレッ
シュアドレスが生成され、リフレッシュサイクル毎にそ
のアドレスが自動的にインクリメントされるタイプのメ
モリを使用している。

【００１８】通常状態においては、基本電源２からの給
電によって制御部５とメモリエリア１が駆動され、切り
換え制御部８は、制御部５の制御信号を選択しているの
で、制御部５によってデータの書き込み、読み出し、リ
フレッシュ動作が行われる。停電等の異常によって基本
電源２の出力が断たれると、検出回路４は基本電源２の
電圧降下を検出し、これによりバッテリ３からメモリエ
リア１に給電を行い、切り換え制御部８は、停電時リフ
レッシュ制御部６の制御信号を選択し、メモリエリア１
のＲＯＭ９に設定されたリフレッシュ実行間隔およびリ
フレッシュ実行時間に基づくリフレッシュによって、ダ
イナミックＲＡＭ７のデータが保持される。

【００１９】なお、検出回路４による異常検出は、制御
部５が動作不能状態になる前に行われるもので、すなわ
ち基本電源２の異常検出から電圧降下による制御部５の
動作不能までの時間は、異常検出の直前に行われていた
制御部５によるデータの書き込み、読み出し、リフレッ
シュ等の動作が終了するのに十分な余裕がある。

【００２０】図２は、切り換え制御部８の具体的な構成
を示す図である。周知のようにダイナミックＲＡＭ７は
、データの書き込み、読み出し、リフレッシュ等の動作
のためにＲＡＳ（行アドレス・ストローブ）、ＣＡＳ（
列アドレス・ストローブ）信号を必要とする。切り換え
制御部８は、制御部５からのＲＡＳ１，ＣＡＳ１信号と
停電時リフレッシュ制御部６からのＲＡＳ２、ＣＡＳ２
信号とを受信し、検出回路４からの停電検出信号によっ
て、制御部５、６の何れかの信号を選択してダイナミッ
クＲＡＭ７に送る。

【００２１】切り換え制御部８内のバックアップモード
回路２０は、検出回路４からの停電検出信号２１を受信
すると、ＮＯＲゲート２３と停電時リフレッシュ制御部
６にＨ（ハイレベル）信号（バックアップモード）を出
力し、他方、検出回路４からの停電検出信号２１を受信
しない通常時は、Ｌ（ローレベル）信号（ノーマルモー
ド）を出力する。

【００２２】停電時リフレッシュ制御部６は、バックア
ップモード回路２０からバックアップモード信号を受信
することにより動作を開始し、ダイナミックＲＡＭ７に
ＲＡＳ２、ＣＡＳ２信号を送る。ＮＯＲゲート２３は、
バックアップモード回路２０がバックアップモード信号
を出力しているとき、または停電時リフレッシュ制御部
６からＯＲゲート２４を介してＲＡＳ２、ＣＡＳ２信号
が出力されているとき、制御部５からのＲＡＳ１，ＣＡ
Ｓ１信号がＡＮＤゲート２５、２７を通過するのを抑止
する。すなわち、ノーマルモード時のＲＡＳ１，ＣＡＳ
１信号とバックアップモード時のＲＡＳ２、ＣＡＳ２信
号が同時にダイナミックＲＡＭ７に供給されることが阻
止される。これにより、ＡＮＤゲート２５、２７を介し
たＲＡＳ１，ＣＡＳ１信号と停電時リフレッシュ制御部
６からのＲＡＳ２、ＣＡＳ２信号がＯＲゲート２６、２
８で論理和がとられてダイナミックＲＡＭ７に入力され
ることになる。

【００２３】バックアップモード回路２０は、ＯＲゲー
ト２２を介して制御部５からＲＡＳ１，ＣＡＳ１信号が
出力されているときに、検出回路４からの停電検出信号
２１を受信しても、Ｌ（ノーマルモード）信号を出力し
、つまり、ノーマルモード動作中においてはバックアッ
プモードに移行しない。

【００２４】図３は、ノーマルモードからバックアップ
モードに移行するときのタイムチャートを示す。図３の
タイムチャートを参照して、本実施例の動作を説明する
。

【００２５】基本電源２の電源異常が発生すると、検出
回路４はその異常を検出して、基本電源２の電圧が降下
する前に、停電検出信号２１をＨにする。停電検出信号
２１がＬからＨに立ち上がる時点では、基本電源２の出
力は、制御部５が動作するに十分な電圧を出力している
ので、データの書き込み、読み出し、リフレッシュ等の
動作が行われている可能性がある。停電検出信号２１が
ＬからＨに立ち上がる時点で、制御部５からＲＡＳ１，
ＣＡＳ１信号が出力されているとき、つまりデータの書
き込み、読み出し、リフレッシュ等の動作が行われてい
るとき、ＯＲゲート２２の出力によってバックアップモ
ード回路２０は、Ｌ（ノーマルモード）信号を出力し、
バックアップモードに移行しない。そして、ＯＲゲート
２２の出力がＨからＬ（制御部５が停止状態）になると
、バックアップモード回路２０は、Ｈを出力してバック
アップモードになる。

【００２６】ノーマルモードからバックアップモードに
移行することによって、停電時リフレッシュ制御部６か
らＲＡＳ２、ＣＡＳ２信号が出力され、メモリエリア１
独自のリフレッシュによるデータの保持動作が行われる
。ここで、ｔ（ｐｒ）は、メモリエリア１内のセルフリ
フレッシュ実行間隔である。このセルフリフレッシュ実
行間隔ｔ（ｐｒ）の間隔を拡げることにより、単位時間
におけるセルフリフレッシュ回数が少なくなり、消費電
力を低減することができる。また、ｔ（ｒｅｆ）は、セ
ルフリフレッシュ実行時間であり、この実行時間を各メ
モリエリア毎のダイナミックＲＡＭに合わせて最適化す
ることにより、消費電力を低減することができる。

【００２７】なお、セルフリフレッシュ実行間隔を決め
るカウンタの値が、予め定められた値になったとき、Ｒ
ＡＳ２、ＣＡＳ２信号を出力するが、この値をカウンタ
の若い値に設定し、さらにノーマルモード時にカウンタ
をリセットしておくことにより、バックアップモードに
移行した直後のセルフリフレッシュ実行時間ｔ（ｐｒｓ
）をｔ（ｐｒ）以内にしている（この値をカウンタの最
終値にした場合、ｔ（ｐｒｓ）は、ｔ（ｐｒ）＋バック
アップモードに移行するために要する時間となり、ｔ（
ｐｒ）より長くなる）。

【００２８】図４は、バックアップモードからノーマル
モードに移行するときのタイムチャートを示し、このタ
イムチャートでは、特にバックアップモード時のセルフ
リフレッシュ実行間隔が異なる２つのメモリエリア１（
Ａ，Ｂ）が、バックアップモードからノーマルモードに
移行するときに同じタイミングで移行できない場合を図
示したものである。すなわち、メモリエリアＡにおける
バックアップモード時のセルフリフレッシュ実行間隔は
、前述した図３のものと同様であるのに対し、メモリエ
リアＢ内のダイナミックメモリの種類によりリフレッシ
ュ実行間隔の調整を行い、メモリエリアＢ内のＲＯＭ９
にその実行間隔の値が設定され、メモリエリアＡ，Ｂの
セルフリフレッシュ実行間隔に差がある場合を示す。 以下、タイムチャートを参照して、本実施例の動作を説
明する。

【００２９】基本電源２が復旧し、その出力が立ち上が
ることにより、検出回路４の停電検出信号２１は、Ｈか
らＬになる。停電検出信号２１が、ＨからＬになった時
点で、メモリエリアＡにおける停電時リフレッシュ制御
部６（Ａ）からＲＡＳ２、ＣＡＳ２信号が出力されてい
ないので、つまりセルフリフレッシュが終了しているの
で、メモリエリアＡでは、バックアップモード回路２０
（Ａ）の出力がＨからＬ（ノーマルモード）になり、制
御部５からのＲＡＳ１，ＣＡＳ１信号によってノーマル
リフレッシュに移ることができる。

【００３０】しかし、メモリエリアＢにおいては、停電
検出信号２１が、ＨからＬになった時点で、停電時リフ
レッシュ制御部６（Ｂ）からＲＡＳ２、ＣＡＳ２信号が
出力されているので、つまりセルフリフレッシュが実行
中であるので、メモリエリアＢは、停電検出信号２１が
ＨからＬになった時点でバックアップモードからノーマ
ルモードに移行できない。そして、現在実行中のセルフ
リフレッシュが終了し、停電時リフレッシュ制御部６（
Ｂ）からのＲＡＳ２、ＣＡＳ２信号がＨからＬになった
時点で、メモリエリアＢにおいてはノーマルモードに移
行できる状態となるが、この停電時リフレッシュ制御部
６（Ｂ）からのＲＡＳ２、ＣＡＳ２信号がＨからＬにな
った時点では、メモリエリアＡにおけるノーマルリフレ
ッシュのためのＲＡＳ１，ＣＡＳ１信号が制御部５から
出力されているので、メモリエリアＢは、このＲＡＳ１
，ＣＡＳ１信号がＨからＬになるのを待って（ノーマル
リフレッシュの保証）、バックアップモード回路２０（
Ｂ）の出力をＨからＬ（ノーマルモード）にし、これに
より制御部５に制御が切り換えられ、制御部５からのＲ
ＡＳ１，ＣＡＳ１信号によってノーマルリフレッシュに
移ることができる。

【００３１】このように、本実施例によれば、各メモリ
エリアにＣＡＳビフォアＲＡＳリフレッシュモードで動
作するリフレッシュアドレスカウンタを内蔵したメモリ
素子を使用しているので、制御部５からのリフレッシュ
指令および停電時リフレッシュ制御部６からのリフレッ
シュ指令によって該リフレッシュアドレスカウンタが更
新され、制御部５から停電時リフレッシュ制御部６への
切り換え時、あるいは停電時リフレッシュ制御部６から
制御部５への切り換え時に、各メモリエリア毎にメモリ
素子内のリフレッシュアドレスカウンタを介してリフレ
ッシュアドレスの受け渡しを行うことにより、メモリエ
リアのリフレッシュアドレスを継続してリフレッシュを
行うことができる。また、本実施例によれば、停電保護
機能を有しない記憶装置に該機能を付加する場合、メモ
リエリアの周辺回路を変更するだけで実現することがで
きる。

【００３２】図５は、本発明の他の実施例のブロック構
成図である。図において、５１はメモリエリアであり、
実施例１と同様に複数のメモリエリアによって記憶装置
が構成され、全てのメモリエリア５１は、制御部５２に
よってデータの書き込み、読み出し、リフレッシュ動作
を行う。

【００３３】メモリエリア５１は、記憶素子であるダイ
ナミックＲＡＭ７と、停電時にリフレッシュ制御を行う
停電時リフレッシュ制御部６と、制御部５２からの信号
と停電時リフレッシュ制御部６からの信号を論理和出力
するＯＲゲート５４と、停電時リフレッシュ制御部６の
リフレッシュ実行間隔およびリフレッシュ実行時間の設
定値を記憶したＲＯＭ９から構成されている。すなわち
、実施例１においてメモリエリア毎に設けられていた切
り換え制御部を、本実施例２では、この切り換え制御を
共通化して、各メモリエリアの制御論理を簡単化してい
る。

【００３４】通常状態においては、基本電源２からの給
電によって、制御部５２と切り換え制御回路５３とメモ
リエリア５１が駆動され、停電時リフレッシュ制御部６
が停止しているので、制御部５２からの信号がダイナミ
ックＲＡＭ７に送られ、これによってデータの書き込み
、読み出し、リフレッシュ動作が行われる。停電等の異
常によって基本電源２の出力が断たれると、検出回路４
は基本電源２の電圧降下を検出し、これによりバッテリ
３から切り換え制御回路５３とメモリエリア５１に給電
を行う。切り換え制御回路５３は、制御部許可信号５５
をオフ（Ｌ）にして制御部５２を停止し、次いで停電時
リフレッシュ制御部許可信号５６を出力（Ｈ）すること
によって、停電時リフレッシュ制御部６を動作させ、メ
モリエリア１のＲＯＭ９に設定されたリフレッシュ実行
間隔およびリフレッシュ実行時間に基づくリフレッシュ
を行って、ダイナミックＲＡＭ７のデータを保持する。

【００３５】なお、前述した実施例と同様に、検出回路
４による異常検出は、制御部５２が動作不能状態になる
前に行われるもので、基本電源２の異常検出から電圧降
下による制御部５２の動作不能までの時間は、異常検出
の直前に行われていた制御部５２によるデータの書き込
み、読み出し、リフレッシュ等の動作が終了するのに十
分な余裕がある。

【００３６】図６は、本実施例２における、ノーマルモ
ードからバックアップモードに移行するときのタイムチ
ャートを示す。図６のタイムチャートを参照して、本実
施例２の動作を説明する。

【００３７】基本電源２の電源異常が発生すると、検出
回路４はその異常を検出して、基本電源２の電圧が降下
する前に、停電検出信号５７をＨにし、制御部許可信号
５５をＬにする。制御部許可信号５５がＨからＬに立ち
下がる時点では、基本電源２の出力は、制御部５２が動
作するに十分な電圧を出力しているので、データの書き
込み、読み出し、リフレッシュ等の動作が行われている
可能性がある。制御部許可信号５５がＨからＬに立ち下
がる時点で、制御部５２からＲＡＳ１，ＣＡＳ１信号が
出力されている場合、つまりデータの書き込み、読み出
し、リフレッシュ等の動作が行われている場合、ＲＡＳ
１，ＣＡＳ１信号の出力が完了した時点で、制御部５２
の動作が停止する。

【００３８】制御部５２の動作が停止した後、停電時リ
フレッシュ制御部許可信号５６がＨとなり、これによっ
て停電時リフレッシュ制御部６が動作開始し、停電時リ
フレッシュ制御部６からＲＡＳ２、ＣＡＳ２信号が出力
され、メモリエリア５１独自のリフレッシュによるデー
タの保持動作が行われる。ここで、ｔ（ｐｒ）は、メモ
リエリア５１内のセルフリフレッシュ実行間隔である。 このセルフリフレッシュ実行間隔ｔ（ｐｒ）の間隔を拡
げることにより、単位時間におけるセルフリフレッシュ
回数が少なくなり、消費電力を低減することができるこ
とは、実施例１と同様である。また、ｔ（ｒｅｆ）は、
セルフリフレッシュ実行時間であり、この実行時間を各
メモリエリア毎のダイナミックＲＡＭに合わせて最適化
することにより、消費電力を低減することもできる。

【００３９】図７は、実施例２におけるバックアップモ
ードからノーマルモードに移行するときのタイムチャー
トを示す。以下、タイムチャートを参照して、本実施例
２の動作を説明する。

【００４０】基本電源２が復旧し、その出力が立ち上が
ることにより、検出回路４の停電検出信号５７は、Ｈか
らＬになり、停電時リフレッシュ制御部許可信号５６が
Ｌとなる。停電時リフレッシュ制御部許可信号５６がＨ
からＬになった時点で、停電時リフレッシュ制御部６か
らＲＡＳ２、ＣＡＳ２信号が出力されているので、つま
りセルフリフレッシュが実行中であるので、ＲＡＳ２、
ＣＡＳ２信号の出力が完了した時点で停電時リフレッシ
ュ制御部６の動作が停止する。次いで、停電時リフレッ
シュ制御部６が停止した後、制御部許可信号５５がＨに
なり、制御部５２が動作を開始し、これにより制御部５
２に制御が切り換えられ、制御部５２からのＲＡＳ１，
ＣＡＳ１信号によって、ノーマルリフレッシュおよびデ
ータの書き込み、読み出しが可能となる。

【００４１】なお、実施例１で述べたように、各メモリ
エリア毎にリフレッシュ実行間隔が異なっている場合が
あり、これによりセルフリフレッシュを実行するタイミ
ングが異なるので、全てのメモリエリアの停電時リフレ
ッシュ制御部が停止した後に、制御部許可信号５５がＨ
になるように切り換え制御回路５３を動作させる。

【００４２】上記した実施例では、リフレッシュ実行間
隔およびリフレッシュ実行時間をＲＯＭに設定している
が、これを、停電時リフレッシュ制御部に与えるＨまた
はＬレベルの信号の組み合わせによって設定してもよい
し、あるいはスイッチによって設定してもよい。さらに
、ＲＯＭの代わりにＲＡＭを用いて、電源初期投入時に
各メモリエリアのセルフリフレッシュ実行時間ｔ（ｒｅ
ｆ）を測定し、これに適合するリフレッシュ実行間隔を
ＲＡＭに書き込むようにしてもよい。また、上記した実
施例では、停電の検出を基本電源の出力電圧側で行って
いるが、これを入力電圧側で行ってもよい。

【００４３】更に、制御部が各メモリエリア外に設けら
れているが、これを各メモリエリア内に設けてもよく、
使用するＲＡＭとして、上記実施例の如きメモリ素子内
でリフレッシュアドレスを生成するタイプではなく、Ｒ
ＡＭのリフレッシュ動作終了時に更新されるリフレッシ
ュアドレスカウンタを各メモリエリア毎に設け、外部か
らリフレッシュアドレスを与えるタイプのＲＡＭを使用
してもよい。

【００４４】本発明の実施例によれば、各メモリエリア
においてバッテリバックアップ時におけるリフレッシュ
実行間隔およびリフレッシュ実行時間を各メモリエリア
毎に変えることができ、メモリエリア毎に使用するダイ
ナミックメモリが異なっても最適なリフレッシュ実行間
隔およびリフレッシュ実行時間を設定することができる
。さらに、バッテリバックアップ時におけるリフレッシ
ュ実行間隔を延ばすことによって消費電力を低減するこ
とができ、バックアップモードからノーマルモードまた
はノーマルモードからバックアップモードへの切り換え
時に、各メモリエリアにおけるノーマルリフレッシュと
セルフリフレッシュが重なることなく切り換えることに
より、正常なリフレッシュ動作を保証することができる
。

【００４５】

【発明の効果】以上、説明したように、請求項１記載の
発明によれば、分割されたメモリエリア毎に使用するメ
モリ素子が異なっていても、最適なリフレッシュ実行間
隔およびリフレッシュ実行時間を設定することができる
。

【００４６】請求項２記載の発明によれば、メモリエリ
ア毎に、メモリ素子のセルフリフレッシュ実行時間値が
許される限りリフレッシュ実行間隔を延ばすことが可能
であり、これによって、バッテリバックアップ時におけ
る消費電力を低減することができる。

【００４７】請求項３、４記載の発明によれば、停電時
または停電からの復旧時に、各メモリエリアにおけるノ
ーマルリフレッシュとセルフリフレッシュが重なること
なく切り換えることができ、これにより正常なリフレッ
シュ動作が保証される。

【００４８】請求項５記載の発明によれば、制御部の切
り換え時に、各メモリエリア毎にメモリ素子内のリフレ
ッシュアドレスカウンタを介してリフレッシュアドレス
の受け渡しを行っているので、メモリエリアのリフレッ
シュアドレスを引き継いで、リフレッシュすることがで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施例のブロック構成図である
。

【図２】切り換え制御部の具体的な構成を示す図である
。

【図３】実施例１におけるノーマルモードからバックア
ップモードに移行するときのタイムチャートである。

【図４】実施例１におけるバックアップモードからノー
マルモードに移行するときのタイムチャートである。

【図５】本発明の他の実施例のブロック構成図である。

【図６】実施例２におけるノーマルモードからバックア
ップモードに移行するときのタイムチャートである。

【図７】実施例２におけるバックアップモードからノー
マルモードに移行するときのタイムチャートである。

【符号の説明】

１、５１　　メモリエリア ２　　　　基本電源 ３　　　　バッテリ ４　　　　検出回路 ５、５２　　制御部 ６　　　　停電時リフレッシュ制御部 ７　　　　ダイナミックＲＡＭ ８　　　　切り換え制御部 ９　　　　ＲＯＭ ２０　　　　バックアップモード回路 ５３　　　　切り換え制御回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　ダイナミックメモリを用いて構成され
   た複数のメモリエリアを有する記憶装置におけるリフレ
   ッシュ制御方式において、前記複数のメモリエリアに対
   してリフレッシュ制御を行う第１の手段と、前記各メモ
   リエリア毎に独立してリフレッシュ制御を行う第２の手
   段と、主電源の異常を検出する手段と、該検出手段の出
   力に応じて、リフレッシュ制御を前記第１の手段から、
   副電源でバックアップされる第２の手段に切り換える手
   段とを備えていることを特徴とするリフレッシュ制御方
   式。
2. 【請求項２】　　前記第２の手段は、前記各メモリエリ
   アに適合したリフレッシュ実行間隔およびリフレッシュ
   実行時間を設定する手段を備えていることを特徴とする
   請求項１記載のリフレッシュ制御方式。
3. 【請求項３】　　前記電源異常時に、前記切り換え手段
   は、前記第１の手段の動作終了を検出した後、リフレッ
   シュ制御を前記第１の手段から第２の手段に切り換える
   ことを特徴とする請求項１記載のリフレッシュ制御方式
   。
4. 【請求項４】　　前記切り換え手段は、主電源の復旧時
   に前記第２の手段の動作終了を検出した後、リフレッシ
   ュ制御を前記第２の手段から第１の手段に切り換えるこ
   とを特徴とする請求項１記載のリフレッシュ制御方式。
5. 【請求項５】　　リフレッシュ・アドレス・カウンタを
   内蔵したメモリ素子で構成された複数のメモリエリアと
   、前記複数のメモリエリアに対してリフレッシュ制御を
   行う第１の手段と、前記各メモリエリア毎に独立してリ
   フレッシュ制御を行う第２の手段と、リフレッシュ制御
   を前記第１の手段から第２の手段に、あるいは前記第２
   の手段から第１の手段に切り換える手段とを備え、前記
   切り換え手段による切り換え時に、前記各メモリエリア
   毎にリフレッシュ・アドレス・カウンタを介してリフレ
   ッシュアドレスの受け渡しを行うことを特徴とするリフ
   レッシュ制御方式。