JPH04373059A - 多チャンネルデータ記録再生装置 - Google Patents
多チャンネルデータ記録再生装置Info
- Publication number
- JPH04373059A JPH04373059A JP3150548A JP15054891A JPH04373059A JP H04373059 A JPH04373059 A JP H04373059A JP 3150548 A JP3150548 A JP 3150548A JP 15054891 A JP15054891 A JP 15054891A JP H04373059 A JPH04373059 A JP H04373059A
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- parallel
- serial
- signals
- parallel signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 claims abstract description 65
- 238000012546 transfer Methods 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Shift Register Type Memory (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は各種の測定データを記
録し、再生することに用いることができる多チャンネル
データ記録再生装置に関する。
録し、再生することに用いることができる多チャンネル
データ記録再生装置に関する。
【０００２】
【従来の技術】従来よりディジタル化されたシリアル信
号を記録装置に記憶させるには例えば図３に示すように
マイクロコンピュータ１０を介して行なう方法がある。 図３の方法はシリアルデータをシリパラ変換器ＰＳでパ
ラレル信号に変換し、このパラレル信号をマイクロコン
ピュータ１０を構成する入力ポート１４に入力し、この
入力されたパラレル信号を中央演算処理装置（以下ＣＰ
Ｕと称す）１１を介してディスクドライバ１５に与え、
ディスクドライバ１５を通じて記憶装置１６に書込まれ
、記憶する例を示す。
号を記録装置に記憶させるには例えば図３に示すように
マイクロコンピュータ１０を介して行なう方法がある。 図３の方法はシリアルデータをシリパラ変換器ＰＳでパ
ラレル信号に変換し、このパラレル信号をマイクロコン
ピュータ１０を構成する入力ポート１４に入力し、この
入力されたパラレル信号を中央演算処理装置（以下ＣＰ
Ｕと称す）１１を介してディスクドライバ１５に与え、
ディスクドライバ１５を通じて記憶装置１６に書込まれ
、記憶する例を示す。
【０００３】また図４の場合にはマイクロコンピュータ
１０にダイレクトメモリアクセスコントローラ１７を設
け、このダイレクトメモリアクセスコントローラ１７に
よって記憶すべきデータをブロック化してディスクコン
トローラ１５に高速転送し、高速度で書込の処理を行な
えるように構成した場合を示す。
１０にダイレクトメモリアクセスコントローラ１７を設
け、このダイレクトメモリアクセスコントローラ１７に
よって記憶すべきデータをブロック化してディスクコン
トローラ１５に高速転送し、高速度で書込の処理を行な
えるように構成した場合を示す。
【０００４】
【発明が解決しようとする課題】従来は一つのチャンネ
ルのシリアル信号を記憶装置１６に書込むことはできる
。然し乍ら多チャンネルのシリアル信号を記憶装置１６
に書込んで記憶することはできない。この発明では多チ
ャンネルのシリアル信号を記憶装置に書込み、読出すこ
とができる多チャンネルデータ記録再生装置を提供しよ
うとするものである。
ルのシリアル信号を記憶装置１６に書込むことはできる
。然し乍ら多チャンネルのシリアル信号を記憶装置１６
に書込んで記憶することはできない。この発明では多チ
ャンネルのシリアル信号を記憶装置に書込み、読出すこ
とができる多チャンネルデータ記録再生装置を提供しよ
うとするものである。
【０００５】
【課題を解決するための手段】この発明では多チャンネ
ルのシリアル信号をパラレル信号に変換する複数のシリ
パラ変換器と、この複数のシリパラ変換器から出力され
るパラレル信号を順次取込む第１バッファメモリと、こ
の第１バッファメモリが満杯になったときパラレル信号
を取込む第２バッファメモリと、第２バッファメモリに
パラレル信号を取込む間、第１バッファメモリに取込ん
だパラレル信号を記録装置に書込と共に、第２バッファ
メモリが満杯になり第１バッファメモリにパラレル信号
の取込を行なわせる間、第２バッファメモリに取込んだ
パラレル信号を記録装置に書込むディスクドライバと、
第１バッファメモリと第２バッファメモリの切替制御と
、これら第１バッファメモリ及び第２バッファメモリか
らディスクドライバにパラレル信号を転送する制御を行
なう制御器とによって多チャンネルデータ記録装置を構
成する。
ルのシリアル信号をパラレル信号に変換する複数のシリ
パラ変換器と、この複数のシリパラ変換器から出力され
るパラレル信号を順次取込む第１バッファメモリと、こ
の第１バッファメモリが満杯になったときパラレル信号
を取込む第２バッファメモリと、第２バッファメモリに
パラレル信号を取込む間、第１バッファメモリに取込ん
だパラレル信号を記録装置に書込と共に、第２バッファ
メモリが満杯になり第１バッファメモリにパラレル信号
の取込を行なわせる間、第２バッファメモリに取込んだ
パラレル信号を記録装置に書込むディスクドライバと、
第１バッファメモリと第２バッファメモリの切替制御と
、これら第１バッファメモリ及び第２バッファメモリか
らディスクドライバにパラレル信号を転送する制御を行
なう制御器とによって多チャンネルデータ記録装置を構
成する。
【０００６】この発明によるデータ記録装置によれば多
チャンネルのシリアル信号を連続して記憶装置に記録す
ることができる。また記録装置として例えばハードディ
スクのような記憶容量の大きい記録装置を用いることに
より長期にわたる多チャンネルデータを記録することが
できる。この発明では更に、記録装置からディスクドラ
イバによってパラレル信号を読出すと共に、この読出し
たパラレル信号を第１バッファメモリ又は第２バッファ
メモリの何れか一方の空きの状態のバッファメモリに取
込むと共に、このバッファメモリが満杯になると、他方
のバッファメモリに書込動作を移し、他方のバッファメ
モリにパラレル信号の書込を行なっている間、一方のバ
ッファメモリからパラレル信号を読出し、このパラレル
信号を対応するチャンネルのパラシリ変換器に与え、各
パラシリ変換器から多チャンネルのシリアル信号を出力
することができる多チャンネルデータ再生装置を構成す
る。
チャンネルのシリアル信号を連続して記憶装置に記録す
ることができる。また記録装置として例えばハードディ
スクのような記憶容量の大きい記録装置を用いることに
より長期にわたる多チャンネルデータを記録することが
できる。この発明では更に、記録装置からディスクドラ
イバによってパラレル信号を読出すと共に、この読出し
たパラレル信号を第１バッファメモリ又は第２バッファ
メモリの何れか一方の空きの状態のバッファメモリに取
込むと共に、このバッファメモリが満杯になると、他方
のバッファメモリに書込動作を移し、他方のバッファメ
モリにパラレル信号の書込を行なっている間、一方のバ
ッファメモリからパラレル信号を読出し、このパラレル
信号を対応するチャンネルのパラシリ変換器に与え、各
パラシリ変換器から多チャンネルのシリアル信号を出力
することができる多チャンネルデータ再生装置を構成す
る。
【０００７】この多チャンネルデータ再生装置によれば
任意の時点で過去に記録した測定データを再現すること
ができる。この結果測定データの解析等を任意に行なう
ことができる実益が得られる。
任意の時点で過去に記録した測定データを再現すること
ができる。この結果測定データの解析等を任意に行なう
ことができる実益が得られる。
【０００８】
【実施例】図１にこの発明の一実施例を示す。図１にお
いて１００はこの発明による多チャンネルデータ記録再
生装置を示す。この発明による多チャンネルデータ記録
再生装置１００は入力側にシリパラ変換器ＳＰ１ ，Ｓ
Ｐ２，ＳＰ３ を具備する。このシリパラ変換器ＳＰ１
〜ＳＰ３ は例えばシフトレジスタによって構成する
ことができる。例えば８ビットのシフトレジスタによっ
て構成したとすると、図２Ｂ〜Ｄに示すシリアル信号Ｓ
Ａ，ＳＢ，ＳＣを８クロック分取込む毎にパラレル信号
ＰＡ，ＰＢ，ＰＣが読出される。各チャンネルのシリア
ル信号ＳＡ，ＳＢ，ＳＣの８クロック分を１フレームと
して分割する。その分割する位相をチャンネル間で１ク
ロック分ずつずらすことにより各チャンネルのパラレル
信号ＰＡ，ＰＢ，ＰＣは１クロック分ずつ位相がずれて
得られる。
いて１００はこの発明による多チャンネルデータ記録再
生装置を示す。この発明による多チャンネルデータ記録
再生装置１００は入力側にシリパラ変換器ＳＰ１ ，Ｓ
Ｐ２，ＳＰ３ を具備する。このシリパラ変換器ＳＰ１
〜ＳＰ３ は例えばシフトレジスタによって構成する
ことができる。例えば８ビットのシフトレジスタによっ
て構成したとすると、図２Ｂ〜Ｄに示すシリアル信号Ｓ
Ａ，ＳＢ，ＳＣを８クロック分取込む毎にパラレル信号
ＰＡ，ＰＢ，ＰＣが読出される。各チャンネルのシリア
ル信号ＳＡ，ＳＢ，ＳＣの８クロック分を１フレームと
して分割する。その分割する位相をチャンネル間で１ク
ロック分ずつずらすことにより各チャンネルのパラレル
信号ＰＡ，ＰＢ，ＰＣは１クロック分ずつ位相がずれて
得られる。
【０００９】このパラレル信号ＰＡ，ＰＢ，ＰＣを入力
ポート１４に入力することによりＣＰＵ１１はパラレル
信号ＰＡ〜ＰＣを順次取込むことができる。シリアル信
号ＳＡ〜ＳＣをパラレル信号ＰＡ〜ＰＣに変換すること
により、１フレーム分のデータを送る時間を短かくする
ことができる。従って１フレーム分の時間内で多チャン
ネルのパラレル信号をＣＰＵ１１に取込むことができる
。
ポート１４に入力することによりＣＰＵ１１はパラレル
信号ＰＡ〜ＰＣを順次取込むことができる。シリアル信
号ＳＡ〜ＳＣをパラレル信号ＰＡ〜ＰＣに変換すること
により、１フレーム分のデータを送る時間を短かくする
ことができる。従って１フレーム分の時間内で多チャン
ネルのパラレル信号をＣＰＵ１１に取込むことができる
。
【００１０】この発明では多チャンネルデータ記録装置
１００内に第１バッファメモリ１８と、第２バッファメ
モリ１９とを設ける。第１バッファメモリ１８と第２バ
ッファメモリ１９は例えばＲＡＭ１３の一部の領域を使
って構成することができる。第１バッファメモリ１８に
パラレル信号ＰＡ，ＰＢ，ＰＣを順次取込む、第１バッ
ファメモリ１８が満杯になると、第２バッファメモリ１
９に書込動作が移される。第２バッファメモリ１９に書
込が行なわれている間、第１バッファメモリ１８に取込
まれたパラレル信号ＰＡ，ＰＢ，ＰＣは、ダイレクトメ
モリアクセスコントローラから成る制御器１７によりデ
ィスクドライバ１５に送り出される。このとき制御器１
７はダイレクトメモリアクセスコントローラの機能によ
って高速転送動作が可能である。高速転送されたパラレ
ル信号ＰＡ，ＰＢ，ＰＣはディスクドライバ１５を介し
て記録装置１６に書込まれる。記録装置１６は例えばハ
ードディスク或はフロッピーディスク等を用いることが
できる。
１００内に第１バッファメモリ１８と、第２バッファメ
モリ１９とを設ける。第１バッファメモリ１８と第２バ
ッファメモリ１９は例えばＲＡＭ１３の一部の領域を使
って構成することができる。第１バッファメモリ１８に
パラレル信号ＰＡ，ＰＢ，ＰＣを順次取込む、第１バッ
ファメモリ１８が満杯になると、第２バッファメモリ１
９に書込動作が移される。第２バッファメモリ１９に書
込が行なわれている間、第１バッファメモリ１８に取込
まれたパラレル信号ＰＡ，ＰＢ，ＰＣは、ダイレクトメ
モリアクセスコントローラから成る制御器１７によりデ
ィスクドライバ１５に送り出される。このとき制御器１
７はダイレクトメモリアクセスコントローラの機能によ
って高速転送動作が可能である。高速転送されたパラレ
ル信号ＰＡ，ＰＢ，ＰＣはディスクドライバ１５を介し
て記録装置１６に書込まれる。記録装置１６は例えばハ
ードディスク或はフロッピーディスク等を用いることが
できる。
【００１１】記録装置１６に記録したパラレル信号ＰＡ
，ＰＢ，ＰＣを読出す場合には、ディスクドライバ１５
を介して記録装置１６から各チャンネルのパラレル信号
ＰＡ，ＰＢ，ＰＣが読出される。このパラレル信号ＰＡ
，ＰＢ，ＰＣは第１バッファメモリ１８又は第２バッフ
ァメモリ１９の何れか一方の空き状態にあるバッファメ
モリに取込まれる。
，ＰＢ，ＰＣを読出す場合には、ディスクドライバ１５
を介して記録装置１６から各チャンネルのパラレル信号
ＰＡ，ＰＢ，ＰＣが読出される。このパラレル信号ＰＡ
，ＰＢ，ＰＣは第１バッファメモリ１８又は第２バッフ
ァメモリ１９の何れか一方の空き状態にあるバッファメ
モリに取込まれる。
【００１２】一方のバッファメモリに読出したパラレル
信号を取込んでいる間に、他方のバッファメモリに取込
んでいるパラレル信号を出力ポート２１に出力する。出
力ポート２１には複数のパラシリ変換器ＰＳ１ ，ＰＳ
２ ，ＰＳ３ が接続され、各チャンネルに対応したパ
ラレル信号がパラシリ変換器ＰＳ１ ，ＰＳ２ ，ＰＳ
３ に配給され、シリアル信号ＳＡ，ＳＢ，ＳＣに逆変
換されて出力される。尚上述ではシリアル信号ＳＡ，Ｓ
Ｂ，ＳＣを３チャンネルとして説明したが、このチャン
ネル数に制限はない。
信号を取込んでいる間に、他方のバッファメモリに取込
んでいるパラレル信号を出力ポート２１に出力する。出
力ポート２１には複数のパラシリ変換器ＰＳ１ ，ＰＳ
２ ，ＰＳ３ が接続され、各チャンネルに対応したパ
ラレル信号がパラシリ変換器ＰＳ１ ，ＰＳ２ ，ＰＳ
３ に配給され、シリアル信号ＳＡ，ＳＢ，ＳＣに逆変
換されて出力される。尚上述ではシリアル信号ＳＡ，Ｓ
Ｂ，ＳＣを３チャンネルとして説明したが、このチャン
ネル数に制限はない。
【００１３】
【発明の効果】以上説明したように、この発明によれば
多チャンネルのシリアル信号をパラレル信号に変換し、
このパラレル信号を第１バッファメモリ１８と第２バッ
ファメモリ１９を交互に使ってパラレル信号を取込み、
バッファメモリが満杯になる毎に記録装置１６に転送し
て記録したから、多チャンネルのシリアル信号を切れ目
なく記録することができる。
多チャンネルのシリアル信号をパラレル信号に変換し、
このパラレル信号を第１バッファメモリ１８と第２バッ
ファメモリ１９を交互に使ってパラレル信号を取込み、
バッファメモリが満杯になる毎に記録装置１６に転送し
て記録したから、多チャンネルのシリアル信号を切れ目
なく記録することができる。
【００１４】また記録装置１６をハードディスクのよう
に容量が大きい記録装置を用いることにより長時間にわ
たって多チャンネル信号を記録することができる。また
一旦記録装置１６に記録すれば爾後任意の時点で再生す
ることができる。よっていつでもデータの解析を行なう
ことができ便利である。
に容量が大きい記録装置を用いることにより長時間にわ
たって多チャンネル信号を記録することができる。また
一旦記録装置１６に記録すれば爾後任意の時点で再生す
ることができる。よっていつでもデータの解析を行なう
ことができ便利である。
【図１】この発明の一実施例を示すブロック図。
【図２】この発明の動作を説明するための波形図。
【図３】従来の技術を説明するためのブロック図。
【図４】図３と同様のブロック図。
１００ 多チャンネルデータ記録再生装置１
１ ＣＰＵ １２ ＲＯＭ １３ ＲＡＭ １４ 入力ポート １５ ディスクドライバ １６ 記録装置 １７ ダイレクトメモリアクセスコントロー
ラ１８ 第１バッファメモリ １９ 第２バッファメモリ ２１ 出力ポート ＳＡ〜ＳＣ シリアル信号 ＰＡ〜ＰＣ パラレル信号
１ ＣＰＵ １２ ＲＯＭ １３ ＲＡＭ １４ 入力ポート １５ ディスクドライバ １６ 記録装置 １７ ダイレクトメモリアクセスコントロー
ラ１８ 第１バッファメモリ １９ 第２バッファメモリ ２１ 出力ポート ＳＡ〜ＳＣ シリアル信号 ＰＡ〜ＰＣ パラレル信号
Claims (2)
- 【請求項１】 Ａ．多チャンネルのシリアル信号をパ
ラレル信号に変換する複数のシリパラ変換器と、Ｂ．こ
の複数のシリパラ変換器から出力されるパラレル信号を
順次選択して取込む第１バッファメモリと、Ｃ．この第
１バッファメモリが満杯になる毎に上記パラレル信号の
取込を開始する第２バッファメモリと、Ｄ．上記第２バ
ッファメモリにパラレル信号を取込む間、上記第１バッ
ファメモリに取込んだパラレル信号を記録装置に書込む
と共に、上記第２バッファメモリが満杯になり上記第１
バッファメモリに上記パラレル信号の取込を行なわせる
間、上記第２バッファメモリに取込んだパラレル信号を
記録装置に書込むディスクドライバと、Ｅ．上記第１バ
ッファメモリと第２バッファメモリの切替制御と、これ
ら第１バッファメモリ及び第２バッファメモリから上記
ディスクドライバにパラレル信号を転送する制御を行な
う制御器と、によって構成した多チャンネルデータ記録
装置。 - 【請求項２】 請求項１記載の記録装置からディスク
ドライバによってパラレル信号を読出すと共に、この読
出したパラレル信号を第１バッファメモリ又は第２バッ
ファメモリの何れか一方の空きの状態のバッファメモリ
に取込むと共に、このバッファメモリが満杯になると、
他方のバッファメモリに書込動作を移し、他方のバッフ
ァメモリにパラレル信号の書込を行なっている間、一方
のバッファメモリからパラレル信号を読出し、このパラ
レル信号を対応するチャンネルのパラシリ変換器に与え
、各パラシリ変換器から多チャンネルのシリアル信号を
出力するように構成した多チャンネルデータ再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3150548A JPH04373059A (ja) | 1991-06-21 | 1991-06-21 | 多チャンネルデータ記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3150548A JPH04373059A (ja) | 1991-06-21 | 1991-06-21 | 多チャンネルデータ記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04373059A true JPH04373059A (ja) | 1992-12-25 |
Family
ID=15499287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3150548A Withdrawn JPH04373059A (ja) | 1991-06-21 | 1991-06-21 | 多チャンネルデータ記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04373059A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7293205B2 (en) * | 2004-06-11 | 2007-11-06 | Mitsubishi Denki Kabushiki Kaisha | Electronic control unit |
| US7631114B2 (en) | 2003-03-28 | 2009-12-08 | Renesas Technology Corp. | Serial communication device |
-
1991
- 1991-06-21 JP JP3150548A patent/JPH04373059A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7631114B2 (en) | 2003-03-28 | 2009-12-08 | Renesas Technology Corp. | Serial communication device |
| US7293205B2 (en) * | 2004-06-11 | 2007-11-06 | Mitsubishi Denki Kabushiki Kaisha | Electronic control unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4991033A (en) | Signal processing method and device for digital signal reproduction apparatus | |
| JP3635169B2 (ja) | データ伝送装置 | |
| JPH04373059A (ja) | 多チャンネルデータ記録再生装置 | |
| KR100390662B1 (ko) | 영상·음성데이터변환장치 및 그것을 사용한 디스크장치 | |
| JP3125641B2 (ja) | ディジタル磁気記録再生装置 | |
| JPH0428056A (ja) | 音声・画像再生装置 | |
| US5646906A (en) | Method & Apparatus for real-time processing of moving picture signals using flash memories | |
| JPH10233066A (ja) | ディスク装置 | |
| JPH0784870A (ja) | 記憶回路 | |
| JP2776455B2 (ja) | 多入出力ファイル装置の制御方式 | |
| KR100209884B1 (ko) | 다중 출력이 가능한 고속 선별 재생장치 및 그 방법 | |
| KR100209883B1 (ko) | 고속 선별 재생장치 및 그 방법 | |
| JP3966944B2 (ja) | データ転送制御装置 | |
| KR100621375B1 (ko) | 3상 트랜시버를 이용한 조합제어 시스템 | |
| JPH11250389A (ja) | データ集録装置 | |
| JP2807098B2 (ja) | 記録再生装置 | |
| JPS62149255A (ja) | 画像読取装置 | |
| JPH08179894A (ja) | メモリシステム及びディスク記録再生装置に適用されるメモリシステム | |
| JPH08287617A (ja) | データ伝送方法、データ伝送・記録装置、データ再生装置及び記録媒体 | |
| JPH0762941B2 (ja) | デジタル画像記録装置及び再生装置 | |
| JPH1023368A (ja) | 映像再生装置およびベースバンドメモリ装置 | |
| JPH10208389A (ja) | ビデオデータ記録再生装置 | |
| JP2000011520A (ja) | 記録再生装置 | |
| JP2000261826A5 (ja) | ||
| JPH02172064A (ja) | ディジタル遅延装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |